KR20110038521A - 인쇄회로기판 및 그 제조방법 - Google Patents
인쇄회로기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR20110038521A KR20110038521A KR1020090095840A KR20090095840A KR20110038521A KR 20110038521 A KR20110038521 A KR 20110038521A KR 1020090095840 A KR1020090095840 A KR 1020090095840A KR 20090095840 A KR20090095840 A KR 20090095840A KR 20110038521 A KR20110038521 A KR 20110038521A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- circuit board
- printed circuit
- manufacturing
- layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
- H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0108—Male die used for patterning, punching or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
본 발명은 매립형 인쇄회로기판의 구조 및 제조공정에 관한 것으로, 특히 일면에 시드층이 형성되며, 내부에 금속패턴이 적어도 1 이상 형성된 제1절연층을 형성하는 1단계와 상기 제1절연층과 내층회로가 형성된 베이스기판을 제2절연층을 매개로 하여 적층 하는 2단계, 시드층을 제거하는 3단계를 포함하여 구성될 수 있다.
본 발명에 따르면, 회로가 절연층에 매립된 형태의 인쇄회로기판을 제공하여 고밀도 및 신뢰성이 향상된 기판을 제공할 수 있으며, 특히 이 제조에 있어서, 금형을 사용함으로써, 종래의 함침을 위한 회로제작공정이 제거되며, 시드층이 결합된 절연층을 사용하여 시드층 형성을 위한 공정이 제거되고, 종래에 공정에서의 표면 연마공정 등의 복잡하고 난해한 공정을 제거하여 제조공정의 간소화할 수 있는 효과가 있다.
Buried PCB, 제1절연층, 제2절연층
Description
본 발명은 기판의 내부에 회로패턴이 매립되는 구조의 인쇄회로기판 및 그 제조방법에 관한 것이다.
고밀도 패턴의 신뢰성을 향상시키기 위한 방법으로 비아 및 패턴을 절연층 내에 매립시키는 구조에 대한 기술이 주류를 이루고 있다. 이러한 매립형 인쇄회로기판을 제조하는 방법에는 크게 두 가지가 있다. 첫째, 회로 패턴을 먼저 구현한 후 절연층에 함침 시킨 후, 회로 패턴을 구현하기 위해 사용했던 시드층을 제거하여 최종 회로를 형성하는 방법과 둘째는 회로 형상과 동일한 양각 패턴이 그려진 금형을 제작하여 절연층에 음각패턴을 구현한 후, 그 음각패턴을 도전물질로 채운 후 표면 연마를 통해 최종 회로를 형성시키는 방법이 그것이다.
도 1a는 전자의 회로패턴 구현 후 절연층에 함침시키는 방법의 구체적인 공정예를 도시한 것이다.
구체적으로는, (a) 비아홀(14)과 내층회로(12)가 구현된 코어층(10)을 마련하고, (b) 캐리어필름(24)에 부착된 시드층(20) 상에 회로패턴(22)이 구현된 기판 을 2개 형성한 후, (c) 상기 코어층(10)에 상술한 기판 2장을 압착하여 적층하고, 캐리어필름을 제거하며, (d)비아홀 개방영역이 될 영역을 DFR 노광 현상을 통해 형성한 후 (e) 개방영역의 시드층(20)의 일부를 제거 한다. (f) 이후, 시드층의 제거영역에 표면동도금(52)을 수행하고, (g) 다시 DFR 적층 후 다시 시드층의 일부 영역을 제거하여 다른 비아홀(60)을 가공하고, (h) DFR 박리 후, 솔더페이스트를 도포하여 접속비아(54), 접속패드(62)를 형성하는 공정으로 수행된다.
그러나 이러한 공정은 매립된 패턴을 구현하기 위하여 상술한 것처럼 회로패턴(22)이 구현된 기판을 미리 제작을 하여야 하며, 따라서 그 패턴은 1회성으로 한정되게 되어 생산성에 매우 비효율적이며 공정의 복잡함으로 인한 문제가 있다.
도 1b에 도시한 것처럼, 종래의 몰드를 이용하는 방식을 살펴보면, (a) 금속 금형(1)에 절연수지상에 형성된 절연층을 마련하고, (b) 금속금형(1)을 절연층(2)에 압착하는 단계, (c) 금형을 제거하고, (d) 비아홀(4)을 형성하고, (e) 절연층 상에 무전해 동도금층(5)을 형성하며, (f) 상기 무전해 동도금층(5)의 상부에 전해동도금층(6)을 형성한 후, (g) 표면을 연마하여 인쇄회로기판을 완성하게 된다.
그러나 이러한 방식은 몰드를 통해 음각의 패턴을 제작한 후, 도전 물질로 음각패턴을 채우는데 고난도의 기술을 필요로 하게 되는바, 공정의 지연 및 비효율성을 초래하며, 표면 연마 공정이 필수적으로 필요하게 되어 회로의 정밀도가 떨어지는 문제가 발생하게 된다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 회로가 절연층에 매립된 형태의 인쇄회로기판을 제공하여 고밀도 및 신뢰성이 향상된 기판을 제공할 수 있으며, 특히 이 제조에 있어서, 금형을 사용함으로써, 종래의 함침을 위한 회로제작공정이 제거되며, 시드층이 결합된 절연층을 사용하여 시드층 형성을 위한 공정이 제거되고, 종래에 공정에서의 표면 연마공정 등의 복잡하고 난해한 공정을 제거하여 제조공정의 간소화할 수 있는 제조공정 및 이에 따른 인쇄회로기판을 제공하는 데 있다.
상술한 과제를 해결하기 위하여 제공되는 본 발명의 구성은 일면에 시드층이 형성되며, 내부에 금속패턴이 적어도 1 이상 형성된 제1절연층을 형성하는 1단계; 상기 제1절연층과 내층회로가 형성된 베이스기판을 제2절연층을 매개로 하여 적층 하는 2단계; 를 포함하는 매립형 인쇄회로기판의 제조방법을 제공하는 것을 특징으로 한다.
특히, 상술한 제조공정에서의 상기 1단계는, a1) 일면에 시드층이 형성된 제1절연층에 금형으로 음각패턴을 형성하는 단계; a2) 상기 음각패턴에 금속물질을 충진하는 단계; 를 포함하여 이루어질 수 있다. 나아가 상기 a1) 단계는, 음각패턴의 하부 면을 시드층의 드러나도록 화학적 또는 물리적 에칭을 수행하는 단계를 더 포함하도록 함이 바람직하다. 이 경우, 상기 제1절연층과 금형의 패턴의 높이는 동 일한 것이 바람직하다. 또한, 상기 시드층의 두께는 상기 제1절연층의 두께 이하로 형성되는 것이 바람직하다.
아울러 본 발명에 따른 제조공정 단계에서 상술한 상기 a2) 단계는, 음각패턴의 하부에 노출된 시드층을 이용하여 전해 또는 무전해 도금을 이용하여 금속물질을 충진하는 단계로 형성할 수 있다.
어느 경우이던, 상기 a1) 또는 a2) 단계 이전에, 상기 제1절연층의 표면에 조도를 형성하는 단계를 더 포함하여 제2절연층의 적층 효율을 높일 수 있도록 함이 바람직하다.
또한, 상기 2단계는 제1절연층과 제2절연층 및 내층회로가 형성된 베이스기판을 순차로 배치하고 열과 압력으로 가압하여 적층 시키는 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법으로 구현할 수 있다.
또한, 상기 2단계 이후에, 상기 절연층의 일면에 형성된 시드층을 제거하는 3단계; 를 더 포함하여 구현될 수 있다. 여기에 상기 3단계 이후에, 상기 인쇄회로기판의 일 영역에 비아홀을 가공하고, 비아홀 내부를 충진하는 단계를 더 포함하여 이루어질 수 있다. 상기 비아홀 가공은, 인쇄회로기판의 상면에 감광물질을 도포하고, 노광, 현상, 에칭을 통한 포토리소그라피공정을 통해 수행될 수 있다.
상술한 제조공정에 따라 다음과 같은 구조의 매립형 인쇄회로기판이 제조될 수 있다.
구체적으로는, 제1절연층 내부에 형성되는 적어도 1 이상의 금속패턴; 상기 제1절연층 하부에 적층되는 제2절연층; 상기 제2절연층에 매립형으로 형성되는 내부회로패턴을 구비하는 베이스기판; 을 포함하는 것을 특징으로 하는 매립형 인쇄회로기판으로 구현될 수 있다.
특히, 상기 제1절연층의 상부에는 시드층이 형성될 수 있으며, 추후 시드층은 제거될 수 있다.
또한, 상기 금속패턴의 두께는 제1절연층의 두께를 한도로 형성할 수 있으며, 나아가 본 발명에 따른 인쇄회로기판에는 상기 제2절연층의 내부회로패턴의 어느 하나 이상과 도통 되는 비아홀을 구비하는 것이 더욱 바람직하다.
본 발명에 따르면, 회로가 절연층에 매립된 형태의 인쇄회로기판을 제공하여 고밀도 및 신뢰성이 향상된 기판을 제공할 수 있으며, 특히 이 제조에 있어서, 금형을 사용함으로써, 종래의 함침을 위한 회로제작공정이 제거되며, 시드층이 결합된 절연층을 사용하여 시드층 형성을 위한 공정이 제거되고, 종래에 공정에서의 표면 연마공정 등의 복잡하고 난해한 공정을 제거하여 제조공정의 간소화할 수 있는 효과가 있다.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상 기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 2a 및 도 2b는 본 발명에 따른 구체적인 제조공정에 대한 순서도 및 공정도를 도시한 것이다.
본 발명은 일면에 시드층이 형성되며, 내부에 금속패턴이 적어도 1 이상 형성된 제1절연층을 형성하는 1단계와 상기 제1절연층과 내층회로가 형성된 베이스기판을 제2절연층을 매개로 하여 적층 하는 2단계를 포함하여 구성된다. 이후에 시드층을 제거하거나, 비아홀 가공 등의 공정이 추가될 수 있다.
1. 제1절연층의 형성단계
구체적으로 공정을 살펴보면, S 1단계에서는 일면에 시드층(120)이 형성된 제1절연층(110)을 형성한다. 그리고 형성하고자 하는 회로의 패턴이 양각으로 금형된 금형(P)을 준비하여 상기 제1절연층과 정렬한다. 상기 금형의 패턴을 포토리소그라피 또는 레이저 가공 등의 방법으로 원하는 회로의 패턴을 형성할 수 있다.
S 2단계에서는 상기 금형(P)과 제1절연층의 시드층이 형성되지 않는 면을 서로 대향 하도록 적층하고 양자를 압착하여 각인시킨다. 이 경우 상기 금형의 패턴의 높이는 제1절연층(110)의 높이를 한도로 하여 형성됨이 바람직하다. 더욱 바람직하게는 상기 금속패턴의 높이와 제1절연층의 높이는 실질적으로 동일하게 형성됨이 바람직하다. 나아가 상기 시드층(120)은 제1절연층의 두께와 동일하거나 더 얇도록 형성시키는 것이 바람직하다.
다음으로, S 3단계에서, 상기 제1절연층과 금형을 분리하여 제1절연층에 음 각의 패턴이 형성되며, 이후 음각패턴 아랫면의 영역을 화학적 또는 물리적인 표면처리를 통해 하부의 시드층(120)이 드러날 때까지 표면처리를 하는 단계를 더 포함할 수 있다.
이후 S 4단계에서 상기 음각의 패턴영역에 금속물질을 충진한다.
금속물질의 충진방법은 상기 절연층(110)의 일면의 시드층을 이용하여 전해 및 무전해 도금을 수행하여 충진할 수 있다. 금속물질의 충진으로 인해 금속패턴(130)이 형성된다. 상기 금속패턴의 높이는 상기 제1절연층의 높이와 실질적으로 동일하게 형성됨이 바람직하며, 구체적으로는 금속패턴의 두께는 제1절연층의 깊이 이하로 형성될 수 있다.
특히, 상기 제1절연층과 추후 적층될 제2절연층의 접합력을 높이기 위해, 제1절연층의 시드층이 형성된 면의 반대면의 절연층에 조도를 형성하는 단계를 포함시킴이 바람직하다. 조도의 형성단계는, 상기 S 1~S 4단계의 어느 단계에 포함되도 무방하다.
2. 제2절연층과의 적층단계
이후, S 5~S 6단계에서, 상기 제1절연층의 하부에 제2절연층(200) 그리고 표면에 내층 회로(310)가 형성된 베이스기판(300)을 정렬하고 가열압착하여 전체적인 인쇄회로기판을 형성한다. 이후에는 포토리소그라피 공정 등을 통해 적층된 인쇄회로기판의 상기 인쇄회로기판의 일 영역에 비아홀을 가공하고, 비아홀 내부를 충진하는 단계를 더 포함하여 구성될 수 있다.
도 3은 상기 S 6단계에서 형성된 인쇄회로기판에 비아홀을 가공하는 공정을 도시한 것이다.
구체적으로는, 상기 인쇄회로기판의 상부에 감광물질(140)을 도포하고(S 7단계), 이후에 노광, 현상, 에칭을 통해 비아홀(H)을 가공하는 단계(S 9~S 11단계), 이후 상기 비아홀에 금속물질(160)을 충진하여 도전 통로를 형성한다(S 12~S 13단계). 이후 시드층을 제거하는 단계가 추가될 수 있다(S 14).
상술한 제조공정에 따른 인쇄회로기판의 구조는 다음과 같다.
제1절연층 내부에 형성되는 적어도 1 이상의 금속패턴과 상기 제1절연층 하부에 적층되는 제2절연층, 그리고 상기 제2절연층에 매립형으로 형성되는 내부회로패턴을 구비하는 베이스기판을 포함하여 구성될 수 있다. 이는 제조공정의 S 6단계에서 제시된 구조로 구성되는 것을 일 실시예로 구성될 수 있다. 즉, 2개 층으로 형성되는 절연층이 형성되는 것을 특징으로 한다. 물론, 이 경우 시드층을 제1절연층상부에 더 포함하여 구성될 수 있으며, 추후 비아홀 가공을 통해 도전통로를 형성한 후 상기 시드층을 제거하는 구조로도 형성될 수 있음은 상술한 바와 같다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1a 및 도 1b는 종래의 기술에 따른 인쇄회로기판의 제조공정도이다.
도 2a 및 도 2b는 본 발명에 따른 인쇄회로기판의 제조공정도이다.
도 3은 본 발명에 따른 인쇄회로기판의 비아홀 가공공정을 도시한 것이다.
Claims (15)
- 일면에 시드층이 형성되며, 내부에 금속패턴이 적어도 1 이상 형성된 제1절연층을 형성하는 1단계;상기 제1절연층과 내층회로가 형성된 베이스기판을 제2절연층을 매개로 하여 적층 하는 2단계;를 포함하는 매립형 인쇄회로기판의 제조방법.
- 청구항 1에 있어서,상기 1단계는,a1) 일면에 시드층이 형성된 제1절연층에 금형으로 음각패턴을 형성하는 단계;a2) 상기 음각패턴에 금속물질을 충진하는 단계;를 포함하는 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
- 청구항 2에 있어서,상기 a1) 단계는, 음각패턴의 하부 면을 시드층의 드러나도록 화학적 또는 물리적 에칭을 수행하는 단계를 더 포함하는 것을 특징으로 하는 매립형 인쇄회로 기판의 제조방법.
- 청구항 2에 있어서,상기 a1) 단계는, 상기 제1절연층과 금형의 패턴의 높이는 동일한 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
- 청구항 2에 있어서,상기 a1) 단계는, 상기 시드층의 두께는 상기 제1절연층의 두께 이하로 형성되는 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
- 청구항 2에 있어서,상기 a2) 단계는, 음각패턴의 하부에 노출된 시드층을 이용하여 전해 또는 무전해 도금을 이용하여 금속물질을 충진하는 단계인 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
- 청구항 2 내지 6중 어느 한 항에 있어서,상기 a2) 단계 이전 또는 이후에,상기 제1절연층의 표면에 조도를 형성하는 단계를 더 포함하는 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
- 청구항 2에 있어서,상기 2단계는 제1절연층과 제2절연층 및 내층회로가 형성된 베이스기판을 순차로 배치하고 열과 압력으로 가압하여 적층 시키는 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
- 청구항 2에 있어서,상기 2단계 이후에,상기 절연층의 일면에 형성된 시드층을 제거하는 3단계; 를 더 포함하여 이루어지는 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
- 청구항 9에 있어서,상기 3단계 이후에,상기 인쇄회로기판의 일 영역에 비아홀을 가공하고, 비아홀 내부를 충진하는 단계를 더 포함하는 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
- 청구항 10에 있어서,상기 비아홀 가공은,인쇄회로기판의 상면에 감광물질을 도포하고, 노광, 현상, 에칭을 통한 포토리소그라피 공정을 통해 수행되는 것을 특징으로 하는 매립형 인쇄회로기판의 제조방법.
- 제1절연층 내부에 형성되는 적어도 1 이상의 금속패턴;상기 제1절연층 하부에 적층되는 제2절연층;상기 제2절연층의 하부에 적층되는 내부회로패턴을 구비하는 베이스기판;을 포함하는 것을 특징으로 하는 매립형 인쇄회로기판.
- 청구항 12에 있어서,상기 제1절연층의 상부에는 시드층이 형성되는 것을 특징으로 하는 매립형 인쇄회로기판.
- 청구항 12에 있어서,상기 금속패턴의 충진 깊이는 제1절연층의 높이를 한도로 하는 것을 특징으로 하는 매립형 인쇄회로기판.
- 청구항 14에 있어서,상기 제2절연층의 내부회로패턴의 어느 하나 이상과 도통 되는 비아홀을 구비하는 것을 특징으로 하는 매립형 인쇄회로기판.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090095840A KR20110038521A (ko) | 2009-10-08 | 2009-10-08 | 인쇄회로기판 및 그 제조방법 |
PCT/KR2010/005124 WO2011043537A2 (en) | 2009-10-08 | 2010-08-05 | Printed circuit board and manufacturing method thereof |
JP2012533067A JP5635613B2 (ja) | 2009-10-08 | 2010-08-05 | プリント回路基板及びその製造方法 |
CN201080045505.XA CN102577642B (zh) | 2009-10-08 | 2010-08-05 | 印刷电路板及其制造方法 |
US13/500,754 US20120255764A1 (en) | 2009-10-08 | 2010-08-05 | Printed circuit board and manufacturing method thereof |
TW099127093A TWI482549B (zh) | 2009-10-08 | 2010-08-13 | 印刷電路板之製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090095840A KR20110038521A (ko) | 2009-10-08 | 2009-10-08 | 인쇄회로기판 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20110038521A true KR20110038521A (ko) | 2011-04-14 |
Family
ID=43857240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090095840A KR20110038521A (ko) | 2009-10-08 | 2009-10-08 | 인쇄회로기판 및 그 제조방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20120255764A1 (ko) |
JP (1) | JP5635613B2 (ko) |
KR (1) | KR20110038521A (ko) |
CN (1) | CN102577642B (ko) |
TW (1) | TWI482549B (ko) |
WO (1) | WO2011043537A2 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106034373B (zh) * | 2015-03-10 | 2018-09-25 | 上海量子绘景电子股份有限公司 | 高密度多层铜线路板及其制备方法 |
CN112423474A (zh) * | 2019-08-23 | 2021-02-26 | 中国科学技术大学 | 电路板的制备方法及电路板 |
EP4129023A1 (en) * | 2020-03-26 | 2023-02-08 | Battelle Memorial Institute | Printed circuit board connector |
JPWO2022202548A1 (ko) * | 2021-03-22 | 2022-09-29 | ||
CN113347808B (zh) * | 2021-05-13 | 2022-07-19 | 江苏普诺威电子股份有限公司 | 具有厚铜和超微细密线路的多层电路板的制作方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6294744B1 (en) * | 1995-04-28 | 2001-09-25 | Victor Company Of Japan, Ltd. | Multilayer print circuit board and the production method of the multilayer print circuit board |
US5772905A (en) * | 1995-11-15 | 1998-06-30 | Regents Of The University Of Minnesota | Nanoimprint lithography |
US6753483B2 (en) * | 2000-06-14 | 2004-06-22 | Matsushita Electric Industrial Co., Ltd. | Printed circuit board and method of manufacturing the same |
US6815709B2 (en) * | 2001-05-23 | 2004-11-09 | International Business Machines Corporation | Structure having flush circuitry features and method of making |
US7186365B2 (en) * | 2003-06-05 | 2007-03-06 | Intel Corporation | Methods for forming an imprinting tool |
KR101063620B1 (ko) * | 2003-09-08 | 2011-09-07 | 엘지이노텍 주식회사 | 다층 인쇄회로기판 및 그의 제조방법 |
KR100601474B1 (ko) * | 2004-10-28 | 2006-07-18 | 삼성전기주식회사 | 임프린트법을 이용한 고분해능 인쇄회로기판의 제조방법 |
KR100741677B1 (ko) * | 2006-03-06 | 2007-07-23 | 삼성전기주식회사 | 임프린팅에 의한 기판의 제조방법 |
KR100836653B1 (ko) * | 2006-10-25 | 2008-06-10 | 삼성전기주식회사 | 회로기판 및 그 제조방법 |
JP5069449B2 (ja) * | 2006-11-14 | 2012-11-07 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
KR100776248B1 (ko) * | 2006-11-21 | 2007-11-16 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
JP4697156B2 (ja) * | 2007-02-28 | 2011-06-08 | トヨタ自動車株式会社 | 回路基板の製造方法 |
JP5078451B2 (ja) * | 2007-06-11 | 2012-11-21 | パナソニック株式会社 | 電子部品内蔵モジュール |
KR100916646B1 (ko) * | 2007-11-26 | 2009-09-08 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
JP2009177005A (ja) * | 2008-01-25 | 2009-08-06 | Nitto Denko Corp | 配線回路基板の製造方法 |
-
2009
- 2009-10-08 KR KR1020090095840A patent/KR20110038521A/ko not_active Application Discontinuation
-
2010
- 2010-08-05 CN CN201080045505.XA patent/CN102577642B/zh not_active Expired - Fee Related
- 2010-08-05 US US13/500,754 patent/US20120255764A1/en not_active Abandoned
- 2010-08-05 WO PCT/KR2010/005124 patent/WO2011043537A2/en active Application Filing
- 2010-08-05 JP JP2012533067A patent/JP5635613B2/ja not_active Expired - Fee Related
- 2010-08-13 TW TW099127093A patent/TWI482549B/zh active
Also Published As
Publication number | Publication date |
---|---|
JP5635613B2 (ja) | 2014-12-03 |
TWI482549B (zh) | 2015-04-21 |
TW201114348A (en) | 2011-04-16 |
CN102577642B (zh) | 2016-02-10 |
WO2011043537A2 (en) | 2011-04-14 |
JP2013507763A (ja) | 2013-03-04 |
WO2011043537A3 (en) | 2011-07-07 |
US20120255764A1 (en) | 2012-10-11 |
CN102577642A (zh) | 2012-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100867148B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR100836653B1 (ko) | 회로기판 및 그 제조방법 | |
CN103997862B (zh) | 一种制作低应力低翘曲度超薄奇数层无芯板的方法 | |
US20080102410A1 (en) | Method of manufacturing printed circuit board | |
JP2012191204A (ja) | プリント配線板の製造方法 | |
KR100757910B1 (ko) | 매립패턴기판 및 그 제조방법 | |
KR101088792B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR100857165B1 (ko) | 회로기판 제조방법 | |
KR20110038521A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2014022715A (ja) | コアレス基板及びその製造方法 | |
KR101136394B1 (ko) | 인쇄회로기판의 제조방법 | |
JP4843707B2 (ja) | 印刷回路基板及びその製造方法 | |
JP4825784B2 (ja) | 半導体装置用パッケージおよびその製造方法 | |
JP2019192896A (ja) | プリント回路基板の製造方法 | |
KR102141102B1 (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 | |
KR102130757B1 (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 | |
KR101044117B1 (ko) | 인쇄회로기판의 제조방법 | |
KR100956632B1 (ko) | 초박형 반도체 패키지 기판, 반도체 패키지 기판의제조방법, 및 이를 이용한 반도체 소자의 제조방법 | |
JP2017011251A (ja) | 配線基板およびその製造方法 | |
KR101081153B1 (ko) | 임베디드 미세회로 기판 제조 방법 | |
CN104125726B (zh) | 印刷电路板的制作方法 | |
KR101302380B1 (ko) | 박형 인쇄회로기판 및 이의 제조 방법 | |
KR20090095367A (ko) | 반도체용 기판의 패턴 제조방법 | |
CN103299393B (zh) | 制造具有带包绕镀层的通道的印刷电路板的方法 | |
KR20110029051A (ko) | 일층의 도전층 양면에 다이 접속을 위한 패드와 솔더 볼 접속을 위한 패드를 형성하는 방법 및 이를 이용한 패키지 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |