TWI482549B - 印刷電路板之製造方法 - Google Patents

印刷電路板之製造方法 Download PDF

Info

Publication number
TWI482549B
TWI482549B TW099127093A TW99127093A TWI482549B TW I482549 B TWI482549 B TW I482549B TW 099127093 A TW099127093 A TW 099127093A TW 99127093 A TW99127093 A TW 99127093A TW I482549 B TWI482549 B TW I482549B
Authority
TW
Taiwan
Prior art keywords
insulating layer
layer
pattern
circuit board
seed layer
Prior art date
Application number
TW099127093A
Other languages
English (en)
Other versions
TW201114348A (en
Inventor
Jin Su Kim
Myoung Hwa Nam
Yeong Uk Seo
Chi Hee Ahn
Original Assignee
Lg Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Innotek Co Ltd filed Critical Lg Innotek Co Ltd
Publication of TW201114348A publication Critical patent/TW201114348A/zh
Application granted granted Critical
Publication of TWI482549B publication Critical patent/TWI482549B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

印刷電路板之製造方法
本發明係關於一種具有電路圖案嵌埋其中之印刷電路板及其製造方法。
於絕緣層中嵌埋盲孔及圖案的技術，已經廣泛使用於改善高密度圖案的可靠度，目前形成嵌埋式印刷電路板的製造方法有兩種，第一種方法首先形成一電路圖案，嵌埋該電路圖案於一絕緣層中，並移除用於形成該電路圖案之晶種層，以獲得最終的電路；第二種方法製造對應電路形狀的正像圖案(positive pattern)之模具，使用此模具在絕緣層中形成負像圖案(negative pattern)，以導電材料填充此負像圖案，並研磨絕緣層表面以獲得最終電路。
圖1說明前述在絕緣層中形成電路圖案及嵌埋電路圖案的方法。
具體而言，(a)製造具有盲孔洞14及內層電路12之核心層10，並(b)提供兩基板，每一基板之製法如下：於背側貼附有承載膜24之晶種層20上，形成一電路圖案22，(c)於核心層10之兩側放置兩基板並加壓，然後移除承載膜，(d)透過DFR曝光定義出預計形成盲孔洞的區域並(e)選擇性移除對應該些區域的晶種層20部分，(f)在晶種層20被移除的部份，進行表面銅電鍍，(g)使用DFR選擇性移除晶種層20的預定部份，以形成盲孔洞60，(h)剝除DFR並塗覆焊料漿，(i)形成連接盲孔52及連接墊62。
為了形成嵌埋圖案，如上所述此方法必須先行製造表面形成有電路圖案22之基板，而因此製造方法變得複雜而使生產率減少。
參考圖2，(a)提供金屬模具1與其上沉積有絕緣樹脂之絕緣層2，(b)使金屬模具1抵著絕緣層2並進行加壓，然後(c)移除金屬模具，並(d)於絕緣樹脂中形成盲孔洞4，(e)在絕緣層2上形成無電電鍍銅層5，並(f)在無電電鍍銅層5上形成電鍍銅層6，研磨所獲結構的表面，以完成印刷電路板。
然而，使用模具製造負像圖案並以導電材料填充負像圖案之此方法，需要高層次的技術，因此製造方法不具效率且花費時間長，再者必須進行表面研磨，因此會造成電路精確度下降。
<技術問題>
本發明之一目的在於提供一種高密度且高可靠度之印刷電路板，其具有嵌埋於絕緣層中之電路。
本發明之另一目的在於提供一種印刷電路板之製造方法，其中使用模具，以排除嵌埋所需之電路製造程序，形成絕緣層結合晶種層，以省略形成晶種層之步驟及去除如表面研磨之複雜步驟，以簡化製造過程。
<技術辦法>
為達到上述目的，提供一種製造嵌埋式印刷電路板之方法，包括：一第一步驟，係形成一第一絕緣層，其一側具有一晶種層，且至少一金屬圖案嵌埋其中；以及一第二步驟，係層壓該第一絕緣層及一具有內層電路之底基板，使一第二絕緣層插置於該第一絕緣層及該底基板之間。
該第一步驟更可包括：步驟a1，係使用一模具於一側形成有該晶種層之該第一絕緣層上，形成一負像圖案；步驟a2，係以一金屬材料填充該負像圖案。該步驟s2更可包括一步驟：進行化學或物理蝕刻，以暴露該晶種層。此情況下，該第一絕緣層的厚度相等於該模具之圖案厚度。再者，該晶種層的厚度小於該第一絕緣層的厚度。
該步驟s2可使用該暴露的晶種層，透過電鍍或無電電鍍，在負像圖案中填充金屬材料。
此方法更可包括一步驟：在步驟s2之前或之後，粗化該第一絕緣層之該表面，以改善層壓第二絕緣層的效率。
該第二步驟可依序層壓該第一絕緣層、該第二絕緣層、以及具有該內層電路之該底基板，並施加熱及壓力於該層疊結構。
此方法於該第二步驟後可更包括：第三步驟，係移除形成於該第一絕緣層一側上之該晶種層。此方法於該第三步驟後可更包括一步驟：於該印刷電路板之預定區域中形成一盲孔洞，並填滿該盲孔洞。該盲孔洞可透過於印刷電路板上塗覆光阻並透過曝光、顯影及蝕刻該光阻進行微影製程而形成。
接下來的嵌埋式印刷電路板可透過前述製造方法而獲得。
該嵌埋式印刷電路板包括：至少一金屬圖案，嵌埋於一第一絕緣層；一第二絕緣層，形成於該第一絕緣層下；以及一底基板，形成於該第二絕緣層下，且具有一內層電路圖案嵌埋於該第二絕緣層中。
該嵌埋式印刷電路板可更包括：一晶種層，形成於該第一絕緣層上，該晶種層可於後續步驟移除。
該金屬圖案的厚度可不超過該第一絕緣層的厚度。該嵌埋式印刷電路板可更包括：一盲孔洞，電性連接嵌埋於該第二絕緣層中之該內層電路圖案。
根據本發明，提供一種電路嵌埋絕緣層之印刷電路板，因此可達成高密度及高可靠度之印刷電路板。此外，由於印刷電路板使用模具製造，得以省略對於嵌埋之電路製程、形成晶種層之製程及如表面研磨之複雜製程，如此可簡化製程。
由以下本發明詳細說明及其所附的圖示，本發明前述及其他目的、特徵、態樣及優點將更為明確。
製造嵌埋式印刷電路板之方法包括：第一步驟，係形成一第一絕緣層，其一側具有一晶種層，且至少一金屬圖案嵌埋其中；以及一第二步驟，係層壓該第一絕緣層及一具有內層電路之底基板，使一第二絕緣層插置於該第一絕緣層及該底基板之間。可移除晶種層或添加盲孔洞之形成步驟。
由此方法製得之嵌埋式電路板，包括：至少一金屬圖案，嵌埋於一第一絕緣層；一第二絕緣層，形成於該第一絕緣層下；以及一底基板，形成於該第二絕緣層下，且具有一內層電路圖案嵌埋於該第二絕緣層中。
<實施例>
參考隨後之圖示，現將更為完整描述本發明，其中列出此發明之示例性實施例。圖示中類似的元件符號代表類似元件，因此其省略其描述。雖然「第一」及「第二」用於說明各種不同的元件，但該些元件不限於該些字詞，該些字詞僅用於與另一元件作區別。
圖3及4說明本發明之印刷電路板的製造方法。
本發明製造嵌埋式印刷電路板之方法，包括：第一步驟，係形成一第一絕緣層，其一側具有一晶種層，且至少一金屬圖案嵌埋其中；以及一第二步驟，係層壓該第一絕緣層及一具有內層電路之底基板，使一第二絕緣層插置於該第一絕緣層及該底基板之間。於第二步驟後，可移除晶種層或添加盲孔洞之形成步驟。
1.形成第一絕緣層之步驟
於步驟S1中，形成一第一絕緣層110，其一側形成有一晶種層120，準備一具有預定正像電路圖案之模具P，並使其與該第一絕緣層110排列一起。該模具P的圖案可透過微影製程、雷射製程或類似製程來形成。
於步驟S2中，將該模具P置於第一絕緣層110上，使該模具P之正像電路圖案與第一絕緣層110上未形成晶種層120的表面相互面對，加壓該模具P及該第一絕緣層110，使模具P的電路圖案印在第一絕緣層110上。此情況中，模具P的電路圖案最大厚度受限於第一絕緣層110的厚度，而且電路圖案的厚度會與第一絕緣層的厚度相同。此外，晶種層120的厚度可相同或小於第一絕緣層110的厚度。
在步驟S3中，當模具自第一絕緣層110分離時，會在第一絕緣層110上形成負像圖案。可額外進行如化學或物理表面處理之表面處理，以暴露晶種層120。
在步驟S4中，第一絕緣層110的負像圖案可以用金屬材料填充。
可使用形成於第一絕緣層110一側之晶種層120，透過電鍍或無電電鍍，將金屬材料填充於負像圖案中。使用金屬材料填充第一絕緣層110的負像圖案，以形成金屬圖案130，金屬圖案130的厚度可等於第一絕緣層110的厚度，金屬圖案120的厚度可小於第一絕緣層110的厚度。
具體而言，此方法可更包括一步驟：粗化該第一絕緣層110未形成晶種層之表面，以改善第一絕緣層與將會形成於第一絕緣層上之第二絕緣層200之間的黏附性。此粗化步驟可包含於步驟S1、S2、S3及S4中的任一者。
2.　層壓第二絕緣層之步驟
於步驟S5中，將第二絕緣層200及其上形成有內層電路310之底基板300，排置於第一絕緣層110之下。於步驟S6中，然後加熱並加壓第二絕緣層200及底基板300，以形成印刷電路板。透過微影製程(photolithography)於印刷電路板之預定區域中形成盲孔洞且填充盲孔洞的步驟可添加於步驟S6之後。
圖5說明圖4步驟S6所形成之印刷電路板中，形成盲孔洞之步驟。
具體而言，於步驟S7中，在印刷電路板上塗覆光阻140，然後於步驟S8、9及10中，曝光、顯影及蝕刻光阻140，以形成盲孔洞H。接著，於步驟S11及S12中，以金屬材料160填充盲孔洞，以形成一導電路徑。後續，可在步驟S13中移除晶種層。
現將說明經由上述製程所製得之印刷電路板結構。
根據本發明之實施例，印刷電路板可包括：嵌埋於第一絕緣層之至少一金屬圖案、形成於第一絕緣層下之第二絕緣層、以及具有內層電路圖案嵌埋於第二絕緣層中之底基板，其於圖4步驟S6獲得。換言之，印刷電路板具有雙階層(two-level)絕緣層，其中晶種層可形成於第一絕緣層上，且可以在前述透過形成盲孔洞而形成導電路徑後移除晶種層。
雖然參考較佳實施例展示及描述本發明，但本領域通常知識者可了解，在不背離本發明隨後所定義之申請專利範圍的精神及範疇下，可進行各種變化或修飾。
1．．．金屬模具
2．．．絕緣層
14．．．盲孔洞
12．．．內層電路
10．．．核心層
24．．．承載膜
20．．．晶種層
22．．．電路圖案
60．．．盲孔洞
52．．．連接盲孔
62．．．連接墊
2．．．絕緣層
4,H．．．盲孔洞
5．．．無電電鍍銅層
6．．．電鍍銅層
S1．．．步驟
110．．．第一絕緣層
120．．．晶種層
P．．．模具
S2．．．步驟
S3．．．步驟
S4．．．步驟
130．．．金屬圖案
200．．．第二絕緣層
S5．．．步驟
310．．．內層電路
300．．．底基板
S6．．．步驟
S7．．．步驟
140．．．光阻
S8、S9及S10．．．步驟
S11及S12．．．步驟
160．．．金屬材料
S13．．．步驟
用於使本發明更讓人理解之隨後圖示，其併入此說明書且屬於構成此說明書之一部分，此圖示用於說明本發明之實施例且伴隨說明一起說明本發明之主要構想。
於圖示中：
圖1及2說明印刷電路板之習知製造方法；
圖3及4說明本發明印刷電路板之製造方法；以及
圖5說明本發明印刷電路板之盲孔洞的形成過程。
該圖為一流程圖故無元件代表符號

Claims (8)

  1. 一種製造嵌埋式印刷電路板之方法，包括：一第一步驟，係形成一第一絕緣層，其一側具有一晶種層，且至少一金屬圖案嵌埋其中；粗化該第一絕緣層未形成晶種層之表面，以及一第二步驟，係層壓該第一絕緣層及一具有內層電路之底基板，使一第二絕緣層插置於該第一絕緣層及該底基板之間；其中，該第一步驟包括：一步驟a1，係使用一模具於一側表面形成有該晶種層之該第一絕緣層上，形成一負像圖案；一步驟a2，係以一金屬材料填充該負像圖案，其中，該第一步驟包括：在步驟a1之後，加壓該模具且與第一絕緣層上未形成晶種層的表面相互面對，該第一絕緣層的厚度相等於該模具之圖案厚度。
  2. 如申請專利範圍第1項所述之方法，其中，該第一步驟包括：在步驟a1之後，該晶種層的厚度小於該第一絕緣層的厚度。
  3. 如申請專利範圍第1項所述之方法，其中，該步驟a1包括：在加壓該模具且與第一絕緣層上未形成晶種層的表面相互面對之後，進行化學或物理蝕刻，以暴露該晶種層。
  4. 如申請專利範圍第1項所述之方法，其中，該步驟a2使用該暴露的晶種層，透過電鍍或無電電鍍在該負像圖案中填充金屬材料。
  5. 如申請專利範圍第1項所述之方法，其中，該第二步驟依序層壓該第一絕緣層、該第二絕緣層、以及具有該內層電路之該底基板，並施加熱及壓力於該層疊結構。
  6. 如申請專利範圍第1項所述之方法，於該第二步驟後更包括：一第三步驟，係移除形成於該第一絕緣層一側上之該晶種層。
  7. 如申請專利範圍第6項所述之方法，於該第三步驟後更包括一步驟：於該印刷電路板之預定區域中形成一盲孔洞，並填滿該盲孔洞。
  8. 如申請專利範圍第7項所述之方法，其中，該盲孔洞係透過於印刷電路板上塗覆光阻並透過曝光、顯影及蝕刻該光阻進行微影製程而形成。
TW099127093A 2009-10-08 2010-08-13 印刷電路板之製造方法 TWI482549B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090095840A KR20110038521A (ko) 2009-10-08 2009-10-08 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW201114348A TW201114348A (en) 2011-04-16
TWI482549B true TWI482549B (zh) 2015-04-21

Family

ID=43857240

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099127093A TWI482549B (zh) 2009-10-08 2010-08-13 印刷電路板之製造方法

Country Status (6)

Country Link
US (1) US20120255764A1 (zh)
JP (1) JP5635613B2 (zh)
KR (1) KR20110038521A (zh)
CN (1) CN102577642B (zh)
TW (1) TWI482549B (zh)
WO (1) WO2011043537A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106034373B (zh) * 2015-03-10 2018-09-25 上海量子绘景电子股份有限公司 高密度多层铜线路板及其制备方法
CN112423474A (zh) * 2019-08-23 2021-02-26 中国科学技术大学 电路板的制备方法及电路板
IL296289A (en) * 2020-03-26 2022-11-01 Battelle Memorial Institute PCB connector
EP4319496A1 (en) * 2021-03-22 2024-02-07 Panasonic Intellectual Property Management Co., Ltd. Wiring body, mounting substrate, wiring transfer plate with wiring, intermediate material for wiring body, manufacturing method for wiring body, and manufacturing method for mounting substrate
CN113347808B (zh) * 2021-05-13 2022-07-19 江苏普诺威电子股份有限公司 具有厚铜和超微细密线路的多层电路板的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101035412A (zh) * 2006-03-06 2007-09-12 三星电机株式会社 通过压印制造基板的方法
TW200829104A (en) * 2006-10-25 2008-07-01 Samsung Electro Mech Circuit board and method for manufaturing thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294744B1 (en) * 1995-04-28 2001-09-25 Victor Company Of Japan, Ltd. Multilayer print circuit board and the production method of the multilayer print circuit board
US5772905A (en) * 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
US6753483B2 (en) * 2000-06-14 2004-06-22 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method of manufacturing the same
US6815709B2 (en) * 2001-05-23 2004-11-09 International Business Machines Corporation Structure having flush circuitry features and method of making
US7186365B2 (en) * 2003-06-05 2007-03-06 Intel Corporation Methods for forming an imprinting tool
KR101063620B1 (ko) * 2003-09-08 2011-09-07 엘지이노텍 주식회사 다층 인쇄회로기판 및 그의 제조방법
KR100601474B1 (ko) * 2004-10-28 2006-07-18 삼성전기주식회사 임프린트법을 이용한 고분해능 인쇄회로기판의 제조방법
JP5069449B2 (ja) * 2006-11-14 2012-11-07 新光電気工業株式会社 配線基板及びその製造方法
KR100776248B1 (ko) * 2006-11-21 2007-11-16 삼성전기주식회사 인쇄회로기판 제조방법
JP4697156B2 (ja) * 2007-02-28 2011-06-08 トヨタ自動車株式会社 回路基板の製造方法
JP5078451B2 (ja) * 2007-06-11 2012-11-21 パナソニック株式会社 電子部品内蔵モジュール
KR100916646B1 (ko) * 2007-11-26 2009-09-08 삼성전기주식회사 인쇄회로기판의 제조방법
JP2009177005A (ja) * 2008-01-25 2009-08-06 Nitto Denko Corp 配線回路基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101035412A (zh) * 2006-03-06 2007-09-12 三星电机株式会社 通过压印制造基板的方法
TW200829104A (en) * 2006-10-25 2008-07-01 Samsung Electro Mech Circuit board and method for manufaturing thereof

Also Published As

Publication number Publication date
WO2011043537A3 (en) 2011-07-07
JP2013507763A (ja) 2013-03-04
CN102577642A (zh) 2012-07-11
KR20110038521A (ko) 2011-04-14
JP5635613B2 (ja) 2014-12-03
TW201114348A (en) 2011-04-16
US20120255764A1 (en) 2012-10-11
CN102577642B (zh) 2016-02-10
WO2011043537A2 (en) 2011-04-14

Similar Documents

Publication Publication Date Title
KR100836653B1 (ko) 회로기판 및 그 제조방법
TWI552654B (zh) A method for manufacturing a cavity substrate
JP2007142403A (ja) プリント基板及びその製造方法
JP2008112993A (ja) 回路基板の製造方法
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
TWI482549B (zh) 印刷電路板之製造方法
TWI449483B (zh) 印刷電路板及其製造方法
US20090242238A1 (en) Buried pattern substrate
TWI602481B (zh) 嵌入電子元件之印刷電路板及其製造方法
TWI519225B (zh) 多層軟性線路結構的製作方法
JP5640667B2 (ja) 回路基板の製造方法
JP2015133342A (ja) 配線基板の製造方法
US20070126108A1 (en) External connection structure for semiconductor package, and method for manufacturing the same
JP2009206409A (ja) 配線基板の製造方法
KR101136394B1 (ko) 인쇄회로기판의 제조방법
KR20080100111A (ko) 고밀도 패키지 기판 제조 방법
JPH0732301B2 (ja) 埋込みプリント配線板の製法
KR20090095367A (ko) 반도체용 기판의 패턴 제조방법
JP2004158672A (ja) 多層基板の製造方法
JP2000294904A (ja) 微細パターンの製造方法及びそれを用いたプリント配線板
JPS61170091A (ja) 印刷配線板の製造方法
JP2009194312A (ja) 配線基板およびその製造方法
KR20160001828A (ko) 인쇄회로기판 제조방법
JP2017011232A (ja) 配線基板およびその製造方法
KR20130035018A (ko) 전자부품 내장 인쇄회로기판의 제조방법