TWI449483B - 印刷電路板及其製造方法 - Google Patents

印刷電路板及其製造方法 Download PDF

Info

Publication number
TWI449483B
TWI449483B TW099139220A TW99139220A TWI449483B TW I449483 B TWI449483 B TW I449483B TW 099139220 A TW099139220 A TW 099139220A TW 99139220 A TW99139220 A TW 99139220A TW I449483 B TWI449483 B TW I449483B
Authority
TW
Taiwan
Prior art keywords
circuit board
insulating layer
layer
pattern
circuit
Prior art date
Application number
TW099139220A
Other languages
English (en)
Other versions
TW201141338A (en
Inventor
Jin Su Kim
Duk Nam Kim
Jae Hyun Ahn
Sang Myung Lee
Yeong Uk Seo
Chi Hee Ahn
Sung Woon Yoon
Myoung Hwa Nam
Original Assignee
Lg Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Innotek Co Ltd filed Critical Lg Innotek Co Ltd
Publication of TW201141338A publication Critical patent/TW201141338A/zh
Application granted granted Critical
Publication of TWI449483B publication Critical patent/TWI449483B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108Male die used for patterning, punching or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

印刷電路板及其製造方法
本發明主張關於2009年11月30日所申請的南韓專利案號10-2009-0116883的優先權,並在此以引用的方式併入本文中,以作為參考。
本發明關於一種具有一嵌入式的外層電路圖案的印刷電路板及其製造方法。
於絕緣層中嵌入孔(embodding vias)和圖案(patterns)的技術已被廣泛用於改善高密度圖案的可靠度。製造嵌入式印刷電路板的方法有兩種。第一種方法:首先形成一電路圖案,於絕緣層中嵌入電路圖案並移除用來形成電路圖案的種子層(seed layer)以得到最後完成的電路。第二種方法:依照電路的形狀,製作具有正片圖案(positive pattern)的模具;利用此模具在絕緣層內形成負片圖案(negative pattern);利用導電材料填充負片圖案,並且研磨絕緣層的表面以完成最終的電路。
圖1說明習知形成電路圖案以及在絕緣層中嵌入此電路圖案的方法。
具體來說,製作具有導通孔(via-hole)14和內層電路12的一核心層10準備(如圖1中的(a)圖),以及提供兩片基板,其中這些基板各自是藉由在種子層20上形成的電路圖案22所製造而成,而載體膜(carrier film)24依附在種子層20的背面(如圖1中的(b)圖)。這兩片基板置放在核心層10的兩側並施加壓力(press),然後移除載體膜(如圖1中的(c)圖)。透過DFR曝光來定義出將形成導通孔的區域(如圖1中的(d)圖),並且對應上述區域,選擇性移除部分種子層20(如圖1中的(e)圖)。然後,於種子層20的移除部分上進行表面銅電鍍(surface copper plating)(如圖1中的(f)圖),以及利用DFR來選擇性移除預定部分的種子層20,以形成導通孔60(如圖1中的(g)圖)。剝除DRF,並塗覆焊膏(如圖1中的(h)圖),以形成一連接孔52和一連接墊62(如圖1中的(i)圖)。
此方法須提前製造具有電路圖案22形成於其上的基板作為形成嵌入的型式,如上所述,因此製造過程變得複雜且生產率降低。
請參閱圖2,提供上有配置絕緣樹脂的絕緣層2以及金屬模具1(如圖2中的(a)圖),金屬模具1對著絕緣層2層壓(如圖2中的(b)圖)。接著,金屬模具被移除(如圖2中的(c)圖),並且在絕緣樹脂中形成一導通孔4(如圖2中的(d)圖)。於絕緣層2上形成一無電電鍍銅層(copper electroless plating layer)5(如圖2中的(e)圖),以及於無電電鍍銅層5上形成一銅電鍍層6(如圖2中的(f)圖)。所要的結構之表面被確定以完成印刷電路板。
然而,這種方法需要高階(high-level)技術來製造一種用於模具的負片圖案,並用導電材料來充填此負片圖案。因此,造成製造過程沒有效率與耗時。此外,表面研磨(surface grinding)是不可或缺的,因此電路精確度降低。
本發明目的係提供了一種具有在絕緣層中嵌入電路之高密度(high-density)高可靠度(high-reliability)之印刷電路板的結構,以及一種藉由省去非必要製程用以提昇製程效率和生產力(productivity)的製造方法。
本發明提出一種製造印刷電路板之方法包括:一第一步驟,在第一電路圖案上形成連接凸點及形成一第一絕緣層,以形成一內層電路板(inner circuit board);一第二步驟,利用一模具,對上方形成的一金屬種子層製作一第二絕緣層進行加工,以形成第二電路圖案,從而構成一外層電路板(outer circuit board);及一第三步驟,相互對準內層電路板和外層電路板,並層壓內層電路板和外層電路板。
第一步驟可以包括:一步驟a1,在第一電路圖案上塗覆一感光材料及形成連接凸點圖案;一步驟a2,利用一金屬材料充填連接凸點圖案;及一步驟a3,移除感光材料,並層壓第一絕緣層。
金屬材料可以包括銅、銀、錫、金、鎳及鈀之至少一者。
上述方法可以進一步包括在利用金屬材料充填連接凸點圖案之步驟以後的一硬化步驟。
可以利用化學鍍、電鍍、網印、濺鍍、蒸鍍、噴墨和點膠之一者或其組合方法來填充金屬材料。
步驟a3可以形成第一絕緣層,以使連接凸點的頂面從第一絕緣層表面露出。
第二步驟可以包括:一步驟b1,利用具備正片圖案的模具,在上方形成有金屬種子層的第二絕緣層上壓印負片圖案;以及一步驟b2,利用一金屬材料充填第二絕緣層的負片圖案,以形成第二電路圖案。
步驟b1可以進一步包括一於負片圖案底部進行化學或物理處理之步驟,以露出金屬種子層。
步驟b2可以利用化學鍍、電鍍、網印、濺鍍、蒸鍍、噴墨和點膠之一者或其組合方法,並採用銅、銀、錫、金、鎳及鈀之至少一者來充填負片圖案。
第三步驟可以利用加熱與加壓的製程來層壓內層電路板和外層電路板。第三步驟可以利用呈半硬化狀態的第一絕緣層和第二絕緣層來層壓內層電路板和外層電路板。
上述方法可以進一步包括在第三步驟之後移除金屬種子層之步驟。
第二步驟可在第一步驟以前進行,或者第一步驟與第二步驟可以同時進行。也就是說,形成內層電路板和形成外層電路的步驟順序可以互換。
一種經由上述製造方法所製造的印刷電路板包括:形成在第一電路圖案上的至少一連接凸點、具有至少一個連接凸點嵌入於其中並形成於第一電路圖案上的一第一絕緣層、透過至少一個連接凸點並連接第一電路圖案,而被嵌入之第二絕緣圖案、以及具有嵌入於其中的第二電路圖案,並層壓在第一絕緣層上的一第二絕緣層。
第二電路圖案的厚度可以少於第二絕緣層的厚度。第一和第二電路圖案為銅、銀、錫、金、鎳及鈀之一者所形成。
根據本發明,可以提供了一種具有在絕緣層中嵌入電路之高密度高可靠度之印刷電路板的結構。
在一種製造方法中,利用與一種子層結合的一絕緣層,可移除用於形成最外層電路製程的一種子層。此外,形成一以連接凸點形式而成的導電結構,從而不需要用於形成導通孔以及採用導電材料來充填導通孔的複雜製程。再者,省去研磨充填導電材料表面的製程,以顯著地減少電路出錯率。
根據本發明之一種製造印刷電路板的方法,其包含:在第一電路圖案上形成連接凸點,並形成一第一絕緣層以形成一內層電路板的一第一步驟;利用一模具,對上方形成有一金屬種子層的一第二絕緣層進行加工(processing),以形成第二電路圖案,從而構成一外層電路板的一第二步驟;以及相互對準內層電路板和外層電路板,並層壓(laminating)內層電路板和外層電路板的一第三步驟。
本發明之印刷電路板包含形成在第一電路圖案111上的至少一連接凸點130。至少一個連接凸點130被嵌入在形成於第一電路圖案上的第一絕緣層140上。第二絕緣層210形成在第一絕緣層上,而透過連接凸點130來連接第一電路圖案的第二電路圖案230被嵌入在第二絕緣層裡。
現在將以顯示有本發明之實施例的所附圖式來充分敘述本發明。圖式中相似的參考數字,如元件符號,在此將省略。雖然“第一”和“第二”被用來解釋不同的部件,這些部件不受專門術語所限制,且專門術語僅用於區別一部件與另外部件之差異。
圖3、4、5和6說明本發明的一種製造印刷電路板的方法。
本發明製造印刷電路板之方法包括:在第一電路圖案上形成至少一個連接凸點,並形成一第一絕緣層以形成一內層電路板的一第一步驟;利用一模具,對上方形成有一種子層的一第二絕緣層進行加工,以形成第二電路圖案,從而製造一外層電路板的一第二步驟;以及相互對準內層電路板和外層電路板,並層壓內層電路板和外層電路板的一第三步驟。
1.形成內層電路板步驟(如圖4所示之第一步驟)
在形成內層電路板的第一步驟中,一光阻層120被形成於包含有一基板(base substrate)111的內層電路基板110上,並且在步驟S1中,第一電路圖案111形成於基板112上。光阻層120包含可以應用於微影製程的感光材料。例如,乾膜光阻(DFR)可用於本實施例。
在步驟S2中,透過利用微影製程進行曝光、顯影和蝕刻,於光阻層120內形成連接凸點圖案H。
一種金屬材料充填在連接凸點圖案H裡以形成步驟S3中的連接凸點130。
用於形成連接凸點130之金屬材料可以採用銅、銀、錫、金、鎳和鈀之一者所作成的金屬膏,並且可以透過無電電鍍、電鍍、網印(screen printing)、濺鍍(sputtering)、蒸鍍(evaporation)、噴墨(ink jetting)和點膠(dispensing)之一者或這些方法的組合來充填在連接凸點圖案H中。
第一絕緣層140置於上面形成有連接凸點130的內層電路板,而在步驟S4中,對準內層電路板並層壓。在此,步驟S4可以被進行以使得連接凸點130的頂表面從第一絕緣層140的表面裸露出來。
根據上述製程中,在步驟S5中,本發明之內層電路板得以完成。
2.形成外層電路板步驟(如圖5所示之第二步驟)
第二步驟可以在第一步驟之前實施。也就是說,形成內層電路板的步驟和形成外層電路板的步驟之順序可以改變。
請參閱圖5,製備一基底,其包含有一第二絕緣層210和一形成於第二絕緣層210之一側的金屬種子層220,並且有正片圖案的模具X對著基底而施加壓力(pressed),以在第二絕緣層210上壓印(imprint)出正片圖案,從而形成步驟P1和P2中用來形成第二電路圖案的負片圖案。於此情形下,模具X正片圖案的厚度可以等於或大於第二絕緣層210的厚度。另外,可以增加在負片圖案底部進行化學或物理處理以裸露出金屬種子層220的步驟。金屬種子層220可以比第二絕緣層210薄。
模具在步驟P3中是分離的,而負片圖案被金屬材料所充填,以形成步驟P4中的第二電路圖案230,從而得到外層電路板200。因此,第二電路圖案230可以形成的厚度等於或小於第二絕緣層210的厚度。
負片圖案可以是採用銅、銀、錫、金、鎳和鈀之一所製成的金屬膏來充填。此外,負片圖案可以是透過無電電鍍、電鍍、網印、濺鍍、蒸鍍、噴墨和點膠之一或這些方法的組合來充填。
3.對準和層壓步驟(如圖6所示之第三步驟)
對準及層壓透過以上製造過程所形成的內層電路板100。
具體來說,第二電路圖案230對齊到第一絕緣層140,而如圖6所示Q1步驟中的金屬種子層220的表面朝外。然後,內層電路板100和外層電路板200透過諸如步驟Q2中所用的加熱及加壓的方法而彼此貼附。在這種情況中,內層電路板100和外層電路板200可以利用呈半硬化狀態的第一和第二絕緣層來層壓,以改善貼合率(attachment efficiency)。
在第三步驟後可以進行移除金屬種子層(Q3步驟)的步驟。
透過以上製造方法所製造的印刷電路板可具有以下的結構。
現在配合圖6來說明印刷電路板的結構。
印刷電路板包含被形成於第一電路圖案111上的連接凸點130。連接凸點130被嵌入在形成於第一電路圖案111上的第一絕緣層140。
第二絕緣層210形成在第一絕緣層140上。透過連接凸點130,在第二絕緣層210中,形成連接第一電路圖案111之嵌入式第二電路圖案230。
也就是說,連接到第二電路圖案230底部的連接凸點130穿透第一絕緣層140,其連接第一電路圖案111。第二電路圖案230被嵌入在第二絕緣層210裡。
具上述結構的印刷電路板具有一嵌入於絕緣層中的電路,因此能夠改善印刷電路板的密度和可靠性。再者,本發明的製造方法能省去需要長時間的不必要製程,以提高製程的效率及顯著減少電路的出錯率(error rate)。
雖然本發明參照其代表實施例已特別說明並加以描述,然熟悉本領域之專門人士應理解的是,於形式和細節之其中可為之各種變化不背離以下所定義之本發明專利申請的精神及範圍。
1...金屬模具
2...絕緣層
4...導通孔
5...無電電鍍銅層
6...銅電鍍層
10...核心層
12...內層電路
14...導通孔
20...種子層
22...電路圖案
24...載體膜
52...連接孔
60...導通孔
62...連接墊
100...內層電路板
110...內層電路基板
111...第一電路圖案
112...基板
120...光阻層
130...連接凸點
140...第一絕緣層
200...外層電路板
210...第二絕緣層
220...金屬種子層
230...第二電路圖案
圖1和圖2說明習知製造印刷電路板的方法;及
圖3、4、5和6說明本發明的一種製造印刷電路板的方法。

Claims (12)

  1. 一種製造印刷電路板之方法,其包括:一第一步驟,在第一電路圖案上形成多個連接凸點以及形成一第一絕緣層,以形成一內層電路板;一第二步驟,利用一模具,對上方形成有一金屬種子層的一第二絕緣層進行加工,以形成多個第二電路圖案,從而構成一外層電路板;以及一第三步驟,相互對準該內層電路板和該外層電路板,並層壓該內層電路板和該外層電路板,其中該第二步驟包括:一步驟b1,利用一具備正片圖案的模具,在上方形成有該金屬種子層的該第二絕緣層上壓印多個負片圖案;以及一步驟b2,利用一金屬材料充填該第二絕緣層的該些負片圖案,以形成該些第二電路圖案,其中,該些第二電路圖案形成的一厚度等於或小於該第二絕緣層的一厚度。
  2. 如申請專利範圍第1項所述之方法,其中該第一步驟包括:一步驟a1,在該第一電路圖案上塗覆一感光材料,以及形成多個連接凸點圖案;一步驟a2,利用一金屬材料充填該些連接凸點圖案;以及 一步驟a3,移除該感光材料,並層壓該第一絕緣層。
  3. 如申請專利範圍第2項所述之方法,其中該金屬材料包括銅、銀、錫、金、鎳及鈀之至少一者。
  4. 如申請專利範圍第2項所述之方法,進一步包括在利用該金屬材料充填該些連接凸點圖案之步驟以後的一硬化步驟。
  5. 如申請專利範圍第2項所述之方法,其中該步驟a2利用無電電鍍、電鍍、網印、濺鍍、蒸鍍、噴墨和點膠之一者或其組合方法來充填該金屬材料。
  6. 如申請專利範圍第2項所述之方法,其中該步驟a3形成該第一絕緣層,以使該些連接凸點的頂面從該第一絕緣層的表面露出。
  7. 如申請專利範圍第1項所述之方法,進一步包括一於該些負片圖案底部進行化學或物理處理之步驟,以露出該金屬種子層。
  8. 如申請專利範圍第1項所述之方法,其中該步驟a2利用無電電鍍、電鍍、網印、濺鍍、蒸鍍、噴墨和點膠之一者或其組合方法,並採用銅、銀、錫、金、鎳及鈀之至少一者來充填該些負片圖案。
  9. 如申請專利範圍第1項所述之方法,其中該第三步驟利用一加熱及加壓的製程來層壓該內層電路板和該外層電路板。
  10. 如申請專利範圍第9項所述之方法,其中第三步驟利用呈一半硬化狀態的該第一絕緣層與該第二絕緣層來層壓該內層電路板與該外層電路板。
  11. 如申請專利範圍第1項所述之方法,進一步包括一在該第三步驟之後移除該金屬種子層之步驟。
  12. 如申請專利範圍第1項所述之方法,其中該第二步驟在該第一步驟以前進行或該第一步驟與該第二步驟同時進行。
TW099139220A 2009-11-30 2010-11-15 印刷電路板及其製造方法 TWI449483B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090116883A KR101088792B1 (ko) 2009-11-30 2009-11-30 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
TW201141338A TW201141338A (en) 2011-11-16
TWI449483B true TWI449483B (zh) 2014-08-11

Family

ID=44067129

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099139220A TWI449483B (zh) 2009-11-30 2010-11-15 印刷電路板及其製造方法

Country Status (6)

Country Link
US (1) US20130062106A1 (zh)
JP (1) JP2013512581A (zh)
KR (1) KR101088792B1 (zh)
CN (1) CN102648670B (zh)
TW (1) TWI449483B (zh)
WO (1) WO2011065788A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104039086B (zh) * 2014-06-06 2016-11-02 中国航天科技集团公司第九研究院第七七一研究所 一种三维凸点印制电路板及其制作方法
CN104582296A (zh) * 2014-12-26 2015-04-29 上海蓝沛新材料科技股份有限公司 一种基于微纳米压印和加成法技术的双层线路板及其制备方法
CN106034373B (zh) * 2015-03-10 2018-09-25 上海量子绘景电子股份有限公司 高密度多层铜线路板及其制备方法
US10147533B2 (en) 2015-05-27 2018-12-04 Samsung Electro-Mechanics Co., Ltd. Inductor
KR101740816B1 (ko) * 2015-05-27 2017-05-26 삼성전기주식회사 칩 인덕터
KR101983190B1 (ko) * 2017-06-23 2019-09-10 삼성전기주식회사 박막 인덕터
CN113556879B (zh) * 2020-04-23 2023-12-12 源秩科技(上海)有限公司 电路板制作方法及其线路层加工装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090053198A (ko) * 2007-11-22 2009-05-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918151A (ja) * 1995-06-28 1997-01-17 Toshiba Corp 実装回路装置およびその製造方法
US6143116A (en) * 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
JPH11307937A (ja) * 1998-04-18 1999-11-05 Ibiden Co Ltd コア基板、コア基板の製造方法及び多層プリント配線板
US6565954B2 (en) * 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
US6274821B1 (en) * 1998-09-16 2001-08-14 Denso Corporation Shock-resistive printed circuit board and electronic device including the same
JP2000323838A (ja) * 1999-03-04 2000-11-24 Soshin Electric Co Ltd 多層基板の製造方法
JP2001320150A (ja) 2000-02-29 2001-11-16 Mitsui Chemicals Inc スタンパを使った配線基板の製造方法及び配線基板
JP4444435B2 (ja) * 2000-03-06 2010-03-31 ソニーケミカル&インフォメーションデバイス株式会社 プリント配線基板及びプリント配線基板の製造方法
US6623844B2 (en) * 2001-02-26 2003-09-23 Kyocera Corporation Multi-layer wiring board and method of producing the same
JP2003204140A (ja) * 2002-01-10 2003-07-18 Sony Corp 配線基板の製造方法、多層配線基板の製造方法および多層配線基板
CN1492491A (zh) * 2002-10-21 2004-04-28 矽统科技股份有限公司 具有导电凸块的覆晶基板及其导电凸块的制造方法
JP2004152779A (ja) * 2002-10-28 2004-05-27 Kyocera Corp 配線基板の製造方法
JP4283609B2 (ja) * 2003-07-15 2009-06-24 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド 配線回路基板の製造方法、配線回路基板および多層配線基板の製造方法
US7537668B2 (en) * 2004-07-21 2009-05-26 Samsung Electro-Mechanics Co., Ltd. Method of fabricating high density printed circuit board
JP4291279B2 (ja) * 2005-01-26 2009-07-08 パナソニック株式会社 可撓性多層回路基板
KR100632556B1 (ko) * 2005-01-28 2006-10-11 삼성전기주식회사 인쇄회로기판의 제조방법
JP2006339365A (ja) * 2005-06-01 2006-12-14 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
KR100728754B1 (ko) * 2006-04-11 2007-06-19 삼성전기주식회사 범프를 이용한 인쇄회로기판 및 그 제조방법
KR100763837B1 (ko) * 2006-07-18 2007-10-05 삼성전기주식회사 인쇄회로기판 제조방법
DE102008007216A1 (de) * 2007-05-29 2008-12-11 Samsung Electro - Mechanics Co., Ltd., Suwon Gedruckte Leiterplatte und Herstellungsverfahren derselben
KR20080111701A (ko) * 2007-06-19 2008-12-24 삼성전기주식회사 실장기판 및 그 제조방법
TWI334324B (en) * 2007-09-19 2010-12-01 Unimicron Technology Corp Printed circuit board and method of fabricating the same
JP2009135184A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2009182272A (ja) * 2008-01-31 2009-08-13 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090053198A (ko) * 2007-11-22 2009-05-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
CN102648670A (zh) 2012-08-22
KR20110060329A (ko) 2011-06-08
WO2011065788A3 (en) 2011-11-10
KR101088792B1 (ko) 2011-12-01
WO2011065788A2 (en) 2011-06-03
US20130062106A1 (en) 2013-03-14
JP2013512581A (ja) 2013-04-11
CN102648670B (zh) 2015-02-18
TW201141338A (en) 2011-11-16

Similar Documents

Publication Publication Date Title
TWI449483B (zh) 印刷電路板及其製造方法
KR100836653B1 (ko) 회로기판 및 그 제조방법
KR100782405B1 (ko) 인쇄회로기판 제조방법
KR100867148B1 (ko) 인쇄회로기판 및 그 제조방법
KR101199807B1 (ko) 프린트 배선판의 제조 방법 및 프린트 배선판
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
JP6096512B2 (ja) プリント回路基板及びその製造方法
US20090242238A1 (en) Buried pattern substrate
TWI482549B (zh) 印刷電路板之製造方法
JP2013122962A (ja) 配線基板
KR101067157B1 (ko) 인쇄회로기판의 제조방법
JP4001786B2 (ja) 配線基板の製造方法
KR101136394B1 (ko) 인쇄회로기판의 제조방법
TWI383724B (zh) 印刷電路板及其製造方法
KR100871034B1 (ko) 인쇄회로기판의 페이스트 범프 형성 방법
KR20080100111A (ko) 고밀도 패키지 기판 제조 방법
KR101730468B1 (ko) 범프가 포함된 인쇄회로기판 및 그 제조방법
KR101563164B1 (ko) 리드 프레임
KR20130035018A (ko) 전자부품 내장 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees