JP2001320150A - スタンパを使った配線基板の製造方法及び配線基板 - Google Patents
スタンパを使った配線基板の製造方法及び配線基板Info
- Publication number
- JP2001320150A JP2001320150A JP2000169473A JP2000169473A JP2001320150A JP 2001320150 A JP2001320150 A JP 2001320150A JP 2000169473 A JP2000169473 A JP 2000169473A JP 2000169473 A JP2000169473 A JP 2000169473A JP 2001320150 A JP2001320150 A JP 2001320150A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- substrate
- pattern
- wiring pattern
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 微細配線幅を持つプリント配線基板を容易に
かつ歩留まり良く提供することを課題とする。 【解決手段】 配線パターンと凹凸が逆のパターンを備
えたスタンパ１を用いて、基板２０の少なくとも表面に
ある樹脂に前記配線パターンを転写させることにより、
溝幅が３０μｍ以下の溝を含む配線パターンを形成す
る。ＢＧＡ基板の場合には、ライン部分の配線幅及び配
線間隔がそれぞれ２０μｍ以下に設定される。その場
合、導電膜からなる配線パターンのアスペクト比を、ラ
イン部分で１以上とすることが望ましい。
かつ歩留まり良く提供することを課題とする。 【解決手段】 配線パターンと凹凸が逆のパターンを備
えたスタンパ１を用いて、基板２０の少なくとも表面に
ある樹脂に前記配線パターンを転写させることにより、
溝幅が３０μｍ以下の溝を含む配線パターンを形成す
る。ＢＧＡ基板の場合には、ライン部分の配線幅及び配
線間隔がそれぞれ２０μｍ以下に設定される。その場
合、導電膜からなる配線パターンのアスペクト比を、ラ
イン部分で１以上とすることが望ましい。
Description
【０００１】
【発明の属する技術分野】本発明は、回路などを搭載す
る配線基板の製造方法及び、ボールグリッドアレイ基板
等に好適に用いられる配線基板の技術に関する。
る配線基板の製造方法及び、ボールグリッドアレイ基板
等に好適に用いられる配線基板の技術に関する。
【０００２】
【従来の技術】従来のプリント配線基板は、スクリーン
印刷法やフォトリソグラフィー法を用いて配線パターン
を形成することにより製造されている。
印刷法やフォトリソグラフィー法を用いて配線パターン
を形成することにより製造されている。
【０００３】フォトリソグラフィー法を用いたプリント
配線基板の製造方法を図５を用いて説明する。図５にお
いて、樹脂基板２０の上にＣｕ箔２１がコートされた基
板にフォトレジスト２２を塗布し（ａ）、配線パターン
が描写されたフォトマスク（図示せず）を通して露光工
程を行い（ｂ）、フォトレジストの感光部２２ａを除去
するために、これを現像する（ｃ）。
配線基板の製造方法を図５を用いて説明する。図５にお
いて、樹脂基板２０の上にＣｕ箔２１がコートされた基
板にフォトレジスト２２を塗布し（ａ）、配線パターン
が描写されたフォトマスク（図示せず）を通して露光工
程を行い（ｂ）、フォトレジストの感光部２２ａを除去
するために、これを現像する（ｃ）。
【０００４】次に樹脂基板２０ごと銅のエッチング液に
浸漬してＣｕ箔２１をエッチングした後（ｄ）、フォト
レジストを除去することにより、Ｃｕ箔からなる配線パ
ターンが得られる（ｅ）。プリント配線基板を多層化す
る場合は、銅膜の間の凹部を絶縁材料で埋めた後、研磨
によりＣｕ箔部と絶縁部を同一面とする（ｆ）。
浸漬してＣｕ箔２１をエッチングした後（ｄ）、フォト
レジストを除去することにより、Ｃｕ箔からなる配線パ
ターンが得られる（ｅ）。プリント配線基板を多層化す
る場合は、銅膜の間の凹部を絶縁材料で埋めた後、研磨
によりＣｕ箔部と絶縁部を同一面とする（ｆ）。
【０００５】このような従来の方法だと、プリント配線
基板を製作する材料に高純度の材料を使わないと、配線
間のスペースが３０μｍ以下と狭くなった場合、レジス
ト現像や銅エッチング等で配線間のショートが生じた
り、配線上で断線が発生する等の不具合が生じることが
多く、歩留まりが悪いという問題があった。また、金型
を使って成形して得るプリント基板に関しては、 金型
の加工技術では３０μｍ以下の線幅を持つ金型では機械
加工精度の点からコストが高かったり、製作時間がかか
るという問題があった。
基板を製作する材料に高純度の材料を使わないと、配線
間のスペースが３０μｍ以下と狭くなった場合、レジス
ト現像や銅エッチング等で配線間のショートが生じた
り、配線上で断線が発生する等の不具合が生じることが
多く、歩留まりが悪いという問題があった。また、金型
を使って成形して得るプリント基板に関しては、 金型
の加工技術では３０μｍ以下の線幅を持つ金型では機械
加工精度の点からコストが高かったり、製作時間がかか
るという問題があった。
【０００６】一方、チップサイズパッケージにおいて
は、ＬＳＩとしてのＳｉチップを基板に搭載する際にバ
ンプを介して直接結線するボールグリッドアレイ基板
（ＢＧＡ基板）も多用されている。このチップサイズパ
ッケージでは、図６に示すように、Ｓｉチップ１０１上
の一つ一つの出力端子がＳｉチップ１０１を載せるイン
ターポーザー１０２を介して外部のデバイスや回路と接
続される。
は、ＬＳＩとしてのＳｉチップを基板に搭載する際にバ
ンプを介して直接結線するボールグリッドアレイ基板
（ＢＧＡ基板）も多用されている。このチップサイズパ
ッケージでは、図６に示すように、Ｓｉチップ１０１上
の一つ一つの出力端子がＳｉチップ１０１を載せるイン
ターポーザー１０２を介して外部のデバイスや回路と接
続される。
【０００７】インターポーザー１０２には、図７に示す
ように、Ｓｉチップ１０１の出力端子を受けるパッド１
０３が用意され、このパッド１０３を有する配線パター
ン１００によって、外部とのやりとりを行う。その接続
は、Ｓｉチップ１０１の出力端子とインターポーザー１
０２のパッド１０３との間にバンプ１０５と呼ばれるＡ
ｕまたは高融点半田を用いて行われる。
ように、Ｓｉチップ１０１の出力端子を受けるパッド１
０３が用意され、このパッド１０３を有する配線パター
ン１００によって、外部とのやりとりを行う。その接続
は、Ｓｉチップ１０１の出力端子とインターポーザー１
０２のパッド１０３との間にバンプ１０５と呼ばれるＡ
ｕまたは高融点半田を用いて行われる。
【０００８】ＬＳＩの高密度化に伴い、Ｓｉチップ１０
１上の一つ一つの出力端子が高密度化してくると、それ
に応じてインターポーザー１０２のパッドの端子もその
間隔が狭くなり、パッド１０３から延びるライン部分１
０４どうしの間隔も狭くなる。このような配線を形成す
る場合、銅が張られた基板をベースにレジスト印刷、パ
ターン露光、現像して線を露出させるサブストラクト法
などが一般的であるが、配線幅３０μｍ以下の微細配線
には、基板上にレジスト印刷、パターン露光、現像後に
無電解メッキを行って配線を高さ方向に成長させるアデ
ィティブ法が用いられる。
１上の一つ一つの出力端子が高密度化してくると、それ
に応じてインターポーザー１０２のパッドの端子もその
間隔が狭くなり、パッド１０３から延びるライン部分１
０４どうしの間隔も狭くなる。このような配線を形成す
る場合、銅が張られた基板をベースにレジスト印刷、パ
ターン露光、現像して線を露出させるサブストラクト法
などが一般的であるが、配線幅３０μｍ以下の微細配線
には、基板上にレジスト印刷、パターン露光、現像後に
無電解メッキを行って配線を高さ方向に成長させるアデ
ィティブ法が用いられる。
【０００９】このような微細配線で用いるアディティブ
法では、配線幅３０μｍ以下になると、配線抵抗を下げ
るために配線幅が細くなるにつれてライン厚みと呼ばれ
る導体高さを高くして導体抵抗を下げることになる。し
かし、アディティブ法の高さは一般的には１０μｍ迄は
精度がよいものの、それ以上高くすると無電解メッキの
バラツキにより配線長手方向でメッキ高さの公差が大き
くなる。その結果、配線の厚みにバラツキが生じ、電気
特性的には不安定となる。配線幅２０μｍ以下の微細配
線の場合、高さの精度が保証できず、そのため配線幅が
微細で１０μｍ以上の導体厚みの配線パターンを作ると
歩留まりが低下し、コストに跳ね返ってしまうという問
題があった。
法では、配線幅３０μｍ以下になると、配線抵抗を下げ
るために配線幅が細くなるにつれてライン厚みと呼ばれ
る導体高さを高くして導体抵抗を下げることになる。し
かし、アディティブ法の高さは一般的には１０μｍ迄は
精度がよいものの、それ以上高くすると無電解メッキの
バラツキにより配線長手方向でメッキ高さの公差が大き
くなる。その結果、配線の厚みにバラツキが生じ、電気
特性的には不安定となる。配線幅２０μｍ以下の微細配
線の場合、高さの精度が保証できず、そのため配線幅が
微細で１０μｍ以上の導体厚みの配線パターンを作ると
歩留まりが低下し、コストに跳ね返ってしまうという問
題があった。
【００１０】
【発明が解決しようとする課題】よって、本発明は、上
記の問題を解決し、微細配線幅を持つプリント配線基板
を容易にかつ歩留まり良く提供することを課題とする。
記の問題を解決し、微細配線幅を持つプリント配線基板
を容易にかつ歩留まり良く提供することを課題とする。
【００１１】
【課題を解決するための手段】本発明は、配線パターン
と凹凸が逆のパターンを備えたスタンパを用いて、基板
の少なくとも表面にある樹脂に前記配線パターンを転写
させることにより、溝幅が３０μｍ以下の溝を含む配線
パターンを形成することを特徴とする配線基板の製造方
法である。
と凹凸が逆のパターンを備えたスタンパを用いて、基板
の少なくとも表面にある樹脂に前記配線パターンを転写
させることにより、溝幅が３０μｍ以下の溝を含む配線
パターンを形成することを特徴とする配線基板の製造方
法である。
【００１２】微細な配線パターンをスタンパ上に作るこ
とにより、スタンパで配線パターンと逆の微細な凹凸パ
ターンを形成する際に、用いる材料の純度を高くして異
物の混入を防ぐことにより、溝間のショートや断線の生
じないパターンが得られる。微細なパターンの樹脂への
転写は忠実に行われるので、パターン上に欠陥のない１
枚のスタンパを用いて多くの良品の配線基板が得られ
る。
とにより、スタンパで配線パターンと逆の微細な凹凸パ
ターンを形成する際に、用いる材料の純度を高くして異
物の混入を防ぐことにより、溝間のショートや断線の生
じないパターンが得られる。微細なパターンの樹脂への
転写は忠実に行われるので、パターン上に欠陥のない１
枚のスタンパを用いて多くの良品の配線基板が得られ
る。
【００１３】また、スタンパに微細な配線パターンを形
成するのは、ガラス基板にフォトリソグラフィを用いて
行うが、ガラス基板は平坦度がよくまた反りを小さくで
きるので、微細な配線パターンをフォトリソグラフィで
形成しても、断線やショートが発生し難くなる。
成するのは、ガラス基板にフォトリソグラフィを用いて
行うが、ガラス基板は平坦度がよくまた反りを小さくで
きるので、微細な配線パターンをフォトリソグラフィで
形成しても、断線やショートが発生し難くなる。
【００１４】さらに、配線基板は、前記スタンパを金型
内に設置し、該金型内に樹脂を注入して樹脂を成形する
ことにより得られることが好ましい。この場合得られる
基板は表面だけでなく全体が樹脂からなる。成形法は、
射出成形、トランスファー成形、プレス成形が使用する
樹脂材料に合わせて適宜選択できる。樹脂成形における
成形性はよいので、スタンパに形成された微細パターン
を樹脂基板上に忠実に転写できる。
内に設置し、該金型内に樹脂を注入して樹脂を成形する
ことにより得られることが好ましい。この場合得られる
基板は表面だけでなく全体が樹脂からなる。成形法は、
射出成形、トランスファー成形、プレス成形が使用する
樹脂材料に合わせて適宜選択できる。樹脂成形における
成形性はよいので、スタンパに形成された微細パターン
を樹脂基板上に忠実に転写できる。
【００１５】そしてこれらの発明は、さらに前記配線基
板の前記配線パターンが形成された領域全体にわたって
導電膜を形成し、次に前記溝以外の導電膜が消失するま
で研磨することによって、前記導電膜からなる配線パタ
ーンを形成する工程を含むことが望ましい。この基板上
の溝に埋め込まれた導電膜が配線部となるが、その配線
部を形成するために、基板全面でも良いが少なくとも配
線パターン全体を覆うように導電膜を形成し、これを研
磨することにより、導電膜が溝内のみに収まり配線パタ
ーンが形成できるのである。これにより基板に反りが生
じていたり、あるいは平面度が良くなくても、微細な配
線パターンが断線やショートすることなく歩留まりよく
製造することができる。また研磨することにより配線部
分とその間の絶縁部分は同一面になり、よって平坦化で
き、回路素子の表面実装が容易となる。また、この方法
で作られた基板は表面が平坦なため、同一方法で作った
プリント基板同士で積層基板を作れば、従来の積層基板
のような積層前の基板への樹脂埋め込み及びその後の面
一化作業が必要なくなる。
板の前記配線パターンが形成された領域全体にわたって
導電膜を形成し、次に前記溝以外の導電膜が消失するま
で研磨することによって、前記導電膜からなる配線パタ
ーンを形成する工程を含むことが望ましい。この基板上
の溝に埋め込まれた導電膜が配線部となるが、その配線
部を形成するために、基板全面でも良いが少なくとも配
線パターン全体を覆うように導電膜を形成し、これを研
磨することにより、導電膜が溝内のみに収まり配線パタ
ーンが形成できるのである。これにより基板に反りが生
じていたり、あるいは平面度が良くなくても、微細な配
線パターンが断線やショートすることなく歩留まりよく
製造することができる。また研磨することにより配線部
分とその間の絶縁部分は同一面になり、よって平坦化で
き、回路素子の表面実装が容易となる。また、この方法
で作られた基板は表面が平坦なため、同一方法で作った
プリント基板同士で積層基板を作れば、従来の積層基板
のような積層前の基板への樹脂埋め込み及びその後の面
一化作業が必要なくなる。
【００１６】このような成形により得られる樹脂成形体
基板の樹脂は熱硬化型としてエポキシ樹脂、熱可塑型で
はポリイミド樹脂が好適に用いられる。本発明の配線基
板は、配線パターンと凹凸が逆のパターンを備えたスタ
ンパを用いて、基板の少なくとも表面にある樹脂に前記
配線パターンを転写させることにより、溝幅が３０μｍ
以下の溝を含む配線パターンを形成してなる基板本体
と、その基板本体の溝内に設けた導電膜からなる配線パ
ターンとを有することを特徴とする。
基板の樹脂は熱硬化型としてエポキシ樹脂、熱可塑型で
はポリイミド樹脂が好適に用いられる。本発明の配線基
板は、配線パターンと凹凸が逆のパターンを備えたスタ
ンパを用いて、基板の少なくとも表面にある樹脂に前記
配線パターンを転写させることにより、溝幅が３０μｍ
以下の溝を含む配線パターンを形成してなる基板本体
と、その基板本体の溝内に設けた導電膜からなる配線パ
ターンとを有することを特徴とする。
【００１７】前記基板は、前記導電膜からなる配線パタ
ーンがパッド部分とライン部分を有するボールグリッド
アレイ基板であり、それらパッド部分及びライン部分を
含む配線パターンが前記溝内に収まるように設けられて
いることが望ましい。配線パターンを溝内に収める形態
としては、配線パターンとその間の絶縁部とが互いに同
一平面となるように形成することが望ましい。同一平面
とすることで、基板表面が平坦になる。これにより、基
板同士を重ねて積層基板を作る場合にも好適な形態とな
る他、例えばＳｉチップと基板をバンプ介して結線した
状態では、そのチップと基板との間の間隔をより小さく
して、チップサイズパッケージのさらなる薄型化を図る
ことができる。
ーンがパッド部分とライン部分を有するボールグリッド
アレイ基板であり、それらパッド部分及びライン部分を
含む配線パターンが前記溝内に収まるように設けられて
いることが望ましい。配線パターンを溝内に収める形態
としては、配線パターンとその間の絶縁部とが互いに同
一平面となるように形成することが望ましい。同一平面
とすることで、基板表面が平坦になる。これにより、基
板同士を重ねて積層基板を作る場合にも好適な形態とな
る他、例えばＳｉチップと基板をバンプ介して結線した
状態では、そのチップと基板との間の間隔をより小さく
して、チップサイズパッケージのさらなる薄型化を図る
ことができる。
【００１８】対象基板がボールグリッドアレイ基板であ
る場合には、ライン部分の配線幅及び配線間隔が２０μ
ｍ以下とすることが望ましい。その場合、導電膜からな
る配線パターンのアスペクト比は、ライン部分で１以上
とすることが望ましい。アスペクト比を１以上とするこ
とで、本発明の利点をより効果的に発揮させることが可
能になるからである。即ち、スタンパを用いた転写によ
って微細な配線パターン用の溝を形成し、その溝に導体
を埋め込むことで、ライン厚みである導体高さを高くし
て導体抵抗を下げることも容易であり、しかも、高精度
な配線パターンを得ることができるからである。アスペ
クト比は、配線の高さを幅で除したもので定義される
が、配線の断面が台形状の場合は、配線の上面と底面の
線幅を足して２で割ったものを幅とする。
る場合には、ライン部分の配線幅及び配線間隔が２０μ
ｍ以下とすることが望ましい。その場合、導電膜からな
る配線パターンのアスペクト比は、ライン部分で１以上
とすることが望ましい。アスペクト比を１以上とするこ
とで、本発明の利点をより効果的に発揮させることが可
能になるからである。即ち、スタンパを用いた転写によ
って微細な配線パターン用の溝を形成し、その溝に導体
を埋め込むことで、ライン厚みである導体高さを高くし
て導体抵抗を下げることも容易であり、しかも、高精度
な配線パターンを得ることができるからである。アスペ
クト比は、配線の高さを幅で除したもので定義される
が、配線の断面が台形状の場合は、配線の上面と底面の
線幅を足して２で割ったものを幅とする。
【００１９】本発明の効果が大きくなるのは配線幅が３
０μｍ以下の微細な配線パターンである。この溝幅は溝
の上端、すなわち基板の樹脂表面上で測ったものであ
る。なお、本発明で用いられるスタンパは、ガラス基板
にフォトレジストを塗布して、フォトマスクを通した露
光と現像により配線パターンをフォトレジストに形成
し、しかる後、メッキによりＮｉなどのメッキ膜をフォ
トレジストの上に形成し、メッキ膜をフォトレジストか
ら引き剥がしたもの、あるいは必要に応じて裏側を板で
補強したものが好ましい。
０μｍ以下の微細な配線パターンである。この溝幅は溝
の上端、すなわち基板の樹脂表面上で測ったものであ
る。なお、本発明で用いられるスタンパは、ガラス基板
にフォトレジストを塗布して、フォトマスクを通した露
光と現像により配線パターンをフォトレジストに形成
し、しかる後、メッキによりＮｉなどのメッキ膜をフォ
トレジストの上に形成し、メッキ膜をフォトレジストか
ら引き剥がしたもの、あるいは必要に応じて裏側を板で
補強したものが好ましい。
【００２０】
【発明の実施の形態】以下、本発明を実施の形態で説明
する。 ＜実施の形態１＞まず微細配線パターンを有する樹脂成
形基板を得るためのスタンパの製法を説明する。図１に
スタンパ製造プロセスを示す。図１において洗浄した平
面度、平行度のよいガラス基板１０にフォトレジスト１
１を塗布する（ａ）。微細な配線パターンが描写された
フォトマスク１２を通してＵＶランプ１３を用いて露光
を行い、レジスト上に配線パターンを焼き付ける
（ｂ）。
する。 ＜実施の形態１＞まず微細配線パターンを有する樹脂成
形基板を得るためのスタンパの製法を説明する。図１に
スタンパ製造プロセスを示す。図１において洗浄した平
面度、平行度のよいガラス基板１０にフォトレジスト１
１を塗布する（ａ）。微細な配線パターンが描写された
フォトマスク１２を通してＵＶランプ１３を用いて露光
を行い、レジスト上に配線パターンを焼き付ける
（ｂ）。
【００２１】次に、フォトレジスト１１の感光部１１ａ
を除去するためにフォトレジスト１１を現像し（ｃ）、
現像された表面にスパッタまたは無電解メッキ等でメタ
ルコートを施した後、電解ニッケルメッキによりＮｉメ
ッキ膜１４を形成し（ｄ）、ニッケルメッキ膜１４から
ガラス１０を剥離、ニッケルメッキ膜１４上に残留した
フォトレジスト１１を除去し（ｅ）、ニッケルメッキ膜
を金型取り付け用に外観加工してスタンパを得る。
を除去するためにフォトレジスト１１を現像し（ｃ）、
現像された表面にスパッタまたは無電解メッキ等でメタ
ルコートを施した後、電解ニッケルメッキによりＮｉメ
ッキ膜１４を形成し（ｄ）、ニッケルメッキ膜１４から
ガラス１０を剥離、ニッケルメッキ膜１４上に残留した
フォトレジスト１１を除去し（ｅ）、ニッケルメッキ膜
を金型取り付け用に外観加工してスタンパを得る。
【００２２】以上の工程において、フォトレジストの現
像以降の工程は、光ディスク用のポリカーボネートなど
の樹脂成形基板を成形するためのスタンパの周知の製造
プロセスと同じである。今回の場合、配線パターンの寸
法は溝の深さを１０μｍ、配線幅１０μｍ、配線間隔１
０μｍ、公差はそれぞれ±１μｍとして製作した。
像以降の工程は、光ディスク用のポリカーボネートなど
の樹脂成形基板を成形するためのスタンパの周知の製造
プロセスと同じである。今回の場合、配線パターンの寸
法は溝の深さを１０μｍ、配線幅１０μｍ、配線間隔１
０μｍ、公差はそれぞれ±１μｍとして製作した。
【００２３】本発明によるプリント配線基板製造のプロ
セスチャートを図２に示す。図２において、微細な線幅
を持つ配線パターンのネガ像が形成された前述のプロセ
スで製造されたスタンパ１を成形用金型（図示せず）に
取り付け（ａ）、金型に熱硬化性エポキシ樹脂（三井化
学（株）製：商品名エポックス）を注入してトランスフ
ァー成形を行った（ｂ）。成形条件は、金型型絞圧力２
００ｋｇ／ｃｍ2 、樹脂加圧４５ｋｇ／ｃｍ2 充填温度
１８３℃で行った。これにより表面に配線パターンが転
写された約５ｍｍ厚の樹脂成形基板２が得られた。
セスチャートを図２に示す。図２において、微細な線幅
を持つ配線パターンのネガ像が形成された前述のプロセ
スで製造されたスタンパ１を成形用金型（図示せず）に
取り付け（ａ）、金型に熱硬化性エポキシ樹脂（三井化
学（株）製：商品名エポックス）を注入してトランスフ
ァー成形を行った（ｂ）。成形条件は、金型型絞圧力２
００ｋｇ／ｃｍ2 、樹脂加圧４５ｋｇ／ｃｍ2 充填温度
１８３℃で行った。これにより表面に配線パターンが転
写された約５ｍｍ厚の樹脂成形基板２が得られた。
【００２４】こうして得られた樹脂成形基板２に、この
後コーティングするメッキ膜との密着性を高めるため成
形品表面にスパッタ装置により銅スパッタを厚さ０．１
μｍ程度施す。そしてメッキ浴として硫酸銅メッキ液を
用意し、これに樹脂成形基板を浸漬し、メッキ液温度２
０℃〜３０℃、ＰＨ１以下、電流密度２．５Ａ／ｄｍ
2 、メッキ時間３０分で電解メッキを行い全面に銅メッ
キ膜３を１５μｍの厚さで形成した。
後コーティングするメッキ膜との密着性を高めるため成
形品表面にスパッタ装置により銅スパッタを厚さ０．１
μｍ程度施す。そしてメッキ浴として硫酸銅メッキ液を
用意し、これに樹脂成形基板を浸漬し、メッキ液温度２
０℃〜３０℃、ＰＨ１以下、電流密度２．５Ａ／ｄｍ
2 、メッキ時間３０分で電解メッキを行い全面に銅メッ
キ膜３を１５μｍの厚さで形成した。
【００２５】次に、樹脂成形基板２の片側全面に形成さ
れたメッキ面を定盤研磨機にてスラリーを流しながら、
加重１Ｋｇ／ｃｍ2 、回転数７０ｒｐｍ、研磨時間３０
分にて研磨し、溝と溝の間の樹脂部分が露出するまで粗
研磨を行い銅メッキ膜３からなる配線部と樹脂からなる
絶縁部との境界を明確にした（ｅ）。
れたメッキ面を定盤研磨機にてスラリーを流しながら、
加重１Ｋｇ／ｃｍ2 、回転数７０ｒｐｍ、研磨時間３０
分にて研磨し、溝と溝の間の樹脂部分が露出するまで粗
研磨を行い銅メッキ膜３からなる配線部と樹脂からなる
絶縁部との境界を明確にした（ｅ）。
【００２６】このようにして線幅が１０μｍ、溝の部分
が９μｍの厚さのＣｕメッキ膜で埋まった絶縁部と導電
部が同一平面である微細配線パターンが得られた
（ｄ）。
が９μｍの厚さのＣｕメッキ膜で埋まった絶縁部と導電
部が同一平面である微細配線パターンが得られた
（ｄ）。
【００２７】＜実施の形態２＞図３及び図４にスタンパ
方式で作ったボールグリッドアレイ基板（ＢＧＡ基板）
の断面図を示す。図３において、１０２はＢＧＡ基板
（インターポーザー）を示す。このＢＧＡ基板１０２
は、実施の形態１で説明した製造方法と同様に、配線パ
ターンと凹凸が逆のパターンを備えたスタンパを用い
て、樹脂基板の表面に配線パターンを転写させることに
より、溝幅が３０μｍ以下の溝を含む配線パターンを形
成してなる基板本体１１０と、その基板本体の溝内に設
けた導電膜からなる配線パターンとを有する。
方式で作ったボールグリッドアレイ基板（ＢＧＡ基板）
の断面図を示す。図３において、１０２はＢＧＡ基板
（インターポーザー）を示す。このＢＧＡ基板１０２
は、実施の形態１で説明した製造方法と同様に、配線パ
ターンと凹凸が逆のパターンを備えたスタンパを用い
て、樹脂基板の表面に配線パターンを転写させることに
より、溝幅が３０μｍ以下の溝を含む配線パターンを形
成してなる基板本体１１０と、その基板本体の溝内に設
けた導電膜からなる配線パターンとを有する。
【００２８】基板１０２は、ＢＧＡ基板として作られて
いるため、導電膜からなる配線パターンがパッド部分１
０３とライン部分１０４とを有している。そして、それ
らパッド部分１０３及びライン部分１０４を含む配線パ
ターンは、溝内に収まるように設けられている。配線パ
ターンを溝内に収める形態としては、配線パターンとそ
の間の絶縁部とが互いに同一平面となるように形成して
いる。
いるため、導電膜からなる配線パターンがパッド部分１
０３とライン部分１０４とを有している。そして、それ
らパッド部分１０３及びライン部分１０４を含む配線パ
ターンは、溝内に収まるように設けられている。配線パ
ターンを溝内に収める形態としては、配線パターンとそ
の間の絶縁部とが互いに同一平面となるように形成して
いる。
【００２９】対象基板がこのようにボールグリッドアレ
イ基板である場合には、ライン部分１０４の幅（配線
幅）Ｌが２０μｍ以下で、隣接するライン部分の間隔
（配線間隔）Ｓも２０μｍ以下となるように製作される
が、好ましくはライン部分でアスペクト比１以上に設定
される。
イ基板である場合には、ライン部分１０４の幅（配線
幅）Ｌが２０μｍ以下で、隣接するライン部分の間隔
（配線間隔）Ｓも２０μｍ以下となるように製作される
が、好ましくはライン部分でアスペクト比１以上に設定
される。
【００３０】本実施の形態では、図４に示すように、配
線幅Ｌ＝１０μｍ、配線間隔Ｓ＝１０μｍ、溝の深さＤ
＝２０μｍ、公差はそれぞれ±１μｍとなるようにスタ
ンパを設計し、成形によって得られた溝に銅メッキを４
０μｍ施した後、これを研磨し、線幅が１０μｍに露出
したところでこれを止めた。その後、成形品の下部を研
磨し、線幅が露出した部分から７０μｍのところで研磨
を止め、下部に２０μｍの無電解メッキを施してアース
部１２０を形成した。
線幅Ｌ＝１０μｍ、配線間隔Ｓ＝１０μｍ、溝の深さＤ
＝２０μｍ、公差はそれぞれ±１μｍとなるようにスタ
ンパを設計し、成形によって得られた溝に銅メッキを４
０μｍ施した後、これを研磨し、線幅が１０μｍに露出
したところでこれを止めた。その後、成形品の下部を研
磨し、線幅が露出した部分から７０μｍのところで研磨
を止め、下部に２０μｍの無電解メッキを施してアース
部１２０を形成した。
【００３１】なお、配線パターンに対応する溝の成形
後、成形品下部を研磨し、その後に表裏同時に無電解メ
ッキを施し、成形品下部を研磨後、溝を覆う銅メッキ部
分を研磨しても同様のサンプルが得られた。
後、成形品下部を研磨し、その後に表裏同時に無電解メ
ッキを施し、成形品下部を研磨後、溝を覆う銅メッキ部
分を研磨しても同様のサンプルが得られた。
【００３２】本実施の形態により、配線幅１０μｍで、
導体厚み２０μｍのライン部分で、アスペクト比２のＢ
ＧＡ基板が得られた。
導体厚み２０μｍのライン部分で、アスペクト比２のＢ
ＧＡ基板が得られた。
【００３３】
【発明の効果】本発明により、プリント配線基板におい
て１０μｍの線幅が歩留まりよく製造でき、さらに配線
パターンが完全に平坦化でき、高密度表面実装に適した
プリント配線基板が得られた。
て１０μｍの線幅が歩留まりよく製造でき、さらに配線
パターンが完全に平坦化でき、高密度表面実装に適した
プリント配線基板が得られた。
【００３４】また、本発明のＢＧＡ基板では、配線幅１
０μｍでもアスペクト比１以上の導体厚さを確保して電
気的特性の安定化を図ることができる。さらに、本発明
では、配線パターンが溝内に収まるようにしているた
め、配線基板自体の薄型化を図ることができる。その結
果、この配線基板を用いた表面実装あるいはチップサイ
ズパッケージ等においては、高密度表面実装に加えて全
体のさらなる薄型化も図ることが可能になる。
０μｍでもアスペクト比１以上の導体厚さを確保して電
気的特性の安定化を図ることができる。さらに、本発明
では、配線パターンが溝内に収まるようにしているた
め、配線基板自体の薄型化を図ることができる。その結
果、この配線基板を用いた表面実装あるいはチップサイ
ズパッケージ等においては、高密度表面実装に加えて全
体のさらなる薄型化も図ることが可能になる。
【図１】本発明の製造方法を説明する工程のフローチャ
ートである。
ートである。
【図２】本発明に係るスタンパの製造チャートである。
【図３】本発明の実施形態２に係るＢＧＡ基板の概略断
面図である。
面図である。
【図４】本発明の実施の形態２に係るＢＧＡ基板のライ
ン部分の拡大断面図である。
ン部分の拡大断面図である。
【図５】回路基板の従来工程のフローチャートである。
【図６】従来例を示すＢＧＡ基板の断面図である。
【図７】ＢＧＡ基板の配線パターンを示す平面図であ
る。
る。
１ スタンパ ２ 樹脂 ３ 銅メッキ膜 １０ ガラス基板 １１ フォトレジスト １２ フォトマスク １３ ＵＶランプ １４ Ｎｉメッキ膜 ２０ 樹脂基板 ２１ Ｃｕ箔 ２２ フォトレジスト １１ａ、２２ａ 感光部 １００ 配線パターン １０１ Ｓｉチップ １０２ ＢＧＡ基板（インターポーザー） １０３ パッド部分 １０４ ライン部分 １０５ バンプ １１０ 基板本体 １２０ アース部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/22 Ｈ０１Ｌ 23/12 Ｌ Ｆターム(参考） 5E338 AA05 AA16 BB02 BB19 BB25 BB28 BB75 CC01 CD01 CD32 EE32 EE33 5E339 AB02 AC02 AD01 BC02 BD03 BD08 BE03 EE10 GG10 5E343 AA01 AA12 AA17 AA18 BB02 BB09 BB16 BB24 BB61 DD25 DD43 DD75 GG08
Claims (7)
- 【請求項１】 配線パターンと凹凸が逆のパターンを備
えたスタンパを用いて、基板の少なくとも表面にある樹
脂に前記配線パターンを転写させることにより、溝幅が
３０μｍ以下の溝を含む配線パターンを形成することを
特徴とする配線基板の製造方法。 - 【請求項２】 前記スタンパを金型内に設置し、該金型
内に樹脂を注入して成形することを特徴とする請求項１
に記載の配線基板の製造方法。 - 【請求項３】 前記配線基板の前記配線パターンが形成
された領域全体にわたって導電膜を形成し、次に前記溝
以外の導電膜が消失するまで研磨することによって前記
導電膜からなる配線パターンを形成することを特徴とす
る請求項１又は２に記載の配線基板の製造方法。 - 【請求項４】 配線パターンと凹凸が逆のパターンを備
えたスタンパを用いて、基板の少なくとも表面にある樹
脂に前記配線パターンを転写させることにより、溝幅が
３０μｍ以下の溝を含む配線パターンを形成してなる基
板本体と、その基板本体の溝に設けた導電膜からなる配
線パターンとを有することを特徴とする配線基板。 - 【請求項５】 前記基板は、前記導電膜からなる配線パ
ターンがパッド部分とライン部分とを有するボールグリ
ッドアレイ基板であり、それらパッド部分及びライン部
分が前記溝内に収まる形態で設けられていることを特徴
とする、請求項４記載の配線基板。 - 【請求項６】 前記ライン部分の配線幅及び配線間隔が
それぞれ２０μｍ以下であることを特徴とする、請求項
５に記載の配線基板。 - 【請求項７】 前記導電膜からなる配線パターンのアス
ペクト比が、ライン部分で１以上であることを特徴とす
る、請求項５又は６記載の配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000169473A JP2001320150A (ja) | 2000-02-29 | 2000-06-06 | スタンパを使った配線基板の製造方法及び配線基板 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-54563 | 2000-02-29 | ||
| JP2000054563 | 2000-02-29 | ||
| JP2000169473A JP2001320150A (ja) | 2000-02-29 | 2000-06-06 | スタンパを使った配線基板の製造方法及び配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001320150A true JP2001320150A (ja) | 2001-11-16 |
Family
ID=26586441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000169473A Pending JP2001320150A (ja) | 2000-02-29 | 2000-06-06 | スタンパを使った配線基板の製造方法及び配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001320150A (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005010986A1 (ja) * | 2003-07-25 | 2005-02-03 | Tokyo Electron Limited | インプリント方法およびインプリント装置 |
| JP2005236006A (ja) * | 2004-02-19 | 2005-09-02 | Morimura Chemicals Ltd | 導電性回路装置およびその作製方法 |
| KR100791352B1 (ko) | 2006-07-10 | 2008-01-03 | 삼성전기주식회사 | 금속 스탬프를 이용한 나노 어레이 제작방법 및 이를이용한 전계방출 에미터전극 및 자기저장소자의 제조방법 |
| KR100792525B1 (ko) | 2006-08-11 | 2008-01-09 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
| KR100827620B1 (ko) | 2006-07-10 | 2008-05-07 | 삼성전기주식회사 | 임프린트법을 이용한 인쇄회로기판의 제조방법 |
| KR100851068B1 (ko) * | 2007-02-01 | 2008-08-12 | 삼성전기주식회사 | 스템퍼 및 이를 이용한 인쇄회로기판의 제조방법 |
| WO2009028269A1 (ja) * | 2007-08-31 | 2009-03-05 | Omron Corporation | 素子集合体及びその製造方法 |
| JP2009053183A (ja) * | 2007-07-31 | 2009-03-12 | Kyocera Corp | ステージの位置変動検出装置およびこれを備えた搬送装置 |
| US7666292B2 (en) | 2005-04-20 | 2010-02-23 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing printed circuit board using imprinting process |
| JP2010147263A (ja) * | 2008-12-19 | 2010-07-01 | Fujitsu Ltd | 微細構造の製造方法および回路基盤の製造方法 |
| US7761980B2 (en) | 2005-05-30 | 2010-07-27 | Fujifilm Corporation | Method of manufacturing a wiring substrate for ejection head |
| KR100997988B1 (ko) | 2008-08-26 | 2010-12-03 | 삼성전기주식회사 | 세라믹 그린시트의 회로 패턴 형성 방법 및 세라믹 기판의 제조 방법 |
| WO2011065788A2 (en) * | 2009-11-30 | 2011-06-03 | Lg Innotek Co., Ltd. | Printed circuit board and method of manufacturing the same |
| WO2011081153A1 (ja) * | 2009-12-28 | 2011-07-07 | 株式会社フジクラ | 金型及びその製造方法 |
| CN102159039A (zh) * | 2011-01-14 | 2011-08-17 | 深圳创维数字技术股份有限公司 | 一种印制电路板敷铜方法及敷铜印制电路板 |
| KR101078665B1 (ko) | 2010-04-01 | 2011-11-01 | 주식회사 심텍 | 초박형 인쇄회로기판 및 제조방법 |
| CN103338589A (zh) * | 2013-05-30 | 2013-10-02 | 南昌欧菲光科技有限公司 | 挠性电路连接器件 |
| KR101472416B1 (ko) | 2013-10-17 | 2014-12-12 | 고려대학교 산학협력단 | 3차원 스트레쳐블 전자소자 및 이의 제조 방법 |
| JP2016139688A (ja) * | 2015-01-27 | 2016-08-04 | 大日本印刷株式会社 | 導電パターン基板の製造方法 |
| CN107222976A (zh) * | 2017-05-19 | 2017-09-29 | 大连大学 | 一种柔性透明电路的制备方法 |
-
2000
- 2000-06-06 JP JP2000169473A patent/JP2001320150A/ja active Pending
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100355061C (zh) * | 2003-07-25 | 2007-12-12 | 东京毅力科创株式会社 | 刻印方法和刻印装置 |
| WO2005010986A1 (ja) * | 2003-07-25 | 2005-02-03 | Tokyo Electron Limited | インプリント方法およびインプリント装置 |
| JP2005236006A (ja) * | 2004-02-19 | 2005-09-02 | Morimura Chemicals Ltd | 導電性回路装置およびその作製方法 |
| US7666292B2 (en) | 2005-04-20 | 2010-02-23 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing printed circuit board using imprinting process |
| US7761980B2 (en) | 2005-05-30 | 2010-07-27 | Fujifilm Corporation | Method of manufacturing a wiring substrate for ejection head |
| KR100827620B1 (ko) | 2006-07-10 | 2008-05-07 | 삼성전기주식회사 | 임프린트법을 이용한 인쇄회로기판의 제조방법 |
| KR100791352B1 (ko) | 2006-07-10 | 2008-01-03 | 삼성전기주식회사 | 금속 스탬프를 이용한 나노 어레이 제작방법 및 이를이용한 전계방출 에미터전극 및 자기저장소자의 제조방법 |
| KR100792525B1 (ko) | 2006-08-11 | 2008-01-09 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
| KR100851068B1 (ko) * | 2007-02-01 | 2008-08-12 | 삼성전기주식회사 | 스템퍼 및 이를 이용한 인쇄회로기판의 제조방법 |
| JP2009053183A (ja) * | 2007-07-31 | 2009-03-12 | Kyocera Corp | ステージの位置変動検出装置およびこれを備えた搬送装置 |
| WO2009028269A1 (ja) * | 2007-08-31 | 2009-03-05 | Omron Corporation | 素子集合体及びその製造方法 |
| JP2009059866A (ja) * | 2007-08-31 | 2009-03-19 | Omron Corp | 素子集合体及びその製造方法 |
| KR100997988B1 (ko) | 2008-08-26 | 2010-12-03 | 삼성전기주식회사 | 세라믹 그린시트의 회로 패턴 형성 방법 및 세라믹 기판의 제조 방법 |
| JP2010147263A (ja) * | 2008-12-19 | 2010-07-01 | Fujitsu Ltd | 微細構造の製造方法および回路基盤の製造方法 |
| WO2011065788A3 (en) * | 2009-11-30 | 2011-11-10 | Lg Innotek Co., Ltd. | Printed circuit board and method of manufacturing the same |
| WO2011065788A2 (en) * | 2009-11-30 | 2011-06-03 | Lg Innotek Co., Ltd. | Printed circuit board and method of manufacturing the same |
| KR101088792B1 (ko) | 2009-11-30 | 2011-12-01 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그 제조방법 |
| CN102648670A (zh) * | 2009-11-30 | 2012-08-22 | Lg伊诺特有限公司 | 印刷电路板及其制造方法 |
| WO2011081153A1 (ja) * | 2009-12-28 | 2011-07-07 | 株式会社フジクラ | 金型及びその製造方法 |
| US8894892B2 (en) | 2009-12-28 | 2014-11-25 | Fujikura Ltd. | Mold and manufacturing method therefor |
| CN102687605A (zh) * | 2009-12-28 | 2012-09-19 | 株式会社藤仓 | 模具及其制造方法 |
| KR101078665B1 (ko) | 2010-04-01 | 2011-11-01 | 주식회사 심텍 | 초박형 인쇄회로기판 및 제조방법 |
| CN102159039A (zh) * | 2011-01-14 | 2011-08-17 | 深圳创维数字技术股份有限公司 | 一种印制电路板敷铜方法及敷铜印制电路板 |
| CN103338589A (zh) * | 2013-05-30 | 2013-10-02 | 南昌欧菲光科技有限公司 | 挠性电路连接器件 |
| KR101472416B1 (ko) | 2013-10-17 | 2014-12-12 | 고려대학교 산학협력단 | 3차원 스트레쳐블 전자소자 및 이의 제조 방법 |
| WO2015056843A1 (ko) * | 2013-10-17 | 2015-04-23 | 고려대학교 산학협력단 | 3차원 스트레쳐블 전자소자 및 이의 제조 방법 |
| US20150131239A1 (en) * | 2013-10-17 | 2015-05-14 | Korea University Research And Business Foundation | Three Dimensional Stretchable Electronic Device and Manufacturing Method Comprising the Same |
| US9782940B2 (en) * | 2013-10-17 | 2017-10-10 | Korea University Research And Business Foundation | Method for manufacturing a three dimensional stretchable electronic device |
| JP2016139688A (ja) * | 2015-01-27 | 2016-08-04 | 大日本印刷株式会社 | 導電パターン基板の製造方法 |
| CN107222976A (zh) * | 2017-05-19 | 2017-09-29 | 大连大学 | 一种柔性透明电路的制备方法 |
| CN107846785A (zh) * | 2017-05-19 | 2018-03-27 | 大连大学 | 柔性透明电路的制备方法 |
| CN107222976B (zh) * | 2017-05-19 | 2019-11-15 | 大连大学 | 一种柔性透明电路的制备方法 |
| CN107846785B (zh) * | 2017-05-19 | 2020-09-15 | 大连大学 | 柔性透明电路的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001320150A (ja) | スタンパを使った配線基板の製造方法及び配線基板 | |
| US7954234B2 (en) | Method of manufacturing a wiring board | |
| KR100792352B1 (ko) | 패키지 온 패키지의 바텀기판 및 그 제조방법 | |
| US8633392B2 (en) | Circuit board with high-density circuit patterns | |
| US5636104A (en) | Printed circuit board having solder ball mounting groove pads and a ball grid array package using such a board | |
| US20080102410A1 (en) | Method of manufacturing printed circuit board | |
| KR100890447B1 (ko) | 매립형 인쇄회로기판 제조방법 | |
| TWI433626B (zh) | 配線基板之製造方法及印刷用遮罩 | |
| US20120210576A1 (en) | Printed circuit board and method of manufacturing the same | |
| US20050041398A1 (en) | Integrated circuit substrate having embedded back-side access conductors and vias | |
| KR0157060B1 (ko) | 실장기판 | |
| US5109601A (en) | Method of marking a thin film package | |
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| US6651324B1 (en) | Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| US4965700A (en) | Thin film package for mixed bonding of chips | |
| JP2005183868A (ja) | 半導体装置およびその実装構造 | |
| US20040003940A1 (en) | Circuit board for flip-chip semiconductor package and fabrication method thereof | |
| KR101136389B1 (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| KR20030011433A (ko) | 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법 | |
| JP2002260753A (ja) | バンプ付きシートの製造方法 | |
| US20240321707A1 (en) | Electronic device comprising a single dielectric layer for solder mask and cavity and method for fabricating the same | |
| JP7412735B2 (ja) | 半導体パッケージの製造方法 | |
| EP0343379A2 (en) | Thin film package for mixed bonding of a chip | |
| JP2007281450A (ja) | 配線基板の製造方法および印刷用マスク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050808 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080804 |
|
| A02 | Decision of refusal |
Effective date: 20080902 Free format text: JAPANESE INTERMEDIATE CODE: A02 |