CN102648670A - 印刷电路板及其制造方法 - Google Patents
印刷电路板及其制造方法 Download PDFInfo
- Publication number
- CN102648670A CN102648670A CN2010800535800A CN201080053580A CN102648670A CN 102648670 A CN102648670 A CN 102648670A CN 2010800535800 A CN2010800535800 A CN 2010800535800A CN 201080053580 A CN201080053580 A CN 201080053580A CN 102648670 A CN102648670 A CN 102648670A
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- pattern
- circuit board
- circuit
- salient point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
- H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0108—Male die used for patterning, punching or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
提供一种印刷电路板结构及其制造方法。该制造方法包括在第一电路图案上形成连接凸点并且形成第一绝缘层,从而形成内层电路板的第一步骤;使用模具对其上形成有金属籽晶层的第二绝缘层进行处理以形成第二电路图案,从而构造外层电路板的第二步骤;以及将内层电路板和外层电路板彼此对准,并层压内层电路板和外层电路板的第三步骤。因此,可以提供具有嵌入于绝缘层中的电路的高密度高可靠度的印刷电路板结构。通过使用与籽晶层结合的绝缘层,可以去除用于形成最外层电路的籽晶层形成过程。此外,形成连接凸点形式的导电结构,从而不需要形成过孔以及利用导电材料填充过孔的复杂过程。此外,去除研磨所填充的导电材料的表面的过程,从而显著地降低电路出错率。
Description
技术领域
本发明涉及一种具有嵌入式外层电路图案的印刷电路板及其制造方法。
背景技术
在绝缘层中嵌入过孔和图案的技术已经被广泛地用于改善高密度图案的可靠性。存在两种制造嵌入式印刷电路板的方法。第一种方法首先形成电路图案,将电路图案嵌入到绝缘层中并且移除用来形成电路图案的籽晶层(seedlayer)以得到最终的电路。第二种方法制造具有与电路形状对应的正片图案的模具;使用该模具在绝缘层内形成负片图案;利用导电材料填充该负片图案,并且研磨绝缘层的表面以实现最终的电路。
图1例示形成电路图案以及将该电路图案嵌入到绝缘层中的前述方法。
具体来说,制备具有过孔14和内层电路12的核心层10(a),以及提供两个基板,每个基板通过在背面上附有载体膜24的籽晶层20上形成电路图案22制造而成(b)。这两个基板被放置在核心层10的两侧并被压印(press),然后移除载体膜(c)。通过DFR曝光来定义出将形成过孔的区域(d),并且选择性移除与上述区域对应的部分籽晶层20(e)。然后,在籽晶层20的移除部分上执行表面铜电镀(f),以及使用DFR选择性移除籽晶层20的预定部分,从而形成过孔60(g)。剥离DRF,并且涂覆焊膏(h),以形成连接过孔52和连接焊盘62(i)。
该方法必须预先制造其上形成有电路图案22的基板,以便形成嵌入式图案,如上所述,因此制造过程变得复杂且生产率降低。
参见图2,提供布置有绝缘树脂的绝缘层2以及金属模具1(a),并且将金属模具1压在绝缘层2上(b)。接着,金属模具被移除(c),并且在绝缘树脂中形成过孔4(d)。在绝缘层2上形成无电电镀铜层(copper electrolessplating layer)5(e),以及在无电电镀铜层5上形成铜电镀层6(f)。将所获得的结构的表面接地,以完成印刷电路板。
然而,这种方法需要高级技术来使用模具制造负片图案,并利用导电材料填充该负片图案。因此,制造过程的效率低且耗费大量时间。此外,表面研磨必不可少,因此电路精确度降低。
发明内容
技术问题
本发明的目的在于提供一种具有将电路嵌入在绝缘层中的高密度高可靠度印刷电路板的结构,以及一种通过去除不必要的过程来提高过程效率和生产率的制造方法。
技术方案
一种制造印刷电路板的方法包括:第一步骤,在第一电路图案上形成连接凸点并且形成第一绝缘层,从而形成内层电路板(inner circuit board);第二步骤,使用模具对其上形成有金属籽晶层的第二绝缘层进行处理以形成第二电路图案,从而构造外层电路板(outer circuit board);以及第三步骤,将内层电路板和外层电路板彼此对准,并且层压内层电路板和外层电路板。
第一步骤可以包括:步骤a1,在第一电路图案上涂覆感光材料并且形成连接凸点图案;步骤a2,利用金属材料填充连接凸点图案;以及步骤a3,移除感光材料,并且层压第一绝缘层。
金属材料可以包括铜、银、锡、金、镍及钯中的至少一种。
在利用金属材料填充连接凸点图案的步骤之后,上述方法可以进一步包括硬化步骤。
可以利用无电镀、电镀、丝网印刷、溅镀、蒸镀、喷墨和点胶中之一或其组合来填充金属材料。
步骤a3可以形成第一绝缘层,从而使得连接凸点的顶面从第一绝缘层表面露出。
第二步骤可以包括:步骤b1,使用具有正片图案的模具,在其上形成有金属籽晶层的第二绝缘层上压印负片图案;以及步骤b2,利用金属材料填充第二绝缘层的负片图案,以形成第二电路图案。
步骤b1可以进一步包括对负片图案底部进行化学或物理处理以露出金属籽晶层的步骤。
步骤b2可以使用无电镀、电镀、丝网印刷、溅镀、蒸镀、喷墨和点胶中之一或其组合,利用铜、银、锡、金、镍及钯中至少之一来填充负片图案。
第三步骤可以通过使用加热与加压的过程来层压内层电路板和外层电路板。第三步骤可以在第一绝缘层和第二绝缘层处于半硬化状态下层压内层电路板和外层电路板。
在第三步骤之后,上述方法可以进一步包括移除金属籽晶层的步骤。
第二步骤可在第一步骤之前执行,或者第一步骤与第二步骤可以同时执行。也就是说,形成内层电路板的步骤和形成外层电路的步骤的顺序可以互换。
一种通过上述制造方法制造的印刷电路板包括:形成在第一电路图案上的至少一个连接凸点;嵌入有至少一个连接凸点并形成在第一电路图案上的第一绝缘层;通过至少一个连接凸点与第一电路图案相连的被嵌入的第二绝缘图案;以及嵌入有第二电路图案并层压在第一绝缘层上的第二绝缘层。
第二电路图案的厚度可以小于第二绝缘层的厚度。第一和第二电路图案可以由铜、银、锡、金、镍及钯中之一形成。
根据本发明,可以提供一种将电路嵌入到绝缘层中的高密度高可靠度的印刷电路板的结构。
有益效果
在一种制造方法中,可以通过使用与籽晶层结合的绝缘层,去除用于形成最外层电路的籽晶层形成过程。此外,形成连接凸点形式的导电结构,从而不需要形成过孔以及采用导电材料来填充过孔的复杂过程。此外,去除研磨所填充的导电材料的表面的过程,从而显著地降低电路出错率。
附图说明
图1和图2例示了制造印刷电路板的常规方法;和
图3、4、5和6例示了根据本发明的印刷电路板制造方法。
具体实施方式
根据本发明的印刷电路板制造方法包括:第一步骤,在第一电路图案上形成连接凸点,并且形成第一绝缘层,从而形成内层电路板;第二步骤,使用模具,对其上形成有金属籽晶层的第二绝缘层进行处理,以形成第二电路图案,从而构造外层电路板;以及第三步骤,将内层电路板和外层电路板彼此对准,并且层压内层电路板和外层电路板。
根据本发明的印刷电路板包括形成在第一电路图案111上的至少一个连接凸点130。至少一个连接凸点130被嵌入在形成于第一电路图案上的第一绝缘层140上。第二绝缘层210形成在第一绝缘层上,以及通过连接凸点130与第一电路图案相连的第二电路图案230被嵌入在第二绝缘层中。
现在将参照附图更为全面地描述本发明,在附图中示出了本发明的示例实施例。在附图中,相似的参考标记表示相似的元件,并且因此将省略它们的描述。尽管“第一”和“第二”被用来说明不同的组件,但是这些组件不受这些术语限制,并且这些术语仅仅用于将一个组件与另一组件区分开。
图3、4、5和6例示了根据本发明的印刷电路板制造方法。
根据本发明的印刷电路板制造方法包括:第一步骤,在第一电路图案上形成至少一个连接凸点并且形成第一绝缘层,从而形成内层电路板;第二步骤,使用模具,对其上形成有籽晶层的第二绝缘层进行处理以形成第二电路图案,从而制造外层电路板;以及第三步骤,将内层电路板和外层电路板彼此对准,并且层压内层电路板和外层电路板。
1.形成内层电路板的步骤(图4中示出的第一步骤)
在形成内层电路板的第一步骤中,在步骤S1中,光阻层120形成在内层电路基板110上,该内层电路基板110包括基板112和形成于基板112上的第一电路图案111。光阻层120包括可以应用光刻过程的感光材料。例如,在本实施例中可以使用干膜光阻(DFR)。
在步骤S2中,使用通过曝光、显影和蚀刻执行的光刻过程,在光阻层120内形成连接凸点图案H。
在步骤S3中,将金属材料填充在连接凸点图案H中以形成连接凸点130。用于形成连接凸点130的金属材料可以使用由铜、银、锡、金、镍和钯中之一制成的金属膏,并且可以通过无电镀、电镀、丝网印刷、溅镀、蒸镀、喷墨和点胶中之一或这些方法的组合来填充在连接凸点图案H中。
在步骤S4中,将第一绝缘层140放置在其上形成有连接凸点130的内层电路板上,与内层电路板对准并层压。这里,可以执行步骤S4,使得连接凸点130的顶表面从第一绝缘层140的表面露出。
根据上述过程,在步骤S5中,获得根据本发明的内层电路板。
2.形成外层电路板的步骤(图5中示出的第二步骤)
第二步骤可以在第一步骤之前执行。也就是说,形成内层电路板的步骤和形成外层电路板的步骤的顺序可以改变。
参见图5,在步骤P1和P2中,制备基底,该基底包含第二绝缘层210和形成在第二绝缘层210的一侧上的金属籽晶层220,并且将具有正片图案的模具X压在基底上,以将正片图案压印在第二绝缘层210上,从而形成用于形成第二电路图案的负片图案。在这种情况下,模具X的正片图案的厚度可以等于或大于第二绝缘层210的厚度。另外,可以增加对负片图案底部执行化学或物理处理以露出金属籽晶层220的步骤。金属籽晶层220可以比第二绝缘层210薄。
在步骤P3中将模具分离,并且在步骤P4中,利用金属材料填充负片图案以形成第二电路图案230,从而得到外层电路板200。因此,所形成的第二电路图案230的厚度可以等于或小于第二绝缘层210的厚度。
负片图案可以使用由铜、银、锡、金、镍和钯中之一制成的金属膏填充。此外,负片图案可以通过无电镀、电镀、丝网印刷、溅镀、蒸镀、喷墨和点胶中之一或这些方法的组合,利用铜、银、锡、金、镍和钯中之一填充。
3.对准和层压步骤(图6中示出的第三步骤)
对准并层压通过上述制造过程形成的内层电路板100和外层电路板200。
具体来说,在如图6中示出的步骤Q1中,第二电路图案230与第一绝缘层140对准,其中金属籽晶层220的表面面对外部。然后,在步骤Q2中,通过比如使用加热及加压的压印的方法,将内层电路板100和外层电路板200彼此贴附。在这种情况下,可以在第一和第二绝缘层处于半硬化状态的情况下层压内层电路板100和外层电路板200,从而改善贴合效率(attachmentefficiency)。
在第三步骤之后,可以执行移除金属籽晶层的步骤(步骤Q3)。
通过上述制造方法制造的印刷电路板可以具有以下的结构。现在将参照图6说明印刷电路板的结构。
印刷电路板包括形成于第一电路图案111上的连接凸点130。连接凸点130被嵌入在形成于第一电路图案111上的第一绝缘层140。
第二绝缘层210形成在第一绝缘层140上。在第二绝缘层210中,形成通过连接凸点130与第一电路图案111相连的被嵌入的第二电路图案130。
也就是说,与第二电路图案230底部相连的连接凸点130穿透第一绝缘层140,从而连接到第一电路图案111。第二电路图案230被嵌入在第二绝缘层210中。
具有上述结构的印刷电路板具有嵌入在绝缘层中的电路,因此能够改善印刷电路板的密度和可靠度。此外,从根据本发明的制造方法中去除耗费大量时间的不必要过程,从而提高过程效率并且显著地降低电路出错率(errorrate)。
尽管已经参照本发明的示例实施例具体示出和描述本发明,但是本领域技术人员应该理解的是,可以在不背离下述权利要求所限定的本发明的精神和范围的情况下,在形式和细节上对上述实施例进行各种修改。
Claims (16)
1.一种制造印刷电路板的方法,包括:
第一步骤,在第一电路图案上形成连接凸点并且形成第一绝缘层,从而形成内层电路板;
第二步骤,使用模具,对其上形成有金属籽晶层的第二绝缘层进行处理以形成第二电路图案,从而构造外层电路板;以及
第三步骤,将所述内层电路板和所述外层电路板彼此对准,并且层压所述内层电路板和所述外层电路板。
2.如权利要求1所述的方法,其中,所述第一步骤包括:
步骤a1,在所述第一电路图案上涂覆感光材料,并且形成连接凸点图案;
步骤a2,利用金属材料填充所述连接凸点图案;以及
步骤a3,移除所述感光材料,并且层压所述第一绝缘层。
3.如权利要求2所述的方法,其中,所述金属材料包括铜、银、锡、金、镍及钯中至少之一。
4.如权利要求2所述的方法,在利用金属材料填充所述连接凸点图案的步骤之后,还包括硬化步骤。
5.如权利要求2所述的方法,其中,所述步骤a2使用无电镀、电镀、丝网印刷、溅镀、蒸镀、喷墨和点胶中之一或其组合来填充所述金属材料。
6.如权利要求2所述的方法,其中,所述步骤a3形成所述第一绝缘层,使得所述连接凸点的顶面从所述第一绝缘层的表面露出。
7.如权利要求1到6中任何一个所述的方法,其中,所述第二步骤包括:
步骤b1,使用具有正片图案的模具,在其上形成有所述金属籽晶层的第二绝缘层上压印负片图案;
步骤b2,利用金属材料填充所述第二绝缘层的负片图案,以形成所述第二电路图案。
8.如权利要求7所述的方法,还包括对所述负片图案底部进行化学或物理处理以露出所述金属籽晶层的步骤。
9.如权利要求7所述的方法,其中,所述步骤a2使用无电镀、电镀、丝网印刷、溅镀、蒸镀、喷墨和点胶中之一或其组合,利用铜、银、锡、金、镍及钯中至少之一来填充所述负片图案。
10.如权利要求7所述的方法,其中,所述第三步骤通过使用加热及加压的过程来层压所述内层电路板和所述外层电路板。
11.如权利要求10所述的方法,其中,所述第三步骤在所述第一绝缘层与所述第二绝缘层处于半硬化状态的情况下层压所述内层电路板与所述外层电路板。
12.如权利要求7所述的方法,在所述第三步骤之后,还包括移除所述金属籽晶层的步骤。
13.如权利要求7所述的方法,其中,所述第二步骤在所述第一步骤之前执行,或者所述第一步骤与所述第二步骤同时执行。
14.一种印刷电路板,包括:
至少一个连接凸点,形成在第一电路图案上:
第一绝缘层,在所述第一绝缘层中嵌入有所述至少一个连接凸点,并且所述第一绝缘层形成在所述第一电路图案上;
被嵌入的第二绝缘图案,所述第二绝缘图案通过所述至少一个连接凸点与所述第一电路图案相连;以及
第二绝缘层,在所述第二绝缘层中嵌入有第二电路图案,并且所述第二绝缘层被层压在所述第一绝缘层上。
15.如权利要求14所述的印刷电路板,其中,所述第二电路图案的厚度小于所述第二绝缘层的厚度。
16.如权利要求15所述的印刷电路板,其中,所述第一和第二电路图案由铜、银、锡、金、镍及钯中之一形成。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090116883A KR101088792B1 (ko) | 2009-11-30 | 2009-11-30 | 인쇄회로기판 및 그 제조방법 |
KR10-2009-0116883 | 2009-11-30 | ||
PCT/KR2010/008469 WO2011065788A2 (en) | 2009-11-30 | 2010-11-26 | Printed circuit board and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102648670A true CN102648670A (zh) | 2012-08-22 |
CN102648670B CN102648670B (zh) | 2015-02-18 |
Family
ID=44067129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201080053580.0A Expired - Fee Related CN102648670B (zh) | 2009-11-30 | 2010-11-26 | 印刷电路板及其制造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20130062106A1 (zh) |
JP (1) | JP2013512581A (zh) |
KR (1) | KR101088792B1 (zh) |
CN (1) | CN102648670B (zh) |
TW (1) | TWI449483B (zh) |
WO (1) | WO2011065788A2 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106034373A (zh) * | 2015-03-10 | 2016-10-19 | 上海量子绘景电子股份有限公司 | 高密度多层铜线路板及其制备方法 |
CN104039086B (zh) * | 2014-06-06 | 2016-11-02 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种三维凸点印制电路板及其制作方法 |
CN113556879A (zh) * | 2020-04-23 | 2021-10-26 | 源秩科技(上海)有限公司 | 电路板制作方法及其线路层加工装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104582296A (zh) * | 2014-12-26 | 2015-04-29 | 上海蓝沛新材料科技股份有限公司 | 一种基于微纳米压印和加成法技术的双层线路板及其制备方法 |
KR101740816B1 (ko) * | 2015-05-27 | 2017-05-26 | 삼성전기주식회사 | 칩 인덕터 |
US10147533B2 (en) | 2015-05-27 | 2018-12-04 | Samsung Electro-Mechanics Co., Ltd. | Inductor |
KR101983190B1 (ko) * | 2017-06-23 | 2019-09-10 | 삼성전기주식회사 | 박막 인덕터 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001320150A (ja) * | 2000-02-29 | 2001-11-16 | Mitsui Chemicals Inc | スタンパを使った配線基板の製造方法及び配線基板 |
CN1492491A (zh) * | 2002-10-21 | 2004-04-28 | 矽统科技股份有限公司 | 具有导电凸块的覆晶基板及其导电凸块的制造方法 |
JP2005038898A (ja) * | 2003-07-15 | 2005-02-10 | North:Kk | 配線回路基板の製造方法、配線回路基板および多層配線基板の製造方法 |
US20060016553A1 (en) * | 2004-07-21 | 2006-01-26 | Samsung Electro-Mechanics Co., Ltd. | Method of fabricating high density printed circuit board |
CN1812696A (zh) * | 2005-01-28 | 2006-08-02 | 三星电机株式会社 | 制造印刷电路板的方法 |
CN101111129A (zh) * | 2006-07-18 | 2008-01-23 | 三星电机株式会社 | 印刷电路板的制造方法 |
US20080296055A1 (en) * | 2007-05-29 | 2008-12-04 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of fabricating the same |
KR20090053198A (ko) * | 2007-11-22 | 2009-05-27 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0918151A (ja) * | 1995-06-28 | 1997-01-17 | Toshiba Corp | 実装回路装置およびその製造方法 |
US6143116A (en) * | 1996-09-26 | 2000-11-07 | Kyocera Corporation | Process for producing a multi-layer wiring board |
JPH11307937A (ja) * | 1998-04-18 | 1999-11-05 | Ibiden Co Ltd | コア基板、コア基板の製造方法及び多層プリント配線板 |
US6565954B2 (en) * | 1998-05-14 | 2003-05-20 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method of manufacturing the same |
US6274821B1 (en) * | 1998-09-16 | 2001-08-14 | Denso Corporation | Shock-resistive printed circuit board and electronic device including the same |
JP2000323838A (ja) * | 1999-03-04 | 2000-11-24 | Soshin Electric Co Ltd | 多層基板の製造方法 |
JP4444435B2 (ja) * | 2000-03-06 | 2010-03-31 | ソニーケミカル&インフォメーションデバイス株式会社 | プリント配線基板及びプリント配線基板の製造方法 |
US6623844B2 (en) * | 2001-02-26 | 2003-09-23 | Kyocera Corporation | Multi-layer wiring board and method of producing the same |
JP2003204140A (ja) * | 2002-01-10 | 2003-07-18 | Sony Corp | 配線基板の製造方法、多層配線基板の製造方法および多層配線基板 |
JP2004152779A (ja) * | 2002-10-28 | 2004-05-27 | Kyocera Corp | 配線基板の製造方法 |
JP4291279B2 (ja) * | 2005-01-26 | 2009-07-08 | パナソニック株式会社 | 可撓性多層回路基板 |
JP2006339365A (ja) * | 2005-06-01 | 2006-12-14 | Mitsui Mining & Smelting Co Ltd | 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法 |
KR100728754B1 (ko) * | 2006-04-11 | 2007-06-19 | 삼성전기주식회사 | 범프를 이용한 인쇄회로기판 및 그 제조방법 |
KR20080111701A (ko) * | 2007-06-19 | 2008-12-24 | 삼성전기주식회사 | 실장기판 및 그 제조방법 |
TWI334324B (en) * | 2007-09-19 | 2010-12-01 | Unimicron Technology Corp | Printed circuit board and method of fabricating the same |
JP2009135184A (ja) * | 2007-11-29 | 2009-06-18 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
JP2009182272A (ja) * | 2008-01-31 | 2009-08-13 | Sanyo Electric Co Ltd | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 |
-
2009
- 2009-11-30 KR KR1020090116883A patent/KR101088792B1/ko not_active IP Right Cessation
-
2010
- 2010-11-15 TW TW099139220A patent/TWI449483B/zh not_active IP Right Cessation
- 2010-11-26 US US13/512,748 patent/US20130062106A1/en not_active Abandoned
- 2010-11-26 WO PCT/KR2010/008469 patent/WO2011065788A2/en active Application Filing
- 2010-11-26 CN CN201080053580.0A patent/CN102648670B/zh not_active Expired - Fee Related
- 2010-11-26 JP JP2012541940A patent/JP2013512581A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001320150A (ja) * | 2000-02-29 | 2001-11-16 | Mitsui Chemicals Inc | スタンパを使った配線基板の製造方法及び配線基板 |
CN1492491A (zh) * | 2002-10-21 | 2004-04-28 | 矽统科技股份有限公司 | 具有导电凸块的覆晶基板及其导电凸块的制造方法 |
JP2005038898A (ja) * | 2003-07-15 | 2005-02-10 | North:Kk | 配線回路基板の製造方法、配線回路基板および多層配線基板の製造方法 |
US20060016553A1 (en) * | 2004-07-21 | 2006-01-26 | Samsung Electro-Mechanics Co., Ltd. | Method of fabricating high density printed circuit board |
CN1812696A (zh) * | 2005-01-28 | 2006-08-02 | 三星电机株式会社 | 制造印刷电路板的方法 |
CN101111129A (zh) * | 2006-07-18 | 2008-01-23 | 三星电机株式会社 | 印刷电路板的制造方法 |
US20080296055A1 (en) * | 2007-05-29 | 2008-12-04 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of fabricating the same |
KR20090053198A (ko) * | 2007-11-22 | 2009-05-27 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104039086B (zh) * | 2014-06-06 | 2016-11-02 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种三维凸点印制电路板及其制作方法 |
CN106034373A (zh) * | 2015-03-10 | 2016-10-19 | 上海量子绘景电子股份有限公司 | 高密度多层铜线路板及其制备方法 |
CN106034373B (zh) * | 2015-03-10 | 2018-09-25 | 上海量子绘景电子股份有限公司 | 高密度多层铜线路板及其制备方法 |
CN113556879A (zh) * | 2020-04-23 | 2021-10-26 | 源秩科技(上海)有限公司 | 电路板制作方法及其线路层加工装置 |
CN113556879B (zh) * | 2020-04-23 | 2023-12-12 | 源秩科技(上海)有限公司 | 电路板制作方法及其线路层加工装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2013512581A (ja) | 2013-04-11 |
TWI449483B (zh) | 2014-08-11 |
TW201141338A (en) | 2011-11-16 |
KR101088792B1 (ko) | 2011-12-01 |
WO2011065788A2 (en) | 2011-06-03 |
WO2011065788A3 (en) | 2011-11-10 |
US20130062106A1 (en) | 2013-03-14 |
CN102648670B (zh) | 2015-02-18 |
KR20110060329A (ko) | 2011-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100867148B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP5291078B2 (ja) | 埋込型印刷回路基板、多層印刷回路基板及びその製造方法 | |
JP4558776B2 (ja) | 回路基板の製造方法 | |
CN102648670B (zh) | 印刷电路板及其制造方法 | |
US20090242238A1 (en) | Buried pattern substrate | |
CN102640577B (zh) | 印刷电路板及其制造方法 | |
KR100857165B1 (ko) | 회로기판 제조방법 | |
US20120175162A1 (en) | Printed circuit board | |
CN1993021A (zh) | 用于制造配线基板的方法 | |
JP5635613B2 (ja) | プリント回路基板及びその製造方法 | |
KR100887393B1 (ko) | 인쇄회로기판 제조방법 | |
KR100726239B1 (ko) | 전자소자 내장형 다층 인쇄회로기판 제조방법 | |
KR101313155B1 (ko) | 인쇄회로기판의 도금방법 및 이를 이용한 연성 인쇄회로기판의 제조방법 | |
KR100919632B1 (ko) | 패키지 기판 및 그 제조방법 | |
KR101776298B1 (ko) | 매립형 인쇄회로기판 및 그 제조방법 | |
KR20100132358A (ko) | 범프비아를 구비한 인쇄회로기판의 제조방법 | |
JP2000216546A (ja) | 有底ビアホ―ルを有する積層板 | |
CN115884533A (zh) | 一种印制电路板及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150218 Termination date: 20181126 |
|
CF01 | Termination of patent right due to non-payment of annual fee |