KR101983190B1 - 박막 인덕터 - Google Patents

Abstract

본 개시는 지지 부재와 코일 및 상기 지지 부재와 코일을 봉합하는 자성 물질을 포함하는 바디와 상기 바디의 외부면에 배치되는 외부전극을 기본 구조로 포함하는 박막 인덕터에 관한 것이다. 상기 코일은 제1 도체층, 제2 도체층 및 제3 도체층을 포함하는데, 상기 제2 도체층은 상기 제1 도체층의 두께나 상기 제3 도체층의 두께보다 얇은 박막으로 구성된다.

Description

박막 인덕터 {THIN FILM TYPE INDUCTOR}

본 개시는 박막 인덕터에 관한 것이며, 구체적으로, 초박막 지지 부재를 가지는 박막형 파워 인덕터에 관한 것이다.

IT 기술의 발전과 더불어 장치의 소형화 및 박막화가 가속화되어 가고 있으며, 이와 함께, 소형 박형 소자에 대한 시장의 요구가 증가한다.

하기의 특허문헌 1 은 이러한 기술 트랜드에 적합하도록 비어홀을 가지는 기판, 상기 기판의 양면으로 배치되어 상기 기판의 비어홀을 통해 전기적으로 연결되는 코일을 포함하는 파워 인덕터를 제공함으로써, 균일하면서도 고 종횡비를 갖는 코일을 포함하는 인덕터를 제공하려 노력하지만, 제조 공정 등의 한계로 인해 균일하며 고 종횡비를 갖는 코일을 형성하는 데엔 여전히 한계가 있는 실정이다.

한국 특허공개공보 제10-1999-0066108호

본 개시가 해결하고자 하는 여러 과제 중 하나는 종래의 CCL Core 의 전체 두께를 유지하면서도 전체 코일의 두께를 증가시켜서 박막화된 고용량의 박막 파워 인덕터를 제공하고자 하는 것이다.

본 개시의 일 예에 따른 박막 인덕터는 지지 부재, 코일 및 상기 지지 부재와 상기 코일을 봉합하는 바디와, 상기 바디의 외부면 상에 배치되는 외부전극을 포함한다. 상기 코일은 서로 연결된 복수의 코일 패턴을 포함하는데, 각각의 코일 패턴의 구조를 살펴보면, 상기 지지 부재의 표면 상에 순차적으로 적층되는 제1 도체층, 제2 도체층, 및 제3 도체층을 포함한다. 이 경우, 상기 제1 도체층은 상기 제2 및 제3 도체층의 기본이 되는 베이스 도체층으로 볼 수 있고, 상기 제2 도체층은 지지 부재 내 형성된 비아홀의 측면상에 배치되며, 상기 비아홀의 하면을 봉합하도록 배치된다.

본 개시의 여러 효과 중 하나는 지지 부재의 두께를 최소화 함에 따라 동일 칩 사이즈 대비 코일의 종횡비 (Aspect Ratio, AR) 를 최대로 확보함과 동시에, 자로 길이의 감소와 자로 면적의 확대로 인덕턴스 및 DC-Bias 가 증가할 수 있는 박막 인덕터를 제공하는 것이다.

도1 은 본 개시의 박막 인덕터에 대한 개략적인 사시도이다.
도2 는 도1 의 I-I'선을 따라 절단한 개략적인 단면도이다.
도3 은 도2 의 A 영역을 확대한 확대도이다.
도4 는 도2 의 일 변형예에 따른 박막 인덕터에 관한 개략적인 단면도이다.
도5 는 본 개시의 박막 인덕터를 제조하는 제조방법에 관한 개략적인 공정도이다.

이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 개시의 실시형태를 설명한다. 그러나, 본 개시의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 개시의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 개시의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 개시를 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

그리고 도면에서 본 개시를 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

이하에서는 본 개시의 일 예에 따른 박막 인덕터를 설명하되, 반드시 이에 제한되는 것은 아니다.

박막 인덕터

도1 은 본 개시의 일 예에 따른 박막 인덕터의 개략적인 사시도이며, 도1 을 참조하면 박막 인덕터 (100) 는 외관을 형성하는 바디 (1) 와 상기 바디의 외부면에 배치되는 제1 및 제2 외부전극 (21, 22) 을 포함한다.

상기 바디 (1) 는 두께(T) 방향으로 서로 마주하는 상면 및 하면, 길이(L) 방향으로 서로 마주하는 제1 단면 및 제2 단면, 폭(W) 방향으로 서로 마주하는 제1 측면 및 제2 측면을 포함하여, 실질적으로 육면체 형상을 가질 수 있으나, 이에 한정되는 것은 아니다.

상기 바디 (1) 는 자기 특성을 나타내는 자성 물질 (11) 을 포함하는데, 상기 바디 내 자성 물질은 페라이트 또는 금속 자성 입자가 수지에 충진된 것일 수 있고, 상기 금속 자성 입자는 철 (Fe), 실리콘 (Si), 크롬 (Cr), 알루미늄 (Al), 및 니켈 (Ni) 로 이루어진 군에서 선택된 하나 이상을 포함할 수 있다.

상기 바디 (1) 내에는 상기 자성 물질 (11) 이외에도, 상기 자성 물질에 의해 봉합된 지지 부재 (12) 및 코일 (13) 이 포함된다.

상기 바디 (1) 의 외부면에는 길이 방향으로 서로 마주하도록 배치되는 제1 및 제2 외부전극 (21, 22) 이 배치되는데, 상기 제1 및 제2 외부전극은 도1 에 도시된 것과 같이 알파벳 C자형으로 구성될 수도 있지만, 바디의 상면으로는 연장되지 않아 알파벳 L자형으로 구성될 수도 있다. 또는 바디의 하면에만 배치되는 하면 전극일 수도 있다.

상기 제1 및 제2 외부전극은 바디 내부의 코일과 전기적으로 연결되어야 하므로, 전기 전도성이 우수한 재질로 이루어져야 하면, 예를 들어, 니켈(Ni), 알루미늄(Al), 구리(Cu), 은(Ag) 또는 이들의 합금일 수 있으며, 다층으로 구성될 수 있고, 경우에 따라서는 가장 내측으로 Cu 선도금층을 형성한 후, 추가의 도금층을 배치할 수도 있는 등 당업자가 그 재질 및 형성 방법을 적절히 선택할 수 있다.

도2 는 도1 의 I-I' 선을 따라 절단한 단면도이며, 도3 은 도2 의 A 영역을 확대한 확대도이다.

도2 및 도3 을 참조하면, 지지 부재 (12) 는 코일을 지지하는 얇은 판형으로 구성되며, 코일을 보다 박형으로 형성하고 보다 용이하게 형성하기 위한 것이다. 상기 지지 부재는 절연 수지로 이루어진 절연 기재일 수 있는데, 통상적인 CCL (Copper Clad Laminate) 의 동박층 사이에 배치되는 CCL 코어인 것이 바람직하다. 이처럼 통상적인 CCL 을 그대로 사용하게 되면, 기존의 공정 및 설비 시설을 그대로 이용하면서도 지지 캐리어 등의 도움없이 코일의 두께를 획기적으로 늘릴 수가 있기 때문이다. 또는, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그 (preprag), ABF (Ajinomoto Build-up Film), FR-4, BT (Bismaleimide Triazine) 수지, PID (Photo Imageable Dielectric) 수지 등이 사용될 수 있다. 상기 지지 부재에 유리 섬유가 포함되면 강성이 보다 우수할 수 있다.

상기 지지 부재의 두께는 대략 25㎛ 내지 40㎛ 인데, 이는, 통상적으로 박막 인덕터에 사용되는 CCL 지지 부재의 절연부의 두께가 대략 60㎛ 인 것과 대비하여 현저히 얇은 두께인 것이다. 박막 인덕터의 칩 사이즈가 예를 들어, 1005 사이즈까지 소형화되는 경우, 지지 부재의 두께를 실질적으로 30% 까지 저감시킨 것은 기술적으로 현저히 유리한 효과를 발휘한다. 구체적으로, 인덕터의 사이즈가 박막화되어 감에 따라 인덕턴스, Rdc 등 인덕터의 칩 특성 손실없이 칩의 소형화를 이루기 위해서는 코일 패턴의 턴수 증가를 위한 미세 패턴화, 고투자율 재료 사용 등과 함께 코일의 자로 길이를 감소시키고 자로 면적을 확대하는 것이 중요한데, 지지 부재의 두께가 저감되면, 자로 길이 감소 및 자로 면적 확대의 효과를 동시에 확보할 수 있는 것이다.

상기 지지 부재 (12) 의 중앙부에는 관통홀 (H) 이 형성되는 것이 바람직한데, 상기 관통홀의 내부가 자성 물질로 충진되기 때문에 인덕터의 투자율을 크게 개선할 수 있다.

지지 부재 (12) 의 상면 및 하면에는 코일 (13) 이 배치되는데, 상기 코일은 전체적으로 스파이럴 형상을 가지는 것으로 도시되어 있는데, 코일의 형상은 당업자가 필요에 따라 적절히 변형할 수 있다.

상기 코일 (13) 은 복수의 코일 패턴 (13a, 13b …) 을 포함하며, 각각의 코일 패턴은 적어도 제1 도체층 (131), 제2 도체층 (132) 및 제3 도체층 (133) 의 복수의 도체층을 포함한다.

도2 및 도3 을 참조하면, 상기 제1 도체층 (131) 은 제2 및 제3 도체층의 기본이 되는 베이스 도체층으로 볼 수 있다. 상기 제1 도체층의 두께는 대략 9㎛ 내지 18㎛ 인 것이 바람직하다. 상기 제1 도체층의 상기 두께는 기존의 CCL 의 전체 두께 및 기본 구조를 그대로 유지하면서 지지 부재의 두께를 대략 25㎛ 내지 40㎛ 까지 저감하였기 때문에 확보될 수 있는 적정 두께이다.

도2 및 도3 을 참조하면, 비아홀의 하부에서는 상기 제1 도체층이 지지 부재의 비아홀 하면을 봉합하는 제2 도체층과 접하도록 배치되는 반면, 비아홀의 하부 이외의 지지 부재의 상면 또는 하면에서는 상기 지지 부재와 접하도록 배치되어, 실질적으로 제2 및 제3 도체층의 시드 패턴으로 기능한다.

상기 제1 도체층은 지지 부재 상에서 압연이나 전해 도금을 통해 형성되는 동박층일 수 있으나, 이에 한정되는 것은 아니다. 아울러, 제1 도체층의 표면 조도나 전기적 특성 등은 당업자가 적절히 설계 변경할 수 있으며, 요구되는 특성 및 제조 조건을 고려하여 적절히 선택할 수 있다.

다음, 제2 도체층 (132) 은 제1 도체층 및 제3 도체층에 비해 두께가 얇은 박막층으로서, 대략 1 ㎛ 이하인, 금속 스퍼터링층일 수 있다. 상기 제2 도체층의 재질은 금속 스퍼터링 공정이 가능한 물질이면 제한없이 사용될 수 있으며, 예를 들어, Mo, Al, Ti, Ni, 및 W 중 하나 이상이 사용될 수 있다.

상기 제2 도체층 (132) 은 금속 스퍼터링 공정을 통한 박막층으로 구성되기 때문에, 제2 도체층의 위치에 따라 평균 두께의 오차가 500nm 이하로 발생하여 실질적으로 균일한 도체층으로 구성될 수 있다.

상기 제2 도체층 (132) 은 비아홀의 측면과 접하도록 배치되는데, 후술하는 바와 같이, 상기 비아홀 내부는 제3 도체층 (133) 에 의해 충진되기 때문에, 비아홀의 측면에 접하는 상기 제2 도체층은 비아홀 내부를 충진하는 제3 도체층의 베이스로서 기능한다.

또한, 상기 제2 도체층 (132) 은 비아홀의 측면과 함께, 지지 부재의 비아홀의 하면을 봉합하는 구조로 배치된다.

다음, 상기 제3 도체층 (133) 은 제2 도체층의 위로 배치되는데, 실질적으로 코일의 종횡비를 결정하도록 하는 도체층이다. 제3 도체층의 폭은 실질적으로 그 하면에 배치되는 제2 도체층의 상면의 폭과 동일한데, 이는 제2 도체층을 형성한 후, 제거될 절연 패턴의 패터닝을 사용한 결과이다. 이로 인해, 고종횡비의 코일을 형성할 때 통상적으로 발생하는 불균일 도금이나 인접한 코일 간의 쇼트 발생 등의 문제점이 발생되지 않는 것을 알 수 있다.

다음, 제1, 제2 및 제3 도체층이 바디의 자성 물질로부터 절연되도록 하기 위하여 절연막 (14) 이 추가로 배치된다. 상기 절연막은 균일하고 얇으면서도 가공성과 절연성이 우수한 재질로 이루어지는 것이 바람직하며, 예를 들어, 페닐렌이 포함된 수지를 화학기상증착 (CVD, Chemical Vapor Deposition) 하여 절연막을 형성하는 것이 바람직하다.

다음, 도4 는 도2 의 코일 부품의 변형예에 따른 코일 부품 (200) 에 대한 개략적인 단면도인데, 설명의 편의를 위하여 도2 와 중복되는 설명은 생략하며, 실질적으로 동일한 구성요소에 대하여 동일한 도면부호를 사용하도록 한다.

도4 의 코일 부품 (200) 은 도2 와 대비하여 지지 부재의 하면에 배치되는 제1 도체층 (131') 의 두께가 두꺼운 점에서 차이가 있다. 이 경우, 지지 부재의 상면에 배치되는 제1 도체층 (131) 과 하면에 배치되는 제1 도체층 (131') 이 두께의 측면에서 비대칭인 것이다. 위치 및 기능의 측면에서, 상대적으로 얇게 구성되는 제1 도체층 (131) 은 상부 시드 패턴으로 지칭하고, 상대적으로 두껍게 구성되는 제1 도체층 (131') 은 하부 시드 패턴이라 지칭할 수 있다. 일 예로, 상기 제1 도체층 (131') 의 두께는 대략 12 ~ 18㎛ 인 반면, 상기 제1 도체층 (131) 의 두께는 대략 2 ~ 5㎛ 인 것이 바람직하다. 도4 의 코일 부품 (200) 은 지지 부재의 상면에 비해 하면에 더 두꺼운 박막층을 형성함으로써, 지지 부재에 비아홀을 형성하는 비아홀 가공 공정시 지지 부재의 상면에서는 CO₂ 레이져 가공을 용이하게 하면서, 동시에, 지지 부재의 하면에서는 상기 제1 도체층 (131') 이 안정적으로 패드 (Pad) 를 구성할 수 있도록 하는 기능을 구현한다. 여기서, 패드란 제1 도체층 중 비아홀의 하면을 봉합하는 제2 도체층을 받치는 도체층으로서 비아홀의 하면의 폭보다 큰 폭으로 구성되는 제1 도체층을 의미한다. 한편, 패드로 적용되는 제1 도체층을 형성할 때, 노듈(Nodule) 이 크거나 압연방식의 동박층으로 구성하는 것이 비아 가공시 오픈 불량의 발생을 방지하는 데 유리하다.

본 개시의 코일 부품에 의할 경우, 기존에 사용하는 CCL 의 전체 두께를 그대로 적용할 수 있기 때문에 추가 설비 투자 없이 기존의 설비를 그대로 사용하면서 지지 부재의 두께를 현저히 저감시킬 수 있으며, 그 두께를 당업자의 선택에 따라 자유롭게 변경할 수 있다. 또한, 동일 면적, 동일 사이즈의 인덕터에서 지지 부재의 두께를 최소화한 것이기 때문에, 두께 방향 자로 길이를 단축하고, 커버 두께에 따른 인덕턴스 값, DC-bias 값의 증가에 유리하다. 물론, 지지 부재를 최소화하였기 때문에 코일의 턴수와 종횡비를 사양에 따라 적절히 조절할 수 있는 자유도도 증가한다. 한편, 코어를 디태치 (Detach) 하는 공법과 대비할 때, DCF (Detach Cu Foil) 을 사용하지 않음으로써 비용을 절감할 수 있고, 품질의 신뢰성 (기판 파손 방지, 깨짐 등의 문제 개선) 도 확보할 수 있다.

다음, 도5 를 참조하여, 도1 내지 도3 의 코일 부품 (100) 을 형성하는 개략적인 공정을 설명하며, 이는 코일 부품 (100) 을 형성하기 위한 일 예일 뿐이며, 당업자가 적절히 설계 변경하여 변형된 제조 방법을 선택할 수 있는 것은 물론이다.

도5(A) 를 참조하면, 기존 설비에 그대로 적용될 수 있는 전체 두께를 가지도록 지지 부재 (12) 와 제1 도체층 (131) 을 준비한다. 상기 지지 부재 상에 배치되는 제1 도체층을 형성하는 방식은 특별한 제한이 없으며, 예를 들어, 동박 압연 방식을 채택할 수 있다.

다음, 도5(B) 및 도5(C) 를 참조하면, 제1 도체층의 패터닝을 위한 제1 절연 패턴 (R1) 을 배치한 후, 상기 제1 절연 패턴을 따라 노광, 현상 공정을 거쳐 제1 도체층이 전체적으로 스파이럴 형상을 가지도록 가공하는 것이다.

다음, 도5(D) 는 비아홀의 형성을 위한 PTH (Plated Through Hole) 가공 공정인데, 이 공정을 통해 비아홀과, 비아홀의 하부 쪽에 제1 도체층의 패드 (Pad) 가 형성된다.

도5(D) 는 복수의 절연 시트를 라미네이션하는 공정인데, 절연 시트의 재질에 따라 단일이지만 큰 두께를 가지는 절연 시트만을 적용할 수도 있다. 한편, 절연 시트의 재질은 에폭시류 일 수 있으나, 아크릴레이트 계열도 충분히 가능하며, 노광 공정이 적용될 수 있는 모든 필름이나 시트류를 포함한다.

도5(E) 는 제1 도체층의 패터닝에 대응하는 패터닝을 통해 도5(D) 의 절연 시트를 제2 절연 패턴 (R2) 으로 형성한다. 상기 제2 절연 패턴의 폭은 실질적으로 제 1 절연 패턴의 폭과 동일하며, 두께는 적절히 선택할 수 있으나, 고종횡비의 코일을 얻기 위해서는 폭 대비 두께를 크게 하는 것이 바람직하다. 또는 상기 제2 절연 패턴의 폭을 상기 제1 절연 패턴의 폭과 차별화할 수 있는데 1: 0.5 이상의 비율로 제2 절연 패턴의 폭을 작게 변형할 수도 있다.

다음, 도5(F) 는 제2 도체층 (132) 의 형성을 위한 금속 스퍼터링 공정을 나타낸다. 노출된 표면에 얇은 금속 박막층을 형성하여 비아홀의 측면, 비아홀의 하면으로서, 패드를 구성하는 제1 도체층의 상면 등에 얇은 박막이 형성된다.

도5(G) 는 도5(E) 를 통해 마련된 제2 절연 패턴 사이의 개구부에 제3 도체층 (133) 을 충진하는 공정이다. 제3 도체층은 도금 공정을 통해 이루어질 수 있으나, 당업자가 적절히 선택할 수 있다. 제3 도체층을 충진하는 높이는 적절히 선택할 수 있으나 인접하는 제2 절연 패턴의 높이보다는 낮게 하는 것이 도체층 간의 쇼트 발생을 방지하는 방법일 수 있다.

다음, 도5(H) 는 지지 부재의 중앙부에 자성 물질의 충진을 통한 자성 코어의 투자율을 개선할 수 있게 하는 관통홀 (H) 을 형성하는 공정과 제3 도체층의 충진을 위한 가이드 역할을 하는 제2 절연 패턴 (R2) 을 제거하는 공정을 나타낸다. 그 결과, 지지 부재 상에는 스파이럴 형상을 가지는 제1 도체층, 제2 도체층 및 제3 도체층의 순차 적층 구조의 코일 만이 잔존하게 된다.

도5(I) 는 상기 제1 도체층, 제2 도체층 및 제3 도체층과 이를 봉합하는 자성 물질 간의 절연을 위한 절연막 (14) 코팅 공정이 개시된다. 구체적인 코팅 공정에 제한은 없으나, 균일하고 얇은 절연막의 형성을 위해 화학 기상 증착 공정을 실시하는 것이 바람직하다.

도5(J) 는 자성 물질 (11) 을 통해 지지 부재 및 코일을 봉합하는 공정을 나타내는데, 상기 자성 물질은 도5(H) 에서 형성된 중앙부의 관통홀도 충진하게 된다.

마지막으로, 도5(K) 는 바디의 외부면에 제1 및 제2 외부전극 (21, 22) 을 배치하는 공정을 나타내는데, 구체적으로 도시하지는 않았으나, 경우에 따라 코일의 인출부가 노출되도록 하는 다이싱 공정 내지 블레이딩 공정이 추가될 수 있다.

상기의 설명을 제외하고 상술한 본 개시의 일 예에 따른 박막 인덕터의 특징과 중복되는 설명은 여기서 생략하도록 한다.

본 개시는 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 개시의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

한편, 본 개시에서 사용된 "일 예"라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일 예들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일예에서 설명된 사항이 다른 일예에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일예에 관련된 설명으로 이해될 수 있다.

한편, 본 개시에서 사용된 용어는 단지 일예를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

100, 200: 코일 부품
1: 바디
11: 자성 물질
12: 지지 부재
13: 코일
14: 절연막
21, 22: 외부전극
131, 132, 133: 제1 도체층, 제2 도체층, 제3 도체층

Claims (16)

1. 자성 물질로 충진된 관통홀과 비아홀을 포함하는 지지 부재;
   상기 지지 부재의 적어도 일면 상에 배치되며 복수의 코일 패턴을 포함하는 코일;
   상기 지지 부재와 상기 코일을 봉합하는 자성 물질을 포함하는 바디; 및
   상기 바디의 외부면 상에 배치되며 상기 코일과 연결되는 외부전극; 을 포함하고,
   상기 코일은 제1 도체층, 제2 도체층 및 제3 도체층의 복수의 도체층을 포함하고,
   상기 제1 도체층은 상기 제2 및 제3 도체층의 베이스 도체층이며, 상기 지지 부재의 적어도 일면 상에서 전체적으로 스파이럴 형상으로 구현되고, 상기 제2 도체층은 상기 비아홀의 측면 상에 배치되며, 상기 비아홀의 하면을 봉합하도록 배치되며,
   상기 제1 도체층, 상기 제2 도체층, 및 상기 제3 도체층을 포함하는 상기 코일과 상기 자성 물질이 서로 마주하는 공간 사이에는 절연막이 더 배치되고,
   상기 절연막은 상기 지지 부재와 상기 코일의 표면을 따라 코일에 접촉하는,
   박막 인덕터.
   
2. 제1항에 있어서,
   상기 비아홀의 내부는 상기 제3 도체층에 의해 충진된, 박막 인덕터.
   
3. 제1항에 있어서,
   상기 비아홀의 하면을 봉합하는 상기 제2 도체층의 하부에는 상기 제1 도체층이 접하는, 박막 인덕터.
   
4. 제1항에 있어서,
   상기 제2 도체층은 Mo, Al, Ti, Ni 및 W 중 하나 이상을 포함하는, 박막 인덕터.
   
5. 제1항에 있어서,
   상기 지지 부재의 상면보다 높은 위치, 또는 하면보다 낮은 위치에 배치되는 제2 도체층의 평균 두께는 상기 비아홀의 측면에 배치되는 제2 도전층의 평균 두께 대비하여 500 nm 이하의 차이가 있는, 박막 인덕터.
   
6. 제1항에 있어서,
   상기 제2 도체층의 전체 평균 두께는 1㎛이하인, 박막 인덕터.
   
7. 제1항에 있어서,
   상기 제1 도체층은 구리 도금층인, 박막 인덕터.
   
8. 제1항에 있어서,
   상기 제1 도체층, 상기 제2 도체층, 상기 제3 도체층 간에는 각 도체층들 간의 경계면이 있는, 박막 인덕터.
   
9. 제1항에 있어서,
   상기 제1 도체층은 상기 지지 부재의 상면 상에 배치되는 상부 시드 패턴과 상기 지지 부재의 하면 상에 배치되는 하부 시드 패턴으로 구성되며,
   상기 상부 시드 패턴의 두께는 상기 하부 시드 패턴의 두께보다 얇은, 박막 인덕터.
   
10. 제9항에 있어서,
    상기 상부 시드 패턴의 두께는 2 ㎛ 내지 5㎛이고, 상기 하부 시드 패턴의 두께는 12㎛ 내지 18㎛ 인, 박막 인덕터.
    
11. 제1항에 있어서,
    상기 제2 도체층의 상면의 폭은 그 위에 배치되는 제3 도체층의 하면의 폭과 동일한, 박막 인덕터.
    
12. 제1항에 있어서,
    상기 비아홀을 포함하는 지지 부재의 영역 이외의 영역에서 지지 부재 상에 배치되는 제1 도체층, 상기 제1 도체층 위에 배치되는 제2 도체층, 및 상기 제2 도체층 위에 배치되는 제3 도체층의 폭은 동일한, 박막 인덕터.
    
13. 제1항에 있어서,
    상기 비아홀의 단면은 상기 지지 부재의 하면으로 갈수록 폭이 좁아지는 테이퍼드 형상을 가지는, 박막 인덕터.
    
14. 삭제
15. 제1항에 있어서,
    상기 절연막은 페닐렌 코팅층인, 박막 인덕터.
    
16. 제1항에 있어서,
    상기 제1 도체층 중 상기 비아홀의 아래에 배치되는 제1 도체층은 패드 (Pad) 이며, 상기 패드의 폭은 상기 비아홀의 하면의 폭보다 큰, 박막 인덕터.
    
    

Images