JPH0918151A - 実装回路装置およびその製造方法 - Google Patents
実装回路装置およびその製造方法Info
- Publication number
- JPH0918151A JPH0918151A JP7161966A JP16196695A JPH0918151A JP H0918151 A JPH0918151 A JP H0918151A JP 7161966 A JP7161966 A JP 7161966A JP 16196695 A JP16196695 A JP 16196695A JP H0918151 A JPH0918151 A JP H0918151A
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- wiring board
- conductive
- circuit device
- conductive bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 実装密度および信頼性の高い実装回路装置
と、その製造方法の提供を目的とする。 【構成】 少なくとも一層の配線パターン層1aを有し、
かつ主面に導体端子（導体パッド）1bを含む実装領域を
有する配線基板本体と、導体端子1bに対してフェースダ
ウンに実装されたベアチップ２とを備え、入出力端子2a
は、配線基板本体１上の層間絶縁体層３を貫挿して主面
に露出した導電性バンプ４の先端部に圧着・接続する。
導体端子1b面上に導電性バンプ４を設け、導電性バンプ
４の先端が貫挿可能な絶縁体層３を積層配置する。この
上に入出力端子２ａと導電性バンプ４に対応させる。ベ
アチップ２および配線基板本体１に圧力を加え、絶縁体
層３を貫挿する導電性バンプ４先端側を対応するベアチ
ップ２の入出力端子2a面にそれぞれ接続させる。
と、その製造方法の提供を目的とする。 【構成】 少なくとも一層の配線パターン層1aを有し、
かつ主面に導体端子（導体パッド）1bを含む実装領域を
有する配線基板本体と、導体端子1bに対してフェースダ
ウンに実装されたベアチップ２とを備え、入出力端子2a
は、配線基板本体１上の層間絶縁体層３を貫挿して主面
に露出した導電性バンプ４の先端部に圧着・接続する。
導体端子1b面上に導電性バンプ４を設け、導電性バンプ
４の先端が貫挿可能な絶縁体層３を積層配置する。この
上に入出力端子２ａと導電性バンプ４に対応させる。ベ
アチップ２および配線基板本体１に圧力を加え、絶縁体
層３を貫挿する導電性バンプ４先端側を対応するベアチ
ップ２の入出力端子2a面にそれぞれ接続させる。
Description
【０００１】
【産業上の利用分野】本発明は実装回路装置およびその
製造方法に係り、さらに詳しくは、ベアチップを搭載・
実装した実装回路装置、および実装回路装置の製造方法
に関する。
製造方法に係り、さらに詳しくは、ベアチップを搭載・
実装した実装回路装置、および実装回路装置の製造方法
に関する。
【０００２】
【従来の技術】たとえば半導体素子など、各種の電子部
品を配線板に搭載・実装して成る実装回路装置は、電子
機器類の回路部品として広く実用に供せられている。そ
して、この種の実装回路装置の構成には、回路の高密度
化もしくはコンパクト化などが要求されている。たとえ
ばコンピュータなどの電子回路では、半導体素子間に高
速な信号伝搬ができるように、配線長を短くする高密度
実装手段が採られている。つまり、半導体素子をベアチ
ップのまま実装して実装面積を小さくする一方、配線幅
の小さな配線基板を用いて実装密度を上げながら、配線
長を短くして回路の高密度化などに対応している。
品を配線板に搭載・実装して成る実装回路装置は、電子
機器類の回路部品として広く実用に供せられている。そ
して、この種の実装回路装置の構成には、回路の高密度
化もしくはコンパクト化などが要求されている。たとえ
ばコンピュータなどの電子回路では、半導体素子間に高
速な信号伝搬ができるように、配線長を短くする高密度
実装手段が採られている。つまり、半導体素子をベアチ
ップのまま実装して実装面積を小さくする一方、配線幅
の小さな配線基板を用いて実装密度を上げながら、配線
長を短くして回路の高密度化などに対応している。
【０００３】ところで、前記ベアチップを配線基板面に
実装するに当たっては、一般的に、ベアチップの各入出
力端子面に半田バンプもしくは金バンプを形成し、この
バンプを介して配線板の導体パッド（導体端子）と電気
的および機械的に接続している。一方、前記ベアチップ
を実装する配線基板においは、配線幅を小さくすること
もしくは多層配線化が行われている。そして、多層配線
化に当たっては、各信号配線層を連結するスルホール接
続法が採られており、配線密度の向上などを考慮した場
合、前記スルホールは直径 0.1mm程度のものが要求され
ている。なお、前記スルホールは、樹脂系の配線基板で
はNCドリルマシンによって、またセラミック系の配線基
板では未焼成状態のとき金型を用いて形設している。
実装するに当たっては、一般的に、ベアチップの各入出
力端子面に半田バンプもしくは金バンプを形成し、この
バンプを介して配線板の導体パッド（導体端子）と電気
的および機械的に接続している。一方、前記ベアチップ
を実装する配線基板においは、配線幅を小さくすること
もしくは多層配線化が行われている。そして、多層配線
化に当たっては、各信号配線層を連結するスルホール接
続法が採られており、配線密度の向上などを考慮した場
合、前記スルホールは直径 0.1mm程度のものが要求され
ている。なお、前記スルホールは、樹脂系の配線基板で
はNCドリルマシンによって、またセラミック系の配線基
板では未焼成状態のとき金型を用いて形設している。
【０００４】
【発明が解決しようとする課題】しかしながら、上記半
田バンプを介したベアチップの実装手段では、実装する
ベアチップの入出力端子のサイズに合わせた微小サイズ
の半田バンプが要求される。したがって、半田バンプの
形成が煩雑化するばかりでなく、半田バンプの形状・サ
イズおよび位置・精度などの点から、実装回路装置の信
頼性や製造歩留まりにも問題がある。また、配線基板に
おいては、高密度実装化に対応して、配線幅の狭小化だ
けでなく、ベアチップの入出力端子を接続する導体端子
（導体パッド）の微小化もしくは導体端子部間の狭小化
が要求される。そして、この多層型配線基板において
は、前記配線密度の向上、および実装密度の向上を考慮
すると、配線パターン層間を連結するスルホール径にも
自ずから限界があり、直径0.10mm程度にスルホール径を
設定する場合、たとえばNCドリルマシン加工を適用し得
ないので、別途、新たな加工装置もしくは加工手段が要
求されることになる。いずれにしても、従来知られてい
る構成の実装回路装置、もしくは従来の製造手段で形成
される実装回路装置の場合は、高密度化やコンパクト化
の上で問題がある。 本発明は、上記事情に対処してな
されたもので、実装密度および信頼性の高い実装回路装
置と、その製造方法の提供を目的とする。
田バンプを介したベアチップの実装手段では、実装する
ベアチップの入出力端子のサイズに合わせた微小サイズ
の半田バンプが要求される。したがって、半田バンプの
形成が煩雑化するばかりでなく、半田バンプの形状・サ
イズおよび位置・精度などの点から、実装回路装置の信
頼性や製造歩留まりにも問題がある。また、配線基板に
おいては、高密度実装化に対応して、配線幅の狭小化だ
けでなく、ベアチップの入出力端子を接続する導体端子
（導体パッド）の微小化もしくは導体端子部間の狭小化
が要求される。そして、この多層型配線基板において
は、前記配線密度の向上、および実装密度の向上を考慮
すると、配線パターン層間を連結するスルホール径にも
自ずから限界があり、直径0.10mm程度にスルホール径を
設定する場合、たとえばNCドリルマシン加工を適用し得
ないので、別途、新たな加工装置もしくは加工手段が要
求されることになる。いずれにしても、従来知られてい
る構成の実装回路装置、もしくは従来の製造手段で形成
される実装回路装置の場合は、高密度化やコンパクト化
の上で問題がある。 本発明は、上記事情に対処してな
されたもので、実装密度および信頼性の高い実装回路装
置と、その製造方法の提供を目的とする。
【０００５】
【課題を解決するための手段】請求項１の発明は、少な
くとも一層の配線パターン層を有し、かつ主面に導体端
子（導体パッド）を含む実装領域を有する配線基板本体
と、前記実装領域の導体端子に対してフェースダウンに
実装されたベアチップとを備えた実装回路装置であっ
て、前記ベアチップの入出力端子は、配線基板本体面上
の層間絶縁体層を貫挿して主面に露出した導電性バンプ
の先端部に圧着・接続していることを特徴とする実装回
路装置である。
くとも一層の配線パターン層を有し、かつ主面に導体端
子（導体パッド）を含む実装領域を有する配線基板本体
と、前記実装領域の導体端子に対してフェースダウンに
実装されたベアチップとを備えた実装回路装置であっ
て、前記ベアチップの入出力端子は、配線基板本体面上
の層間絶縁体層を貫挿して主面に露出した導電性バンプ
の先端部に圧着・接続していることを特徴とする実装回
路装置である。
【０００６】請求項２の発明は、配線基板本体主面の導
体端子面上に導電性バンプを設ける工程と、前記導電性
バンプを設けた面に導電性バンプの先端が貫挿可能な絶
縁体層を積層配置する工程と、前記絶縁体層上に入出力
端子を導電性バンプに対応させてベアチップをフェース
ダウンに位置決め配置する工程と、前記ベアチップおよ
び配線基板に圧力を加え、絶縁体層を貫挿する導電性バ
ンプ先端側を対応するベアチップの入出力端子面にそれ
ぞれ接続させる工程と、前記絶縁体層を硬化させ、ベア
チップおよび配線基板本体を一体化する工程とを具備す
ることを特徴とする実装回路装置の製造方法である。
体端子面上に導電性バンプを設ける工程と、前記導電性
バンプを設けた面に導電性バンプの先端が貫挿可能な絶
縁体層を積層配置する工程と、前記絶縁体層上に入出力
端子を導電性バンプに対応させてベアチップをフェース
ダウンに位置決め配置する工程と、前記ベアチップおよ
び配線基板に圧力を加え、絶縁体層を貫挿する導電性バ
ンプ先端側を対応するベアチップの入出力端子面にそれ
ぞれ接続させる工程と、前記絶縁体層を硬化させ、ベア
チップおよび配線基板本体を一体化する工程とを具備す
ることを特徴とする実装回路装置の製造方法である。
【０００７】請求項３の発明は、配線基板本体主面の導
体端子面上に導電性バンプを設ける工程と、前記導電性
バンプを設けた面に流動性を有する絶縁体層を配置する
工程と、前記絶縁体層上に入出力端子を導電性バンプに
対応させてベアチップをフェースダウンに位置決め配置
する工程と、前記ベアチップおよび配線基板に圧力を加
え、絶縁体層を貫挿する導電性バンプ先端側を対応する
ベアチップの入出力端子面にそれぞれ接続させる工程
と、前記絶縁体層を硬化させ、ベアチップおよび配線基
板本体を一体化する工程とを具備することを特徴とする
実装回路装置の製造方法である。
体端子面上に導電性バンプを設ける工程と、前記導電性
バンプを設けた面に流動性を有する絶縁体層を配置する
工程と、前記絶縁体層上に入出力端子を導電性バンプに
対応させてベアチップをフェースダウンに位置決め配置
する工程と、前記ベアチップおよび配線基板に圧力を加
え、絶縁体層を貫挿する導電性バンプ先端側を対応する
ベアチップの入出力端子面にそれぞれ接続させる工程
と、前記絶縁体層を硬化させ、ベアチップおよび配線基
板本体を一体化する工程とを具備することを特徴とする
実装回路装置の製造方法である。
【０００８】本発明において、前記導電性バンプは、選
択的な金属メッキなどによっても形成し得るが、たとえ
ば導電性ペーストなど導電性組成物による形成が簡便で
ある。そして、このような導電性ペーストとしては、た
とえば銀，金，銅，半田粉などの導電性粉末、これらの
合金粉末もしくは複合（混合）金属粉末と、たとえばポ
リカーボネート樹脂，ポリスルホン樹脂，ポリエステル
樹脂，フェノキシ樹脂，フェノール樹脂，ポリイミド樹
脂などのバインダー成分とを混合して調製されたものが
挙げられる。
択的な金属メッキなどによっても形成し得るが、たとえ
ば導電性ペーストなど導電性組成物による形成が簡便で
ある。そして、このような導電性ペーストとしては、た
とえば銀，金，銅，半田粉などの導電性粉末、これらの
合金粉末もしくは複合（混合）金属粉末と、たとえばポ
リカーボネート樹脂，ポリスルホン樹脂，ポリエステル
樹脂，フェノキシ樹脂，フェノール樹脂，ポリイミド樹
脂などのバインダー成分とを混合して調製されたものが
挙げられる。
【０００９】また、前記導電性ペーストによる突起状
（たとえば円錐状もしくは柱状体など）の導電性バンプ
の形設は、たとえば比較的厚いメタルマスクを用いた印
刷法により、アスペクト比の高い突起を形成でき、その
突起の高さ，径，および分布は、形成する貫挿型の導体
端子部（パッド）、さらに要すれば配線パターン層間の
接続部の構成に応じて適宜設定される。具体的には、絶
縁体層の厚さを約30μmとしたとき、導体端子部は直径
約75μm ，高さ約75μm 程度に設定し、また、信号配線
層間の接続用ビアの場合は、絶縁体層の厚さを0.05〜
0.1mmとしたとき、接続用バンプを直径約 0.3mm程度に
設定すればよく、さらに、前記導体端子部は0.15mm程度
以下の狭ピッチで形成することもできる。
（たとえば円錐状もしくは柱状体など）の導電性バンプ
の形設は、たとえば比較的厚いメタルマスクを用いた印
刷法により、アスペクト比の高い突起を形成でき、その
突起の高さ，径，および分布は、形成する貫挿型の導体
端子部（パッド）、さらに要すれば配線パターン層間の
接続部の構成に応じて適宜設定される。具体的には、絶
縁体層の厚さを約30μmとしたとき、導体端子部は直径
約75μm ，高さ約75μm 程度に設定し、また、信号配線
層間の接続用ビアの場合は、絶縁体層の厚さを0.05〜
0.1mmとしたとき、接続用バンプを直径約 0.3mm程度に
設定すればよく、さらに、前記導体端子部は0.15mm程度
以下の狭ピッチで形成することもできる。
【００１０】本発明において、貫挿型の導体端子部や接
続ビアが形成・配置される絶縁体層は、たとえば熱可塑
性樹脂フイルム（シート）などの合成樹脂系シートや硬
化前は流動性を呈する無溶剤型の樹脂類が挙げられる。
ここで、熱可塑性樹脂シートとしては、たとえばポリカ
ーボネート樹脂，ポリスルホン樹脂，熱可塑性ポリイミ
ド樹脂，４フッ化ポリエチレン樹脂，６フッ化ポリプロ
ピレン樹脂，ポリエーテルエーテルケトン樹脂などのシ
ート類が挙げられる。また、硬化前状態に保持される熱
硬化性樹脂シートとしては、エポキシ樹脂，ビスマレイ
ミドトリアジン樹脂，ポリイミド樹脂，フェノール樹
脂，ポリエステル樹脂，メラミン樹脂，あるいはブタジ
ェンゴム，ブチルゴム，天然ゴム，ネオプレンゴム，シ
リコーンゴムなどの生ゴムのシート類が挙げられる。こ
れら合成樹脂は、単独でもよいが絶縁性無機物や有機物
系の充填物を含有してもよく、さらにガラスクロスやマ
ット、有機合成繊維布やマット、あるいは紙などの補強
材と組み合わせて成るシートであってもよい。一方、硬
化前は流動性を呈する無溶剤型の樹脂類としては、たと
えば未硬化の状態では液状のエポキシ樹脂が挙げられ
る。
続ビアが形成・配置される絶縁体層は、たとえば熱可塑
性樹脂フイルム（シート）などの合成樹脂系シートや硬
化前は流動性を呈する無溶剤型の樹脂類が挙げられる。
ここで、熱可塑性樹脂シートとしては、たとえばポリカ
ーボネート樹脂，ポリスルホン樹脂，熱可塑性ポリイミ
ド樹脂，４フッ化ポリエチレン樹脂，６フッ化ポリプロ
ピレン樹脂，ポリエーテルエーテルケトン樹脂などのシ
ート類が挙げられる。また、硬化前状態に保持される熱
硬化性樹脂シートとしては、エポキシ樹脂，ビスマレイ
ミドトリアジン樹脂，ポリイミド樹脂，フェノール樹
脂，ポリエステル樹脂，メラミン樹脂，あるいはブタジ
ェンゴム，ブチルゴム，天然ゴム，ネオプレンゴム，シ
リコーンゴムなどの生ゴムのシート類が挙げられる。こ
れら合成樹脂は、単独でもよいが絶縁性無機物や有機物
系の充填物を含有してもよく、さらにガラスクロスやマ
ット、有機合成繊維布やマット、あるいは紙などの補強
材と組み合わせて成るシートであってもよい。一方、硬
化前は流動性を呈する無溶剤型の樹脂類としては、たと
えば未硬化の状態では液状のエポキシ樹脂が挙げられ
る。
【００１１】
【作用】請求項１の発明では、フェースダウンに実装さ
れたベアチップの入出力端子は、配線基板本体面上の層
間絶縁体層を貫挿して主面に露出した導電性バンプの先
端部に圧着・接続している。つまり、露出した導電性バ
ンプの高さに、たとえば± 7μm 程度のバラツキがあっ
ても、圧着による塑性変形で吸収され、接触抵抗0.1Ω
以下の接続が確保される。しかも、前記導電性バンプ
は、0.15mmピッチ以下にも設定できるので、高密度で高
信頼性の実装回路装置として機能することになる。
れたベアチップの入出力端子は、配線基板本体面上の層
間絶縁体層を貫挿して主面に露出した導電性バンプの先
端部に圧着・接続している。つまり、露出した導電性バ
ンプの高さに、たとえば± 7μm 程度のバラツキがあっ
ても、圧着による塑性変形で吸収され、接触抵抗0.1Ω
以下の接続が確保される。しかも、前記導電性バンプ
は、0.15mmピッチ以下にも設定できるので、高密度で高
信頼性の実装回路装置として機能することになる。
【００１２】請求項２および請求項３の発明では、配線
基板の製造的過程で、ベアチップがフェースダウンに実
装されるだけでなく、前記請求項１の発明で記載した作
用を有する実装回路装置が、容易にまた歩留まりよく提
供できる。
基板の製造的過程で、ベアチップがフェースダウンに実
装されるだけでなく、前記請求項１の発明で記載した作
用を有する実装回路装置が、容易にまた歩留まりよく提
供できる。
【００１３】
【実施例】以下、図１ (a)〜 (b)、図２ (a)〜 (c)およ
び図３を参照して本発明の実施例を説明する。
び図３を参照して本発明の実施例を説明する。
【００１４】実施例１ 図１ (a)は実装回路装置の要部構成例を断面的に、また
図１ (b)は図１ (a)の一部を拡大して断面的にそれぞれ
示したものである。図１ (a)， (b)において、１は配線
基板本体で、少なくとも一層の配線パターン層1aを有
し、かつ主面に導体端子（導体パッド）1bを含む実装領
域を有している。２は、前記配線基板本体１の実装領域
にフェースダウンに実装されたベアチップであり、前記
ベアチップ２の入出力端子2aは、配線基板本体１の導体
端子1b面に形設され、かつ層間絶縁体層３を貫挿して主
面に露出した導電性バンプ４の先端部に圧着・接続した
構成を採っている。なお、図１ (a)において、５は配線
パターン層1a間のビア接続で、配線基板本体１の層間絶
縁体層1cを貫挿させた導電性バンプで形成されている。
前記構成の実装回路装置は、図２ (a)〜 (c)に実施態
様例を模式的に示す手段で容易に製造できる。
図１ (b)は図１ (a)の一部を拡大して断面的にそれぞれ
示したものである。図１ (a)， (b)において、１は配線
基板本体で、少なくとも一層の配線パターン層1aを有
し、かつ主面に導体端子（導体パッド）1bを含む実装領
域を有している。２は、前記配線基板本体１の実装領域
にフェースダウンに実装されたベアチップであり、前記
ベアチップ２の入出力端子2aは、配線基板本体１の導体
端子1b面に形設され、かつ層間絶縁体層３を貫挿して主
面に露出した導電性バンプ４の先端部に圧着・接続した
構成を採っている。なお、図１ (a)において、５は配線
パターン層1a間のビア接続で、配線基板本体１の層間絶
縁体層1cを貫挿させた導電性バンプで形成されている。
前記構成の実装回路装置は、図２ (a)〜 (c)に実施態
様例を模式的に示す手段で容易に製造できる。
【００１５】先ず、印刷配線板の製造に使用されている
厚さ18μm の電解銅箔、ポリマータイプの銀系ペースト
（商品名：ケミタイトMS-89.東芝ケミカルKK製）、厚さ
300μm のステンレス鋼板の所定位置に孔を明けて成る
メタルマスクをそれぞれ用意した。そして、前記電解銅
箔面に、メタルマスクを位置決め配置して、銀系ペース
トを印刷して直径 0.3mmの突起状の導電性バンプを被着
形成した。前記印刷した導電性バンプが乾燥後、同一の
メタルマスクを用いて同一位置に再度印刷する方法を複
数回繰り返し、略円錐状の導電性バンプを形成した。
厚さ18μm の電解銅箔、ポリマータイプの銀系ペースト
（商品名：ケミタイトMS-89.東芝ケミカルKK製）、厚さ
300μm のステンレス鋼板の所定位置に孔を明けて成る
メタルマスクをそれぞれ用意した。そして、前記電解銅
箔面に、メタルマスクを位置決め配置して、銀系ペース
トを印刷して直径 0.3mmの突起状の導電性バンプを被着
形成した。前記印刷した導電性バンプが乾燥後、同一の
メタルマスクを用いて同一位置に再度印刷する方法を複
数回繰り返し、略円錐状の導電性バンプを形成した。
【００１６】次いで、前記導電性バンプ形成面に、合成
樹脂シート（たとえばエポキシ系樹脂−ガラスクロス系
プリプレグ）および厚さ18μm の電解銅箔を積層配置
し、加圧プレスによって加圧加工を行って、導電性バン
プ先端部が合成樹脂シートを貫挿し、対向する電解銅箔
面に電気的に接続した両面電解銅箔張り板を作成した。
この両面電解銅箔張り板について、フォトエッチング処
理を施して、図２ (a)に断面的に示すような、主面に導
体端子部1bを含む実装領域を有する配線基板本体１を製
造した。
樹脂シート（たとえばエポキシ系樹脂−ガラスクロス系
プリプレグ）および厚さ18μm の電解銅箔を積層配置
し、加圧プレスによって加圧加工を行って、導電性バン
プ先端部が合成樹脂シートを貫挿し、対向する電解銅箔
面に電気的に接続した両面電解銅箔張り板を作成した。
この両面電解銅箔張り板について、フォトエッチング処
理を施して、図２ (a)に断面的に示すような、主面に導
体端子部1bを含む実装領域を有する配線基板本体１を製
造した。
【００１７】その後、前記配線基板本体１の導体端子1b
形成面に、直径75μm の孔を明けた厚さ75μm のメタル
マスクを位置決め配置して、導体端子1b面に、前記の銀
系ペーストの印刷・乾燥を５回繰り返し、図２ (b)に断
面的に示すごとく、直径75μm ，高さ75μm の導電性バ
ンプ４を設けた。
形成面に、直径75μm の孔を明けた厚さ75μm のメタル
マスクを位置決め配置して、導体端子1b面に、前記の銀
系ペーストの印刷・乾燥を５回繰り返し、図２ (b)に断
面的に示すごとく、直径75μm ，高さ75μm の導電性バ
ンプ４を設けた。
【００１８】次に、図２ (c)に断面的に示すごとく、前
記導電性バンプ４形成面に、たとえば厚さ50μm のエポ
キシ樹脂−ガラスクロス系プリプレグ３を介して、ベア
チップ２をベアチップ・ボンダ（図示せず）にて、導電
性バンプ４および入出力端子2aを対応・位置合わせし
た。その後、ベアチップ２をベアチップ・ボンダのボン
ディングヘッドで 150℃に加熱しながら、配線基板本体
１面に約 5分間押圧した。この加熱・加圧によって、導
電性バンプ４先端部がエポキシ樹脂−ガラスクロス系プ
リプレグ層３を貫挿し、塑性変形しながら対応するベア
チップ２の入出力端子2a面接続する一方、エポキシ樹脂
−ガラスクロス系プリプレグ層３が硬化して、前記図１
(a) ， (b)に示すような実装回路装置が得られた。
記導電性バンプ４形成面に、たとえば厚さ50μm のエポ
キシ樹脂−ガラスクロス系プリプレグ３を介して、ベア
チップ２をベアチップ・ボンダ（図示せず）にて、導電
性バンプ４および入出力端子2aを対応・位置合わせし
た。その後、ベアチップ２をベアチップ・ボンダのボン
ディングヘッドで 150℃に加熱しながら、配線基板本体
１面に約 5分間押圧した。この加熱・加圧によって、導
電性バンプ４先端部がエポキシ樹脂−ガラスクロス系プ
リプレグ層３を貫挿し、塑性変形しながら対応するベア
チップ２の入出力端子2a面接続する一方、エポキシ樹脂
−ガラスクロス系プリプレグ層３が硬化して、前記図１
(a) ， (b)に示すような実装回路装置が得られた。
【００１９】上記で製造した実装回路装置について、配
線基板本体１の導体端子1b−導電性バンプ４−ベアチッ
プ２の入出力端子2aの電気的な接続状態を試験したとこ
ろ、接触抵抗はいずれも 0.1Ω程度以下で、電気的およ
び機械的に良好な実装を構成していた。
線基板本体１の導体端子1b−導電性バンプ４−ベアチッ
プ２の入出力端子2aの電気的な接続状態を試験したとこ
ろ、接触抵抗はいずれも 0.1Ω程度以下で、電気的およ
び機械的に良好な実装を構成していた。
【００２０】実施例２ この実施例は、前記実施例１で示した実装回路装置と同
様の構造を採っている。つまり、実施例１における実装
回路装置の製造態様においては、前記図２ (c)に図示し
たように、配線基板本体１の導電性バンプ４形成面とベ
アチップ２の入出力端子2a面都の間に、エポキシ樹脂−
ガラスクロス系プリプレグ３を介挿・配置した。しか
し、この実施例では、エポキシ樹脂−ガラスクロス系プ
リプレグ３を介挿・配置する代りに、図３に断面的に示
すごとく、未硬化状態では流動性を有する絶縁体、たと
えば液状のエポキシ樹脂３′を実装領域の中央部に塗布
している。 そして、ベアチップ２をベアチップ・ボン
ダ（図示せず）にて、導電性バンプ４および入出力端子
2aを対応・位置合わせした後、ベアチップ２をベアチッ
プ・ボンダのボンディングヘッドで 150℃に加熱しなが
ら、配線基板本体１面に約 5分間押圧した。この加熱・
加圧によって、導電性バンプ４先端部が液状のエポキシ
樹脂３′層を貫挿し、塑性変形しながら対応するベアチ
ップ２の入出力端子2a面に接続する一方、前記樹脂層
３′が硬化して、前記図１(a) ， (b)に示すような実装
回路装置が得られた。
様の構造を採っている。つまり、実施例１における実装
回路装置の製造態様においては、前記図２ (c)に図示し
たように、配線基板本体１の導電性バンプ４形成面とベ
アチップ２の入出力端子2a面都の間に、エポキシ樹脂−
ガラスクロス系プリプレグ３を介挿・配置した。しか
し、この実施例では、エポキシ樹脂−ガラスクロス系プ
リプレグ３を介挿・配置する代りに、図３に断面的に示
すごとく、未硬化状態では流動性を有する絶縁体、たと
えば液状のエポキシ樹脂３′を実装領域の中央部に塗布
している。 そして、ベアチップ２をベアチップ・ボン
ダ（図示せず）にて、導電性バンプ４および入出力端子
2aを対応・位置合わせした後、ベアチップ２をベアチッ
プ・ボンダのボンディングヘッドで 150℃に加熱しなが
ら、配線基板本体１面に約 5分間押圧した。この加熱・
加圧によって、導電性バンプ４先端部が液状のエポキシ
樹脂３′層を貫挿し、塑性変形しながら対応するベアチ
ップ２の入出力端子2a面に接続する一方、前記樹脂層
３′が硬化して、前記図１(a) ， (b)に示すような実装
回路装置が得られた。
【００２１】上記で製造した実装回路装置について、配
線基板本体１の導体端子部1b−導電性バンプ1d−ベアチ
ップ２の入出力端子2aの電気的な接続状態を試験したと
ころ、接触抵抗はいずれも 0.1Ω程度以下で、電気的お
よび機械的に良好な実装を構成していた。
線基板本体１の導体端子部1b−導電性バンプ1d−ベアチ
ップ２の入出力端子2aの電気的な接続状態を試験したと
ころ、接触抵抗はいずれも 0.1Ω程度以下で、電気的お
よび機械的に良好な実装を構成していた。
【００２２】なお、前記配線基板本体１は、次のように
して製造されたものでものである。先ず、厚さ18μm の
電解銅箔、ポリマータイプの銀系ペースト（商品名：ケ
ミタイトMS-89.東芝ケミカルKK製）、厚さ 100μm のス
テンレス鋼板の所定位置に 0.1mm径の孔を明けて成るメ
タルマスクをそれぞれ用意した。そして、前記電解銅箔
面に、メタルマスクを位置決め配置して、銀系ペースト
を印刷して突起状の導電性バンプを、ほぼ方形に 0.2mm
程度のピッチで被着形成した。前記印刷した導電性バン
プが乾燥後、同一のメタルマスクを用いて同一位置に再
度印刷する方法を４回繰り返し、高さ60〜 100μm の略
円錐状の導電性バンプを形成した。
して製造されたものでものである。先ず、厚さ18μm の
電解銅箔、ポリマータイプの銀系ペースト（商品名：ケ
ミタイトMS-89.東芝ケミカルKK製）、厚さ 100μm のス
テンレス鋼板の所定位置に 0.1mm径の孔を明けて成るメ
タルマスクをそれぞれ用意した。そして、前記電解銅箔
面に、メタルマスクを位置決め配置して、銀系ペースト
を印刷して突起状の導電性バンプを、ほぼ方形に 0.2mm
程度のピッチで被着形成した。前記印刷した導電性バン
プが乾燥後、同一のメタルマスクを用いて同一位置に再
度印刷する方法を４回繰り返し、高さ60〜 100μm の略
円錐状の導電性バンプを形成した。
【００２３】次いで、前記電解銅箔の導電性バンプ形成
面側に、基板本体を成す厚さ50μmの合成樹脂シートお
よび電解銅箔を積層配置した。この積層体を、 180℃に
保持した熱プレス機の熱板間にセットし、加圧してその
まま15分間保持し、導電性バンプ先端部が合成樹脂シー
トを貫挿して対向する電解銅箔面に接続した両面銅箔張
り積層板を得た。その後、前記両面銅箔張り積層板の両
銅箔をフォトエッチング処理して配線パターンニング
し、この配線パターン面の所定位置に、前記と同様に導
電性バンプを形成した。この導電性バンプ形成面に、合
成樹脂シートおよび電解銅箔を積層配置し、 180℃に保
持した熱プレス機の熱板間にセット・加圧して、配線パ
ターンとビア接続した両面銅箔張り積層板を得た。その
後、前記両面銅箔張り積層板の両銅箔をフォトエッチン
グ処理で配線パターンニングし、主面に導電体端子（導
電体パッド）を含む配線パターンを有する多層配線基板
を得た。
面側に、基板本体を成す厚さ50μmの合成樹脂シートお
よび電解銅箔を積層配置した。この積層体を、 180℃に
保持した熱プレス機の熱板間にセットし、加圧してその
まま15分間保持し、導電性バンプ先端部が合成樹脂シー
トを貫挿して対向する電解銅箔面に接続した両面銅箔張
り積層板を得た。その後、前記両面銅箔張り積層板の両
銅箔をフォトエッチング処理して配線パターンニング
し、この配線パターン面の所定位置に、前記と同様に導
電性バンプを形成した。この導電性バンプ形成面に、合
成樹脂シートおよび電解銅箔を積層配置し、 180℃に保
持した熱プレス機の熱板間にセット・加圧して、配線パ
ターンとビア接続した両面銅箔張り積層板を得た。その
後、前記両面銅箔張り積層板の両銅箔をフォトエッチン
グ処理で配線パターンニングし、主面に導電体端子（導
電体パッド）を含む配線パターンを有する多層配線基板
を得た。
【００２４】本発明は上記実施例に限定されるものでな
く、発明の趣旨を逸脱しない範囲でいろいろの変形を採
り得る。たとえば、絶縁体層としてはエポキシ樹脂−ガ
ラスクロス系の代わりに、エポキシ樹脂，ポリイミド樹
脂，ポリサルホン樹脂などを用いてもよい。また、ベー
スとなる配線基板本体、すなわちベアチップの入出力端
子に接続する導電性バンプを設置する配線基板本体は、
前記のように導電性バンプによってビア接続を形成した
ものに限られない。
く、発明の趣旨を逸脱しない範囲でいろいろの変形を採
り得る。たとえば、絶縁体層としてはエポキシ樹脂−ガ
ラスクロス系の代わりに、エポキシ樹脂，ポリイミド樹
脂，ポリサルホン樹脂などを用いてもよい。また、ベー
スとなる配線基板本体、すなわちベアチップの入出力端
子に接続する導電性バンプを設置する配線基板本体は、
前記のように導電性バンプによってビア接続を形成した
ものに限られない。
【００２５】
【発明の効果】請求項１の発明によれば、フェースダウ
ンに実装されたベアチップの入出力端子は、層間絶縁体
層を貫挿して主面に露出した導電性バンプ先端部の圧着
による塑性変形で密に接続している。つまり、露出した
導電性バンプの高さに、たとえば± 7μm 程度のバラツ
キがあっても、圧着による塑性変形で吸収され、接触抵
抗 0.1Ω以下の接続が確保され、高密度で高信頼性の実
装回路装置として機能する。
ンに実装されたベアチップの入出力端子は、層間絶縁体
層を貫挿して主面に露出した導電性バンプ先端部の圧着
による塑性変形で密に接続している。つまり、露出した
導電性バンプの高さに、たとえば± 7μm 程度のバラツ
キがあっても、圧着による塑性変形で吸収され、接触抵
抗 0.1Ω以下の接続が確保され、高密度で高信頼性の実
装回路装置として機能する。
【００２６】請求項２および請求項３の発明によれば、
配線基板部の製造的過程で、穿孔加工などを伴わずに、
かつ同時にベアチップがフェースダウンに実装されるの
で、工程を省略しながら、高密度で高信頼性の実装回路
装置を容易に、また歩留まりよく低コストで提供するこ
とができる。
配線基板部の製造的過程で、穿孔加工などを伴わずに、
かつ同時にベアチップがフェースダウンに実装されるの
で、工程を省略しながら、高密度で高信頼性の実装回路
装置を容易に、また歩留まりよく低コストで提供するこ
とができる。
【図面の簡単な説明】
【図１】(a)は本発明に係る実装回路装置の要部構成例
を示す断面図、 (b)は (a)の一部拡大断面図。
を示す断面図、 (b)は (a)の一部拡大断面図。
【図２】本発明に係る実装回路装置の製造方法例を模式
的に示すもので、 (a)は導体端子を含む実装領域を有す
る配線基板本体の要部構成例を示す断面図、 (b)は配線
基板本体の導体端子面に導電性バンプを設けた状態を示
す断面図、 (c)は導電性バンプ形成面側に合成樹脂系シ
ートおよびベアチップを位置決め積層する状態を示す断
面図。
的に示すもので、 (a)は導体端子を含む実装領域を有す
る配線基板本体の要部構成例を示す断面図、 (b)は配線
基板本体の導体端子面に導電性バンプを設けた状態を示
す断面図、 (c)は導電性バンプ形成面側に合成樹脂系シ
ートおよびベアチップを位置決め積層する状態を示す断
面図。
【図３】本発明に係る実装回路装置の他の製造方法例
で、導電性バンプ形成面側に未硬化状態で流動性を示す
絶縁体およびベアチップを位置決め積層する状態を示す
断面図。
で、導電性バンプ形成面側に未硬化状態で流動性を示す
絶縁体およびベアチップを位置決め積層する状態を示す
断面図。
１……配線基板本体 1a……配線パターン層 1b……導体端子（導体パッド） 1c……配線基板本体の層間絶縁体層 ２……ベアチップ（半導体チップ） 2a……ベアチップの入出力端子 ３……層間絶縁体シート ３′……未硬化状態で流動性を示す絶縁体 ４……導電性バンプ ５……ビア接続
Claims (3)
- 【請求項１】 少なくとも一層の配線パターン層を有
し、かつ主面に導体端子を含む実装領域を有する配線基
板本体と、前記実装領域の導体端子に対してフェースダ
ウンに実装されたベアチップとを備えた実装回路装置で
あって、 前記ベアチップの入出力端子は、配線基板本体面上の層
間絶縁体層を貫挿して主面に露出した導電性バンプの先
端部に圧着・接続していることを特徴とする実装回路装
置。 - 【請求項２】 配線基板本体主面の導体端子面上に導電
性バンプを設ける工程と、 前記導電性バンプを設けた面に導電性バンプの先端が貫
挿可能な絶縁体層を積層配置する工程と、 前記絶縁体層上に入出力端子を導電性バンプに対応させ
てベアチップをフェースダウンに位置決め配置する工程
と、 前記ベアチップおよび配線基板本体に圧力を加え、絶縁
体層を貫挿する導電性バンプ先端側を対応するベアチッ
プの入出力端子面にそれぞれ接続させる工程と、 前記
絶縁体層を硬化させ、ベアチップおよび配線基板本体を
一体化する工程とを具備することを特徴とする実装回路
装置の製造方法。 - 【請求項３】 配線基板本体主面の導体端子面上に導電
性バンプを設ける工程と、 前記導電性バンプを設けた面に流動性を有する絶縁体層
を配置する工程と、 前記絶縁体層上に入出力端子を導電性バンプに対応させ
てベアチップをフェースダウンに位置決め配置する工程
と、 前記ベアチップおよび配線基板本体に圧力を加え、絶縁
体層を貫挿する導電性バンプ先端側を対応するベアチッ
プの入出力端子面にそれぞれ接続させる工程と、 前記
絶縁体層を硬化させ、ベアチップおよび配線基板本体を
一体化する工程とを具備することを特徴とする実装回路
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7161966A JPH0918151A (ja) | 1995-06-28 | 1995-06-28 | 実装回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7161966A JPH0918151A (ja) | 1995-06-28 | 1995-06-28 | 実装回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0918151A true JPH0918151A (ja) | 1997-01-17 |
Family
ID=15745468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7161966A Abandoned JPH0918151A (ja) | 1995-06-28 | 1995-06-28 | 実装回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0918151A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010267671A (ja) * | 2009-05-12 | 2010-11-25 | Fujitsu Ltd | 電子部品内蔵基板の製造方法 |
| WO2011065788A3 (en) * | 2009-11-30 | 2011-11-10 | Lg Innotek Co., Ltd. | Printed circuit board and method of manufacturing the same |
-
1995
- 1995-06-28 JP JP7161966A patent/JPH0918151A/ja not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010267671A (ja) * | 2009-05-12 | 2010-11-25 | Fujitsu Ltd | 電子部品内蔵基板の製造方法 |
| WO2011065788A3 (en) * | 2009-11-30 | 2011-11-10 | Lg Innotek Co., Ltd. | Printed circuit board and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3889856B2 (ja) | 突起電極付きプリント配線基板の製造方法 | |
| US7076869B2 (en) | Solid via layer to layer interconnect | |
| KR100442215B1 (ko) | 인쇄배선회로다층어셈블리및그제조방법 | |
| KR100811034B1 (ko) | 전자소자 내장 인쇄회로기판의 제조방법 | |
| US6544428B1 (en) | Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer | |
| JPH08255982A (ja) | 回路基板及びその製造方法 | |
| JP4024188B2 (ja) | 半導体チップ内蔵配線板の製造方法 | |
| US20090151990A1 (en) | Multilayer wiring board and method of making the same | |
| JPH09116273A (ja) | 多層回路基板及びその製造方法 | |
| US6147870A (en) | Printed circuit assembly having locally enhanced wiring density | |
| JPH1145955A (ja) | 素子内蔵多層配線基板およびその製造方法 | |
| JP4040389B2 (ja) | 半導体装置の製造方法 | |
| JP2001332866A (ja) | 回路基板及びその製造方法 | |
| JPH1093242A (ja) | 印刷配線基板 | |
| JP3930222B2 (ja) | 半導体装置の製造方法 | |
| JP2002246536A (ja) | 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール | |
| JP3428070B2 (ja) | 印刷配線板の製造方法 | |
| JP3474936B2 (ja) | 実装用印刷配線板およびその製造方法 | |
| JPH1093240A (ja) | 多層配線板および多層配線板の製造方法 | |
| JPH1070363A (ja) | 印刷配線板の製造方法 | |
| JP4899409B2 (ja) | 多層プリント配線基板及びその製造方法 | |
| JP3329756B2 (ja) | 多層配線板およびその製造方法 | |
| JPH08264939A (ja) | 印刷配線板の製造方法 | |
| JPH0918151A (ja) | 実装回路装置およびその製造方法 | |
| JPH11112150A (ja) | 多層基板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040322 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040914 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20041013 |