JP2006339365A - 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法 - Google Patents

配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法 Download PDF

Info

Publication number
JP2006339365A
JP2006339365A JP2005161617A JP2005161617A JP2006339365A JP 2006339365 A JP2006339365 A JP 2006339365A JP 2005161617 A JP2005161617 A JP 2005161617A JP 2005161617 A JP2005161617 A JP 2005161617A JP 2006339365 A JP2006339365 A JP 2006339365A
Authority
JP
Japan
Prior art keywords
pattern
wiring board
layer
mold
curable resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005161617A
Other languages
English (en)
Inventor
Hitoshi Kajino
仁 梶野
Takeo Taguchi
丈雄 田口
Kanji Sato
幹二 佐藤
Masato Ishii
正人 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP2005161617A priority Critical patent/JP2006339365A/ja
Priority to CNA2006800191962A priority patent/CN101189924A/zh
Priority to KR1020077030583A priority patent/KR20080017403A/ko
Priority to PCT/JP2006/310933 priority patent/WO2006129734A1/ja
Priority to US11/915,990 priority patent/US20090314525A1/en
Priority to TW095119339A priority patent/TW200718310A/zh
Publication of JP2006339365A publication Critical patent/JP2006339365A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/073—Displacement plating, substitution plating or immersion plating, e.g. for finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Abstract

【課題】新規なインプリント用モールドを用いた配線基板の製造方法およびこのようにして形成される新規な配線基板を提供する。
【解決手段】表面に凹部２４を有する絶縁体層３４と該凹 部に充填された導電性 金属４５と有する配線基板であって、該凹部に充填された 導電性金属によって凹状配線パターンが形成されていると共に、該絶縁体層における凹部の断面幅 が、該絶縁体層の表面から深部に向かって減少するように形成されている。さらに、その製造方法は、例えば支持基板３２に形成された硬化性 樹脂層３３に、同一断面における支持基台側の断面幅が先端側の断面幅よりも広く形成された押し型パターンを有する配線基板用のモールド１０を侵入させて、 モールドのパターンを硬化性樹脂層に転写し、形成された凹部に金属を析出させることにより製造ることができる。
【選択図】図３

Description

本発明は、絶縁性の樹脂基板の厚さ方向に深さの異なる配線パターンが形成された配線基板およびこのような配線基板を製造する方法、さらにビアホールの形成方法、並びに、多層積層配線基板の製造方法に関する。さらに詳しくは本発明は、エッチング法を利用して押し型パターンが形成されたモールドを、硬化性樹脂に侵入させて、凹部を形成し、この凹部に導電性金属を充填することにより形成される配線基板およびその製造方法、さらには、このようにして形成された配線パターンを有する多段積層配線基板の製造方法、絶縁体層を貫通するビアホールの形成方法に関する。
電子部品を実装するためのフィルムキャリアが使用されている。従来から使用されているフィルムキャリアは、ポリイミドフィルムの表面に銅などの導電性金属を配置して、この導電性金属からなる層の表面に感光性樹脂を塗布し、この感光性樹脂を露光現像することにより所望のパターンを形成し、このようにして形成されたパターンをマスキングレジストとして金属層をエッチングすることにより形成されている。
近時、このようなフィルムキャリアは非常に細線化されており、このような細線化された配線パターンを形成するためには導電性金属からなる金属層を薄くする必要がある。こうして形成された超微細配線パターンは、線幅が狭い上に、線厚も薄いために通電したときの電気抵抗値が大きくなりやすく、従って配線パターンからのジュール熱によるフィルムキャリア自体の発熱量が大きくなるという問題がある。フィルムキャリアの発熱を抑えるためには形成される配線パターンの断面積を大きくすればよいが、超微細配線パターンを形成するためには、配線パターンを形成するための導電性金属層の厚さを薄くする必要があり、従って、絶縁フィルムの表面に導電性金属箔などを用いて形成された金属層をエッチングして配線パターンを形成する従来のフィルムキャリアの製造方法では、発熱の面で細線化に限界がある。
こうしたフィルムキャリアの細線化とは別に、先端電子部品である半導体パッケージにおいては、複数の導体層と絶縁層とを重ねて厚さ方向に電気的な導通性を確保したビルドアップ配線板が広く使用されている。このようなビルドアップ配線板において、積層された層間に電気的導通を確保する方法として、積層された絶縁層にビアホールを形成し、このビアホール内にメッキ層を形成して厚さ方向の導通性を確保する方法、ビアホール内に導電性ペーストを充填して厚さ方向の導通性を確保する方法、銀バンプを形成して絶縁体層をこの銀バンプで突き破って厚さ方向の導通性を確保する方法、ビアポストにより厚さ方向の導通性を確保する方法などが採用されている（エレクトロニクス実装学会誌,Vol.2、No.6. p450-453 (1999);非特許文献１、エレクトロニクス実装学会誌Vol.2、No.1.( p6-81999)非特許文献２参照）。
しかしながら、上記のような方法では、配線パターンを形成する工程と、配線基板の厚さ方向に導通性を確保する工程とは全く別の工程であり、ビルドアップ配線板を形成するのに非常に複雑な工程を経る必要があった。また、このようにして形成された層間接続で接続不良が発生することも多く、より確実でかつ簡便な方法で層間接続を確保する方法が求められている。さらに、配線パターンが細線化し、配線パターンが高密度化するに伴いビアホールを形成するための領域も制限されるようになってきており、厚さ方向に導通性を確保するビアホールの形成面積も小さくなってきており、従来のビアホールの内周壁面にメッキ層を形成して厚さ方向に導通性を確保する方法ではビアホールおよびその周りの
ランドによって占有する面積が大きく、昨今の配線パターンの細線化および高密度化に対処できにくくなりつつある。また、従来のビアホールあるいはバンプにより厚さ方向の導通性を確保する方法では、積層された配線基板の厚さ方向の同じ位置にビアホールなどを重ねて形成すること（スタックアップビアを形成すること）が難しいために、各層で形成するビアホールの厚さ方向における位置をずらして形成（シーケンシャルビルドアップ）することが多く、半導体パッケージの設計の自由度が制限を受けることがある。
ところで、インプリント法と呼ばれるレジストパターンの製造方法が提案されている（例えばS. Y. Chouら,Appl. Phys. Lett.,vol167,p3314(1995) 非特許文献３参照）。このインプリント法によるパターンの形成方法は、まず、シリコン基板を電子ビームリソグラフィ法などでエッチングすることにより表面に凹凸形状を有するモールドを作成し、次いで、基板上にPMMAなどの樹脂膜を塗布し、この樹脂膜を基板と共に軟化点以上の温度に加熱してから、この軟化した樹脂膜にモールドを圧着させて、モールドに形成された凹凸を樹脂膜に転写し、樹脂膜を軟化点以下の温度に冷却して樹脂膜に転写された凹凸形状を固定する。次いで、モールドを樹脂膜表面から撤去して、凹凸を有する樹脂膜の内、凹部の底面に存在する残膜をリアクティブイオンエッチング(RIE)などの異方性プラズマエッチ
ング法により除去する。インプリント法は、シリコン基板の表面に形成された凹凸を有する樹脂膜を利用してレジストパターンを形成する方法である。
上記のようなインプリント法は、シリコン基板に形成された凹凸を樹脂膜に転写する際に用いる樹脂の軟化点以上の温度に樹脂を加熱し、凹凸を転写後には、樹脂を軟化点以下の温度に冷却することが必要であり、処理時間が長くなるという問題がある。
また、上記のようなインプリント法で用いられるモールドは、例えばシリコン基板を電子ビームリソグラフィ法などでエッチングすることにより形成されるので、凹凸が転写された樹脂層をモールドから離型する際に樹脂膜の一部がモールド内に残存することがあるという問題もある。
こうした問題点を解消するものとして、特許文献１（特開2004-304097号公報）には、
インプリント法において、PMMAのような熱硬化性の樹脂の代わりに光硬化性樹脂を用いて、モールドとして光透過性を有するモールド基板を用いることが開示されている。このような光硬化性樹脂を用いて光硬化反応により樹脂を硬化させることにより、モールドの加熱・冷却の工程を行うことなく、光硬化によって樹脂を硬化させるためにその製造工程を簡略することができる。
しかしながら、上記の方法では、モールドが、シリコン基板表面にシリコン基板を電子ビームリソグラフィ法などでエッチングすることにより表面に凹凸形状を有することにより形成するために、モールドに形成された凹凸が転写された光硬化性樹脂からモールドを脱型する際に、硬化した樹脂がモールド内に残存し易いという問題がある。
また、特許文献２（特開2000-194142号公報）にも、熱硬化性樹脂の代わりに光硬化性
樹脂を用いることが開示されているが、上記と同様の問題がある。
さらに、特許文献３（特開2003-77807号公報）には、パターン形成用の凸部または凹部が形成されている圧着面を有するモールド本体にフッ素原子を含むプラズマ処理により表面に疎水化処理された表面処理層を有するモールドが開示されている。このようにフッ素原子を含むプラズマ処理により表面処理をすることにより、脱型に関してはある程度の改善が期待できるが、モールドに形成される凹凸形状が基板に対して略直角であり、凹凸の表面状態を改善したとしても、このようにして形成された凹凸内に侵入して形成された樹脂硬化体からモールドを脱型する際に、形成された凹凸に欠損が生じ易いという問題点は依然として存在する。
特開2004-304097号公報 特開2000-194142号公報 特開2003-77807号公報 エレクトロニクス実装学会誌,vol.2, No.6. p450-453 (1999)「ビルドアップ配線板の工法と特徴」 エレクトロニクス実装学会誌vol.2, No.1 p6-8 (1999)「ビルドアップ技術の動向と将来」 S. Y. Chouら, Appl. Phys. Lett.,vol.167, p3314(1995)
本発明は、新規なインプリント用モールドを用いた配線基板の製造方法およびこのようにして形成される新規な配線基板を提供することを目的としている。
さらに本発明は、上記のようなモールドを用いて配線基板の表裏面に電気的導通を形成するビアホールの形成方法を提供することを目的としている。
また、本発明は、上記のようにして形成される配線基板を多層に積層した多層配線基板を製造する方法を提供することを目的としている。
本発明の配線基板は、表面に凹部を有する絶縁体層と該凹部に充填された導電性金属と有する配線基板であって、該凹部に充填された導電性金属によって凹状配線パターンが形成されていると共に、該凹状配線パターンの断面幅が、該絶縁体層の表面から深部に向かって減少するように形成されていることを特徴としている。
本発明の配線基板は、支持体表面に未硬化または半硬化の硬化性樹脂層を有する積層体の該硬化性樹脂層に、
支持基台と、該支持基台の一方の表面に突出して形成された押し型パターンとからなり、該押し型パターンの同一断面における支持基台側断面幅が先端側の断面幅よりも広く形成された配線基板形成用モールドを侵入させて、該押し型パターンを転写し、該硬化性樹脂層を硬化させた後、
該モールドから積層体を脱型し、
該脱型した積層体の表面に導電性金属を析出させ、
次いで、該析出金属層を積層体の硬化性樹脂硬化体層表面が露出するように研磨することにより、凹状配線パターンを形成することより製造することができる。
また、本発明のビアホールの形成方法は、
支持体表面に、未硬化または半硬化の硬化性樹脂層を有する積層体の硬化性樹脂層に、
支持基台と、該支持基台の一方の表面に突出して形成された押し型パターンとからなり、該押し型パターンの同一断面における支持基台側断面幅が先端側の断面幅よりも広く形成された配線基板形成用モールドを侵入させて、該押し型パターンを転写し、該硬化性樹脂層を硬化させた後、
該モールドから積層体を脱型し、
該脱型した積層体の表面に導電性金属を析出させ、
次いで、該析出金属層を積層体の硬化性樹脂硬化体層表面が露出するように研磨することにより、該積層体の硬化性樹脂層を貫通するビアホールを形成することを特徴としている。
さらに、本発明の多層積層配線基板の製造方法は、
導電性金属からなる支持体表面に未硬化または半硬化の硬化性樹脂層を有する積層体の
該硬化性樹脂層に、
支持基台と、該支持基台の一方の表面に突出して形成された押し型パターンとからなり、該押し型パターンの同一断面における支持基台側断面幅が先端側の断面幅よりも広く形成された配線基板形成用モールドを侵入させて、該押し型パターンを転写し、該硬化性樹脂層を硬化させた後、
該モールドから積層体を脱型し、
好適には、凹部の底面のスミアを除去した後、
該脱型した積層体の表面に導電性金属を析出させ、
次いで、該析出金属層を積層体の硬化性樹脂硬化体層表面が露出するように研磨することにより、凹状配線パターンを形成すると共に該積層体の硬化性樹脂層を貫通するビアホールを形成し、
該凹状配線パターンおよびビアホールが形成された硬化性樹脂硬化体表面に未硬化または半硬化の硬化性樹脂層を形成し、該硬化性樹脂層に、
支持基台と、該支持基台の一方の表面に突出して形成された押し型パターンとからなり、該押し型パターンの同一断面における支持基台側断面幅が先端側の断面幅よりも広く形成された配線基板形成用モールドを侵入させて、該押し型パターンを転写し、該硬化性樹脂層を硬化させた後、
該硬化性樹脂硬化体をモールドから脱型し、
好適には、凹部の底面のスミアを除去した後、
該脱型した硬化性樹脂層積層体の表面に導電性金属を析出させ、
次いで、該析出金属層を積層体の硬化性樹脂硬化体層表面が露出するように研磨することにより、凹状配線パターンを形成すると共に該積層体の硬化性樹脂層を貫通するビアホールを形成する工程を少なくとも１回行うことを特徴としている。
本発明では、金属層をエッチングすることにより形成された押し型パターンを有するモールドを用いて、未硬化または半硬化の硬化性樹脂層に凹部を形成し、この凹部に導電性金属を充填して硬化性樹脂硬化体の内部に凹状配線パターンを形成しているので、こうして形成された凹状配線パターンは、絶縁体層である硬化性樹脂硬化体の表面から深部に向かって、同一断面における断面幅が減少するように形成されている。また、本発明の配線基板には、深さの異なる複数種類の凹状配線パターンを有することができ、さらにこのような深さの異なる凹状配線パターンの内で最も深く形成された凹状配線パターンが絶縁体層である硬化性樹脂硬化体の裏面側にまで貫通していてもよい。このように絶縁体層の裏面側にまで達する凹状配線パターンは、この配線基板の表裏面に電気的な導通性を確保するビアホールである。
本発明の配線基板の製造方法によれば、絶縁体層に凹状配線パターンを形成すると同時に、この絶縁体層にビアホールを形成することができる。
しかも、本発明で使用されるモールドは、押し型パターンを金属層をエッチングすることにより形成されており、押し型パターンの断面形状が支持基台側の底辺が頂部よりも広い台形状に形成されているので脱型が容易であり、欠陥の少ない配線基板を製造することができる。
本発明の配線基板には、硬化性樹脂層が硬化することにより形成された絶縁体層に表面から深さ方向に凹状の配線パターンが形成されており、この凹状配線パターンは、支持基台の表面に形成された金属層の表面に感光性樹脂層を形成し、この感光性樹脂層を露光現像して所望のパターンを形成し、こうして形成されたパターンをマスキング材として金属層をエッチングすることにより所望の押し型パターンが形成されたモールドを用いて、硬化性樹脂層に押し型パターンを転写することにより形成することができる。
即ち、本発明で使用されるモールドは、支持基台の表面に形成された金属層の表面に感光性樹脂層を形成し、この感光性樹脂層を露光現像することにより所望のパターンを形成し、こうして形成されたパターンをマスキング材として金属層をエッチングして所望の押し型パターンを形成している。このようにして形成された押し型パターンの断面を見ると、押し型パターンの頂部の幅よりも支持基台側である底部の断面の幅が広く形成されている台形状の形状を有する。このモールドに形成された押し型パターンを硬化性樹脂層に侵入させて硬化性樹脂層を硬化させ、次いで、このモールドから硬化性樹脂硬化体を脱型することにより、硬化性樹脂硬化体（絶縁体層）に凹部配線パターンを形成するための凹部を形成することができる。このように絶縁体層に凹部を形成する押し型パターンの形状が上記のように略台形状を有することから、脱型を容易に行うことができ、硬化性樹脂硬化体（絶縁体層）に欠落などが生じにくく、特に個々の線幅が狭く、線深さの深い凹部を形成しても脱型が容易であり欠陥が生じにくい。従って、本発明によれば、配線密度を挙げるために配線幅を狭くして、面積抵抗値を低くするために配線深さを深くした配線を容易に形成することができる。
さらに、こうした本発明の配線基板における凹状配線パターンの線幅は、通常の場合１０μｍ以下、さらに露光・現像精度を上げることにより、ナノメーターサイズの線幅を有する凹状配線パターンを形成することも可能である。しかも、このように線幅を細くしても、樹脂硬化体の厚さ方向に深く配線パターンを形成することにより、配線基板に形成された凹状配線パターンの断面積を一定以上に確保することができ、従って、本発明の配線基板に形成された凹部配線パターンの電気抵抗値が著しく高くなることがなく、この凹部配線パターンに通電した際に生ずるジュール熱による配線基板の過熱を防止することができる。
また、モールドの押し型パターンを、例えばハーフエッチングを繰り返して形成することにより、高さの異なるパターンを有する形成することができ、このような押し型パターンを使用することにより、深さの異なる凹部を一括して形成することができる。
このようなモールドに形成された最も高さの高い押し型パターンにより形成される硬化性樹脂硬化体（絶縁体層）を貫通する貫通孔を用いて、ビアホールを形成することができる。そして、本発明によればこのようなビアホールの形成を配線パターンの形成と同時に行うことができる。
さらに、上記のモールドを用いて硬化性樹脂層に所望のパターンを転写して凹部配線パターンを形成する操作を繰り返すことにより、複数の配線基板が積層された多層積層配線基板を製造することができる。このような多層積層配線基板においては、積層される配線基板間の電気的導通を確保するビアホールの形成位置が自由に選定でき、しかも、積層された配線基板間で確実に電気的接続を確保することができ、このようにして積層された基板間で電気的接続を形成するビアホールの占有面積も小さい。
次に本発明の配線基板およびその製造方法、多層積層配線基板の製造方法、並びに、ビアホールの形成方法について具体的に説明する。
図１に本発明の配線基板を製造する際に使用するモールドおよびこのモールドを用いて本発明の配線基板の製造方法において形成される基板の断面の例を模式的に示す断面図である。
図１において、本発明で使用する配線基板形成用のモールドは付番10で示されている。本発明で使用する配線基板形成用のモールド10は、支持基台12とこの支持基台12の一方の表面に形成された押し型パターン14a,14bを有している。
本発明で使用する配線基板形成用のモールド10を形成する支持基台12は、金属押し型パターン14a,14bを保持するものであり、金属、ガラス、樹脂などで形成することができる
。
本発明で使用する配線基板形成用のモールド10を構成する支持基台12は、配線基板を形成する絶縁体層が熱硬化性樹脂の硬化体である場合には、金属、合成樹脂、ガラスなど、あるいはこれらを組み合わせた板状体で形成することができる。
また、モールド10を形成する支持基台12は、配線基板を形成する絶縁体層が感光性樹脂の硬化体である場合には、感光性樹脂34を硬化させるための光を透過する石英、石英ガラス、ガラス、透明合成樹脂などあるいはこれらを組み合わせて形成された光透過性の板状体が使用される。特に本発明では、絶縁体層が感光性樹脂の硬化体である場合には、光硬化性樹脂の硬化には、電子線、紫外光、可視光、赤外光など種々の光線を使用することができるが、本発明では、比較的短波長の可視光、あるいは、紫外光、好ましくは、短波長の可視光あるいは紫外線を使用することが望ましく、光透過性基台12としてガラス基台を用いる場合には、これらの光線を透過する特性を有する石英、石英ガラス、パイレックスTMなどを使用することが好ましい。また、光透過性基台12として光透過性樹脂を使用する場合には、上記のような光線の透過性のよい、アクリル樹脂、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリカーボネート、ポリメチルメタクリル酸メチルなどを使用することができる。またここで使用する光透過性の樹脂は、押し型パターンをエッチングにより形成することから、エッチング液に対して安定な樹脂を使用することが望ましい。また、光硬化性樹脂を用いる場合には、光硬化性樹脂は、殆どが光重合により硬化するが、光の照射によってモノマーを完全硬化させるためには、光照射時間を著しく長くする必要があり、通常の場合、配線基板形成用モールドによって賦形される形態が保持できる程度に光硬化性樹脂を硬化させた後には、加熱硬化して硬化反応を完結させることが好ましく、このようにして加熱硬化する場合には、こうした熱硬化の際の加熱温度にも耐えうる程度、例えば軟化温度１２０℃以上の樹脂を使用することが好ましい。このような条件から本発明で光透過性樹脂を使用する場合には、ポリカーボネートを使用することが好ましい。
このような支持基台12は、特に可撓性を有している必要はなく、また、型押しの際にある程度の圧力をかけることから、ある程度の厚さを有することが望ましく、この支持基台12の厚さは通常は０．３〜５０mm、好ましくは０．５〜２０mmの範囲内にある。
上記のような支持基台12の表面には、押し型パターン14a,14b,14c・・・が形成されて
いる。本発明で使用する配線基板形成用のモールド10には、図１および図２(i)に示すよ
うに、高さの異なる複数の押し型パターン14a,14b,14c・・・が形成されている。そして
、このような図１あるいは図２(i)に示すように、モールド10に形成されている押し型パ
ターン14a,14b,14c・・・の頂部14a-t,14b-tにおける押し型パターンの断面幅Wa２あるいはWb２と、押し型パターン14a,14b,14c・・・の支持基台12側における底部14a-b, 14b-b
の断面幅Wa１あるいはWb１とは異なっている。例えば、底部14a-bの断面幅Wa1と、頂部14a-tの断面幅Wa2とを比較してみると、明らかに頂部14a-tの断面幅Wa2は、底部14a-bの断
面幅Wa1よりも狭く形成されている。このように押し型パターンの頂部の断面幅を底部よ
りも狭く形成することにより、付番３４で示される硬化性樹脂が硬化した後、本発明で使用する金属製のモールド10を良好に脱型することができる。特に本発明では、頂部と底部との断面幅の比（Ｗ１／Ｗ２）、具体的にはWa1／Wa2、あるいは、Wb1／Wｂ2が、通常は
１．０１〜２．０、好ましくは１．１〜１．５の範囲内にすることにより型抜きを容易に行うことができる。Ｗ１／Ｗ２が上記下限を下回るとモールドの脱離性が悪くなり、また上記上限を上回るとファイン回路の形成が困難になる。さらに、硬化性樹脂が光硬化性樹
脂である場合には、このように押し型パターンに傾斜をつけることにより、押し型パターンの法面にも光透過性基台側から照射した光があたり、この法面部分も光硬化するので脱型した時の光硬化性樹脂から形成されるパターン形状が崩れにくく、さらに、法面の光硬化反応も進んでいるので、硬化性樹脂が押し型パターンに付着するのを有効に防止することができる。
また、本発明で使用するモールド10には、高さの異なる複数の押し型パターンが形成されている。図１では、硬化性樹脂34の層厚Rdと略同一の高さTa1を有する押し型パターン14aと、この高さTa1の約１／２の高さTb1を有する押し型パターン14bが形成された態様が
示されており、図２(i)には押し型パターン14aおよび押し型パターン14bのほかに、押し
型パターン14bの略半分の高さを有する押し型パターン14cが形成された対応が示されている。なお、図1に示すように、最も高い押し型パターン14aの高さTa1は、硬化性樹脂層の
厚さTdと同じ厚さ（あるいは高さ）であってもよいが、硬化性樹脂層３４が形成されている支持体３２との接触により、押し型パターン14aの先端と、支持体３２とが直接接触す
ると、金属押し型パターン14aの先端磨耗が生じ易いので、図１に示すように厚さBtだけ
硬化性樹脂層34の厚さを厚くすることが望ましい。通常Ｂｔの厚さは、０．０１〜３μｍ程度である。
本発明で使用するモールド10は、支持基台12表面に金属層11を形成し、この金属層11を選択的にエッチングすることにより形成することができる。
図２(a)〜(i)には、ガラス基台のような光透過性金属12の表面に、金属からなる金属層11を形成し、この金属層11の表面に感光性樹脂層13を形成して、この感光性樹脂層13の表面に所望のパターンが形成されたマスク16を配置して（図2(a)）、このマスク16側から光を照射して感光性樹脂層13を露光現像してパターン13aを形成した状態が示されている（
図２(b)）。ここで使用する金属層11を形成する金属としては、ニッケル、ニッケル合金
、コバルト、コバルト合金、銅、銅合金およびこれらの金属の合金を挙げることができる。
本発明で使用するモールド10は、例えば図２に示すようにして製造することができる。
図２は、本発明で使用する配線基板形成用のモールドを３回のエッチング工程を経て製造する例に基いて、それぞれの工程におけるモールドの断面を模式的に示す図である。
本発明で使用する配線基板形成用のモールド10を製造する際には、図２(a)に示すよう
に、支持基台12の一方の表面に金属層11を形成する。この金属層11は、例えば支持基台12の表面に上述の金属を無電解メッキ、電気メッキ、ラミネート、スパッタリングなどを利用して形成することができる。この金属層11の厚さは、形成しようとする配線パターンの深さによって適宜選定することができる。
このようにして形成された金属層11の表面に感光性樹脂層13を形成し、この感光性樹脂層13の表面に所望の形状に形成されたマスク16を配置して、このマスク16の上面から光を照射して感光性樹脂層13を露光する。本発明で感光性樹脂層13を形成する感光性樹脂には、例えば上記のようにして光を照射すると、光が照射された部分が硬化するタイプのものと、感光性樹脂を塗布すると硬化体が形成されるがこの硬化体に光を照射すると、光が照射された部分が溶出可能に軟化するタイプのものとがあるが、本発明においてはいずれのタイプの感光性樹脂を使用することもできる。図２は後者の例を示している。
図２(a)および(b)において、マスク16によって露光現像されたパターンは付番13aで示
されている。即ち、図２(a)に示すように、金属層11の表面に感光性樹脂層13を形成して
、この感光性樹脂層13の表面にマスク16を配置して感光性樹脂層13を露光し、さらに現像することにより図２(b)に示すようにマスク16に対応した部分の感光性樹脂の硬化体13aが
金属層11表面に残存する。
本発明では、このように金属層11の表面に残存した感光性樹脂の硬化体13aをエッチン
グレジストとして、金属層11をエッチングする。
ここで金属層11のエッチングに使用されるエッチング剤は、金属層11を形成する金属によって異なるが、当業者が通常のエッチング工程で使用するエッチング剤を使用することができる。
図２(c)に上記のようにして形成された感光性樹脂の硬化体をエッチングレジスト（マ
スキング材）13aとして使用して金属層11をハーフエッチングした状態が示されている。
このようにハーフエッチングすることにより、エッチングレジスト13aで保護されてい
ない部分の金属層11はエッチングされるが、エッチングレジスト13aによって保護されて
いる部分はエッチングされずに残存し、エッチングレジスト13aと略同一の上面形状を有
する硬質の金属柱などの金属パターン14aが、残存する金属層11に対して略台形状の形態
で略直角に立設される。
上記のようにして第一回目のエッチングを行った後、この第一回目のエッチングでエッチングレジストとして使用した感光性樹脂の硬化体からなるエッチングレジスト13aは、
必要に応じて、例えばアルカリ洗浄などにより除去されることが好ましい。エッチングレジストの除去を行うことにより、モールドを高精度に加工することができるからである。ここで使用される洗浄液としては、例えば０．５〜１％ＮａＯＨ水溶液が用いられる。
上記のようにして第一回目のエッチングを行った後、残存する金属層11および上記工程で形成された押し型パターンおよび新たに形成しようとする押し型パターン部分の表面を、上記と同様にして形成された感光性樹脂の硬化体からなるエッチングレジスト（マスキング材）13bで保護しながら再度エッチングすることにより、押し型パターンが形成され
ていない金属層11の表面に新たに押し型パターン14bを形成する。
第二回目のエッチング工程をハーフエッチング工程とすることにより、図２(f)に示す
ように、金属層11を残存させることができ、図２(g)に示すように、このように残存した
金属層11の表面に感光性樹脂層13を形成し、さらにこの感光性樹脂層13を、マスク16を用いて露光・現像して感光性樹脂の硬化体でエッチングレジスト（マスキング材）13cを形
成して、上記と同様にしてエッチングすることにより、押し型パターン14cを形成するこ
とができる。
上記図２に示す例では、図２(i)に示すように、三段階のエッチングを行って、高さの
異なる押し型パターン14a,14b,14cを形成した。これらの押し型パターン14a,14b,14cが形成されていない部分の金属層11は、エッチングにより除去されており、押し型パターン14a,14b,14cが形成されていない部分の表面には支持基台12が露出している。
このように支持基台12表面に形成された押し型パターン14a,14b,14cは、同一断面を見
ると、頂部14a-t,14b-t,14c-tの幅が支持基台12側の底部14a-b,14b-b,14c-bの幅よりも狭く形成されている。即ち、単一の押し型パターンについてみると、この押し型パターンの頂部14a-t,14b-t,14c-t 側のエッチング液との接触時間は、支持基台12側の底部14a-b,14b-b,14c-b 側の接触時間よりも長いために、押し型パターン14の支持基台12側である底部14a-b,14b-b,14c-b から先端に向かってそのパターン幅が順次狭くなるように形成されており、押し型パターン14の断面のパターン幅は押し型パターンの頂部14a-t,14b-t,14c-t
において、その断面幅が最も狭くなるように形成されており、従って、押し型パターン14の断面は略台形形状を有している。
このように本発明で使用されるモールド10に形成されている押し型パターン14を先細に形成することにより、例えば図１に示すように未硬化の樹脂中に押し型パターン14a,14b
を侵入させ樹脂34を硬化させた後、配線基板形成用モールド10を除去する型抜きの際に、押し型パターン14a,14b、・・を容易に樹脂硬化体から抜き去ることができる。特に型抜
きの際に押し型パターン14の法面に樹脂硬化体が付着することがなく、モールド10を頻繁に洗浄することなく押し型加工を行うことができる。
なお、上記の例は、第一回目のエッチング処理を、金属層11が残留するようにハーフエッチング工程としており、残留する金属層11をさらにエッチングする必要があるが、金属層11を一回のエッチングにより除去する場合にはエッチング工程を一回行えばよい。このようにエッチング工程を一回行うことにより形成されるモールドは、絶縁体層を貫通するビアホールを形成するためのモールドとして利用することができる。
また、本発明で使用される配線基板形成用モールドは、上記のようにエッチングによる方法の他に、例えば図７に示すように、選択的なメッキ処理により形成することもできる。即ち、上述したようにガラス板などの支持基台の表面に押し型パターンを形成する部分を残して、レジストを塗布する。このレジストが塗布されていない部分には、支持基台の表面が露出しており、このように押し型パターンを形成すべき表面が露出した支持基台を1回目のメッキ処理することにより、支持基台の露出表面にメッキ層を形成することがで
きる。このようにして支持基台に複数の基台露出面を形成してメッキ処理することにより同一の高さ（メッキ層厚さ）を有する複数個のメッキ層を形成することができる。このようにして形成された複数個のメッキ層が、本発明の配線基板形成用モールドの押し型パターンになる。このような配線基板形成用モールドにおいて、上述のように高さの異なる押し型パターンを形成する場合には、上記のようにして1回目のメッキ処理を行って立設さ
れた押し型パターンの内、高さの高くしようとする押し型パターンはそのままにして、そのままの高さを維持しようとする押し型パターンの表面にレジストを塗布して、メッキ処理する。上記のようなレジストによる被覆とメッキ処理を繰り返すことにより、支持基台からの高さの異なる複数の押し型パターンを形成することができる。ここで押し型パターンを形成するメッキ層は、硬質の金属からなることが好ましく、例えばNiメッキ層などで形成することができる。このようにして形成される押し型パターンは、支持基台側の基部は、メッキ液との接触時間が長いことから、支持基台側の基部の幅はこの押し型パターンの先端部の幅よりも広く形成される。従って、上記のようにして形成された押し型パターンの断面形状は、上述のようにエッチングにより形成された押し型パターンと同様に断面形状が台形状になる。
なお、上記のようにしてメッキ処理により押し型パターンを形成した後、レジスト層は、例えばアルカリ洗浄液、有機溶媒などを用いて除去される。
また、本発明で使用される配線基板形成用モールドは、レーザー加工によっても形成することができる。即ち、図８に示されるように、ガラスなどのモールドになり得る材料に、レーザー強度を無段階に変化させながらこの基材をレーザーエッチング加工を行うことにより、支持基台表面に上記と同様の押し型パターンを形成することができる。
次に上記のようにして形成された配線基板形成用のモールドを用いた配線基板の製造方法について説明する。
図３(a)〜(f)は、上記のようにして製造された配線基板形成用のモールドを用いた本発明の配線基板の製造方法において各工程で製造される基板の断面の例を模式的に示す断面図である。
図３(a)において、付番10は、図２において製造された配線基板形成用のモールドであ
り、図２におけるものとは逆に、支持基台12が上部に位置し、この支持基台12の下面から
押し型パターンが垂下するように配置されている。また、図３(a)において付番３０は、
支持体32の表面に未硬化または半硬化の硬化性樹脂層３３が配置された積層体である。ここで未硬化の硬化性樹脂層33は、硬化して絶縁体層を形成するものであり、従って、ここで使用される硬化性樹脂は、硬化して絶縁体層を形成するものである。
このような硬化性樹脂の例としては、熱あるいは光硬化性ポリイミド、熱あるいは光硬化性のエポキシ樹脂、熱あるいは光硬化性のウレタン樹脂などの前駆体あるいは半硬化状体（Bステージ）物を挙げることができる。また、本発明で製造される配線基板は、配線
パターンを形成する際に加熱工程、エッチング処理工程、水洗工程、金属拡散工程、メッキ工程、ボンディング工程など、加熱・冷却工程、水接触・乾燥工程などを繰り返されることから、耐熱性、耐水性、耐アルカリ性、耐酸性、耐熱収縮・耐熱膨張性などの寸法安定性などの特性に優れていることが好ましく、上記の樹脂の中でも熱および／または光硬化性のポリイミド、熱および／または光硬化性のエポキシ樹脂を用いることが好ましい。
このような未硬化あるいは半硬化の硬化性樹脂は、熱をかけるか、および／または、光を照射することにより短時間で硬化して、モールドを撤去しても、この配線基板形成用モールドに形成された形態が保持できる程度の形態保持性を有するものであることが好ましい。
積層体30を構成する支持体32は、最低限、未硬化の硬化性樹脂層33を保持する自己形態保持性を有するものであればよいが、後述するように未硬化の感光性樹脂層を硬化させた後、この硬化させた硬化性樹脂層（絶縁体層）34の裏面に凸状配線パターンを形成できるように、この支持体32を導電性金属で形成することが好ましい。ここで支持体32として導電性金属を用いる場合には、導電性金属として、銅、銅合金、アルミニウム、アルミニウム合金、銀、銀合金などを使用することができる。このような導電性金属を用いた場合の支持体32の厚さは、通常は１〜４０μｍ、好ましくは２〜２０μｍである。
例えばこの支持体32として銅を使用する場合には、電解銅箔あるいは圧延銅箔のいずれをも使用することができる。
本発明において上記の配線基板形成用モールド10を用いて配線基板を製造するに際しては、図３(a)に示されるように、配線基板形成用モールド10の押し型パターン14を、積層
体30の支持体32の表面に形成された未硬化あるいは半硬化の硬化性樹脂層33中に侵入させる。図３(b)に、感光性樹脂層33に押し型パターン14を侵入させた状態が示されており、
モールド10が侵入させる段階では硬化性樹脂層33は硬化しておらず、支持基台12と共に押し型パターン14を押し下げることにより、未硬化の硬化性樹脂を押しのけて押し型パターン14が硬化性樹脂層内に侵入する。
こうして押し型パターンを硬化性樹脂層33内に侵入させた後、硬化性樹脂33を加熱するかおよび／または光を照射することにより硬化させる。
本発明において、感光性樹脂層を光硬化させる場合には、上記の配線基板形成用のモールド10に形成された光透過性基台12側から感光性樹脂層33を硬化させるために光照射を行う。即ち、配線基板形成用のモールド10の押し型パターン14が形成されていない支持基台（光透過性基台）12の表面には金属は存在していないので、この部分は光が透過して積層体30の感光性樹脂33を光硬化させる。他方、押し型パターン14は、金属で形成されており、この部分は光が透過しないので、感光性樹脂は硬化しないと思われがちであるが、光の回折、反射などに起因にして、押し型パターン14によって直接光が照射されない部分の感光性樹脂の少なくとも一部は光硬化する。この場合、モールドの透光部：パターンの面積比率が、８０：２０〜２０：８０の範囲にあることが好ましい。このように感光性樹脂を硬化させるための光照射エネルギーは、通常は５０〜２０００mJ/cm2、好ましくは１００〜１０００mJ/cm2の範囲内にあり、例えば波長２５０〜４５０nmの紫外光を用いる場合に
は、照射時間は、５〜１２０秒間、好ましくは１５〜５０秒間である。
このように感光性樹脂に上記のようにモールド10の光透過性基台12を介して光照射を行うことにより感光性樹脂の少なくとも一部が硬化するので、この感光性樹脂層33に転写された形態は、モールド10を抜き取っても形成された形態が崩れることはない。
また、硬化性樹脂層33が熱硬化性樹脂から形成されている場合には、プレス機に加熱手段を配置して押し型パターン14が侵入した状態で熱硬化性樹脂を硬化させる。この場合の温度は、使用する熱硬化性樹脂によって異なるが、例えば熱硬化性エポキシ樹脂前駆体あるいは半硬化させたエポキシ樹脂を使用する場合には、通常は１００〜２００℃、好ましくは１３０〜２００℃の温度に１５〜１８０分間、好ましくは３０〜９０分間加熱することにより、硬化性樹脂の硬化体を形成することができる。
なお、硬化性樹脂は、光あるいは熱によって硬化するものであるが、より効率的に硬化反応を行うために光照射をすると共に加熱してもよい。硬化反応に熱および光を併用する場合には、上記のような加熱時間をかけて加熱し、硬化反応が迅速に進行しやすい温度条件に加熱した後、上記のように短時間光を照射することにより、効率よく硬化反応を完結させることができる。
本発明において、上記のようにして光照射あるいは加熱することによって積層体30に形成されている樹脂層33の硬化体34を形成した後、図３(c)に示すように、モールド10を撤
去することにより、この硬化性樹脂層33の硬化体34には、押し型パターン14a,14b,14cに
対応した空隙24a,24b,24cが形成される。このように硬化性樹脂層33を硬化させることに
より形成された硬化性樹脂層33の硬化体は、この配線基板において絶縁体層34となる。
前述のように、上記のように硬化性樹脂層33の厚さRdは、配線基板形成用モールド10に形成された押し型パターン14の内の最も高い押し型パターン14aの高さTa1よりも僅かに厚くされており、この感光性樹脂層33の厚さRdと、最も高い押し型パターン14aの高さTa1との差厚（Bt）の硬化性樹脂層の残留層25が支持体32の表面に残留する。また、配線基板形成用モールド10を撤去することにより形成される空隙24a,24b,24cの内周壁面にも樹脂残
渣が残存することがある。
本発明では、このような絶縁体層（硬化性樹脂層の硬化体層）34に形成された最も深い空隙24aの底部にある残留層25を除去してこの最も深い空隙24aの底部が支持体32に連通させ、さらに空隙24a,24b,24cに残存する残渣を除去するための処理を施すことが望ましい
。
空隙24aの底部に残存する残留層25は、デスミア処理により除去することができる。こ
のデスミア処理を行うことにより、最も深い空隙24aの底部に残存する残留層25を除去す
ることができ、この最も深い空隙24aの底部に支持体32の上面が露出する。また、空隙24a,24b,24c内部に残留することがあるスミア（残渣）を除去することができる。
図３(d)に上記のようにしてデスミア処理された基板の断面図を示す。図３(d)に示すように、最も深い空隙24aの底部には、絶縁体層34に積層された支持体32の上面が露出して
いる。
本発明では、こうして形成された空隙を有する絶縁体層34の表面に導電性金属を析出させる。このような導電性金属の析出は、絶縁体層34の表面に止まらず、空隙24a,24b,24c
内部にも析出して、空隙24a,24b,24c内部が析出した金属で充填される。さらに、この析
出金属層41は、絶縁体層34の表面全体を覆うように形成される。
このような析出金属層41は、凹状配線パターンあるいは配線パターンを厚さ方向に電気的に接続するビアホール内導電体を形成するものであり、導電性金属から形成されている。このような導電性金属の例として、銅、銅合金、スズ、スズ合金、銀、銀合金、金、金合金、ニッケル、ニッケル合金、さらにはこれらの導電性金属を含む合金などを挙げることができる。本発明では、この析出させる導電性金属として、銅または銅合金を使用することが好ましい。
上記のような金属は、乾式法あるいは湿式法のいずれの方法でも析出させることができるが、特に本発明では、無電解メッキ法および／または電気メッキ法により析出させることが好ましい。ここで無電解メッキ液および電気メッキ液としては、従来使用されている穴充填に適したメッキ液を用いる。このようなメッキを行うことにより、空隙24a,24b,24c内部に導電性金属が析出して充填されると共に、絶縁体層34の表面にも通常は０．０１
〜１５μｍ、好ましくは０．５〜３μｍの導電性金属層41が形成される。なお、上記絶縁体層34に形成されている最も深い空隙24aに充填された導電性金属層45aは、その先端部が支持体32にまで到達して支持体32と接触しており、その基端は、支持体32が形成されている絶縁体層34の支持体32が配置されている面と反対の面にあるので、この最も深い空隙24aに充填された導電性金属層45aは、絶縁体層34の表裏面を電気的に接続する電気的導通部となる。
上記のようにして析出金属層41を形成した後、図３(f)に示すように、絶縁体層34の表
面に析出した析出金属層41を研磨して、絶縁体層34の表面を露出させる。この研磨には、化学研磨、機械研磨があるが、本発明ではいずれの研磨方法を採用することができるし、さらに両者を組み合わせてもよい。必要な場合は、図３（ｄ）の後に無電解ニッケルメッキによりバリア層を形成することもある。研磨を行い、平滑にすることは、配線回路の細線化に有利である他、実装信頼性の向上にも有利である。
このように絶縁体層34の表面を研磨することにより絶縁体層34の表面が露出すれば、空隙24aに充填された導電性金属45a、空隙24bに充填された導電性金属45b、空隙24cに充填
された導電性金属45cは、絶縁体層34の表面では絶縁状態になり、それぞれ、絶縁体層34
中に埋設された独立した凹状配線パターン46a,46b,46cになる。
図３(ｆ)に示す凹状配線パターン46bと凹状配線パターン46cとはその断面積は同一であるが、絶縁体層34の表面に占める凹状配線パターン46bの面積は、凹状配線パターン46cの絶縁体層34の表面に占める面積の１／２である。従って、同一断面積の凹状配線パターンを形成するのであれば、図３(f)において付番46bに示すように、凹状配線パターンを絶縁体層34の深さ方向に深く形成することにより、高い配線密度の配線基板を形成することができる。また、凹状配線パターンが細線化された場合であっても、厚さ方向に凹状配線パターンを深く形成することにより、凹状配線パターンの断面積が大きくなり、通電時に、こうした凹状配線パターンからの発熱が少なくなる。
また、凹状配線パターン46aは、絶縁体層34の表裏面を貫通するように形成されており
、このような凹状配線パターン46aは、絶縁体層34の表裏面を電気的に接続するビアホー
ルとして使用することができる。
特に、裏面側にある支持体32が銅箔などの導電性金属で形成されている場合には、常法に従って凸状配線パターンを形成することによりビアホールにより絶縁体層34の表裏面に電気的接続が形成された両面配線基板を形成することができる。即ち、図４(a)に示すよ
うに絶縁体層34に凹状配線パターン46a,46b,46cを形成した後、銅などの導電性金属から
なる支持体32の表面に感光性樹脂層13を形成する。さらに図4(b)に示すように、この感光
性金属層13の表面に所望の形態が形成されたマスク16を配置して露光・現像することにより、感光性樹脂層13の硬化体層13aを形成する。次いで、図４(c)に示すように、この硬化体層13aをマスキング材として支持体32をエッチングして凸状配線パターン32a,32b,32c,32dを形成する。
図４(ｃ)に示すように、凸状配線パターン32aはその底部で凹状配線パターン46aと接続しており、また凸状配線パターン32dはその底部で凹状配線パターン46aと接続しており、この配線基板は、絶縁体層34を介して、表裏面にそれぞれ独立に凸状配線パターンあるいは凹状配線パターンが形成されていると共に、これらの配線パターンは、絶縁体層34を貫通して形成された配線パターン46a（ビアホール）によって電気的に接続される。
また、本発明によれば、多層積層基板（ビルドアップ配線基板）を製造することができる。
例えば、図３に示されるようにして支持体32の表面に硬化性樹脂硬化体（絶縁体層）34とこの絶縁体層34内に凹状配線パターン46a,46b,46cを形成し、この絶縁体層の表面に、
未硬化または半硬化の硬化性樹脂層を形成した後、図５(a)に示すように、配線基板形成
用のモールド10を押し下げて、このモールド10に形成されている押し型パターン14a,14b,14cを硬化性樹脂層に侵入させる。次いで配線基板形成用モールド10の光透過性基台12側
から光を照射するか、あるいは、硬化性樹脂を加熱することにより、硬化性樹脂層を硬化させる。この硬化の際には、上記と同様に、硬化性樹脂を加熱しながら光照射してもよい。
こうして硬化性樹脂層を硬化させた後、配線基板形成用モールド10を撤去することにより、図５(b)に示されるように、硬化性樹脂硬化体からなる絶縁体層34aを形成する。この絶縁体層34aには、配線基板形成用モールド10に形成されていた押し型パターンの形状に
対応する形状の空隙24d,24e,24f,24gが形成されている。このようにして形成された空隙24d,24e,24f,24gの内で、空隙24d,24eが最も深い空隙であるが、空隙24dとこの空隙24dの
下部に形成されている配線パターン46aとの間、および、空隙24eとこの空隙24eの下部に
形成されている配線パターン46cとの間には、残留層25があり、これらの空隙24dおよび空隙24eは、これらの下部にある配線パターン46aおよび配線パターン46cには到達していな
い。
次いで、図５(ｃ)に示すように、デスミア処理を行い、残留層25を除去して空隙24d、
空隙24eを、これらの下部にある配線パターン46a、配線パターン46cに連通させると共に
、空隙24d,24e,24f,24gに接している絶縁体層の壁面などに付着している残渣を除去する
。
こうしてデスミア処理を行った後、図３(e)に示すものと同様に、空隙24d,24e,24f,24g内および絶縁体層34aの表面に、導電性金属を析出させる。次いで、絶縁体層34a表面に析出した導電性金属を、絶縁体層34aの表面が露出するように研磨することにより、図５(d)に示すように、それぞれの凹状配線パターン55d,55e,55f,55gを幅方向に独立させること
ができる。他方、凹状配線パターン55dは、その下の形成されている配線基板の凹状配線
パターン46aと電気的に接続されており、また、凹状配線パターン55eは、その下に形成されている凹状配線パターン46cと電気的に接続されており、凹状配線パターン55dおよび凹状配線パターン55eは、この層の表面側と裏面側にある配線パターンとを電気的に接続す
るビアホールを形成している。
そして、上記の工程を繰り返すことにより、多層積層された多層積層配線基板を製造することができる。
このように本発明の配線基板形成用モールドを使用すれば、絶縁体層34aに凹状配線パ
ターン55d,55e,55f,55gを形成すると同時に、絶縁体層34aに形成された凹状配線パターンとその配線パターンの下部にある絶縁体層34に形成された配線パターンとを厚さ方向に接続することができ、しかもこのように凹状配線パターンを厚さ方向に接続するビアホールの形成位置を自由に設定することができる。さらに、このビアホール内には配線パターンを形成する導電性金属と同じ金属が充填されており、厚さ方向の導通信頼性が非常に高くなると共に、ビアホール内には導電性金属以外の物質を充填する必要がない。
なお、図５で絶縁体層34は、支持体32の上に形成されており、配線基板を積層する際にこの支持体32をそのまま使用しているが、この支持体32として導電性金属を使用する場合には、図４に示すように、この支持体32をエッチングして凸状配線パターンを形成することもできる。
このようにして本発明によれば、多層積層配線基板を積層する際に凹状配線パターンとビアホールとを同時に形成することができる。しかも、このようにして形成されるビアホール内には、凹状配線パターンを形成する導電性金属以外のものは含有されていないので、このビアホール内の電気抵抗値が高くなることはない。
上記の例は、ビアホールと凹状配線パターンとを同時に形成した例であるが、本発明によれば、絶縁体層にビアホールだけを形成することもできる。
例えば図６(a)〜(d)に示すようにしてビアホール形成用の押し型パターン14を有するモールド10を形成する。即ち、図６(a)に示すように、支持基台12の表面に金属層11を形成
し、この金属層11の表面に感光性樹脂層13を形成し、この感光性樹脂層13の表面にマスク16を配置して、感光性樹脂層13を露光・現像することにより、感光性樹脂硬化体からなるパターン13aを形成する（図６(b)参照）。
次いで、図６(c)に示されるように、パターン13aをマスキング材として、金属層11をエッチングすることにより、押し型パターン14を形成する。このようにエッチングにより形成された押し型パターン14は、上面がマスキング材であるパターン13aによって保護され
ており、このパターン13によって保護される金属層11の上面の断面幅は、パターン13aの
断面幅と略同一であるが、金属性押し型パターン14が、金属層11をパターン13aをマスキ
ング材とするエッチングにより形成することから、形成される押し型パターン14は、支持基台12に近づくにつれて次第に断面幅が大きくなる。図６(d)には、例えばアルカリ洗浄
などにより、マスキング材であるパターン13aが除去されたモールド10が示されており、
このモールド10に形成されている押し型パターン14は、支持基台12側における断面幅14btが、押し型パターン14の頂部14tpよりも広く形成された断面形状が台形の形状を有している。
図６(e)には、支持体32の表面に形成された未硬化または半硬化の硬化性樹脂層33に、
上記のようにして形成されたモールド10が侵入して、未硬化または半硬化の硬化性樹脂層33に、モールド10に形成された押し型パターン14の形態が転写された状態が示されている。このように押し型パターン14を硬化性樹脂33に侵入させた後、加熱あるいは光照射することにより硬化性樹脂層33を硬化させて硬化性樹脂硬化体34にする。このようにして形成された硬化性樹脂硬化体34はこの配線基板の絶縁体層34となる。
このようにして硬化性樹脂層34を硬化させた後、モールド10を撤去することにより、図6(f)に示すように、絶縁体層34には、押し型パターン14に対応した形態の空隙24が形成される。
こうして形成された空隙24は、押し型パターン14の高さよりも、硬化性樹脂層の厚さを僅かに厚くして金属押し型パターン14の先端部の欠損の発生などを防止するために、空隙
24の底部には残留層25が残存するのが一般的で、ビアホールを形成するためには、このような残留層25を除去する必要がある。
本発明ではこうした残留層25を除去し、さらに空隙24内壁などに残存する残渣（スミア）を除去するために、デスミア処理を行う。
このようにしてデスミア処理を行うことにより、図6(g)に示すように、空隙25は絶縁体層34を貫通して、絶縁体層34の下部にある支持体にまで到達する。
こうして貫通孔を形成した後、図６(h)に示すように、貫通孔を含め絶縁体層表面に導
電性金属45を析出させることにより、貫通孔内に導電性金属を充填すると共に、貫通孔が形成されていない絶縁体層34の表面にも導電性金属45の析出層41を形成する。
こうした形成された導電性金属の析出層41を、絶縁体層34が露出するまで研磨することにより、絶縁体層34の表面の導電性金属の析出層41は除去され、ビアホール46を形成することができる。
このようにして形成されたビアホール46は、空隙24に導電性金属が充填されて形成されており、絶縁体層34の表裏面に電気的接続を確保するためのビアホールとして非常に高い信頼性を示す。
しかもこうして形成されたビアホールは、絶縁体層34の任意の位置に形成することができると共に、配線基板の表面におけるビアホールの形成面積を小さくすることができる。さらに、この方法によれば、ビアホールの横断面形状を円形あるいは略円形など、従来のビアホールにおいて採用されていた形態に限定する必要はなく、例えば帯状のビアホールなどを形成することも可能である。
上記のようにしてビアホール46を形成した後、絶縁体層34の表面に導電性金属層を形成して、この導電性金属層にさらに感光性樹脂層を形成して、この感光性樹脂層を露光・現像することにより、選択的にエッチングして凸状配線パターンを形成することができる。また、絶縁体層34表面に直接感光性樹脂層を形成し、この感光性樹脂層を露光・現像して所望のパターンを形成して、形成されたパターンをマスキング材として新たに導電性金属を析出させて配線パターンを形成することもできる。さらに、上記の説明では図６(h)で
形成された金属層を絶縁体層34が露出するまで研磨する代わりに、この導電性金属の析出層の表面に感光性樹脂層を形成し、この感光性樹脂層を露光・現像しては感光性樹脂硬化体からなる所望のパターンを形成し、このパターンをマスキング材として導電性金属の析出層を選択的にエッチングして配線パターンを形成することもできる。
また、絶縁体層34の裏面側にある支持体32として導電性金属を使用した場合には、図４に示すものと同様にして、この導電性金属からなる支持体32の表面に感光性樹脂層を形成し、この感光性樹脂層を露光・現像することにより、所望のパターンを形成し、こうして形成されたパターンをマスキング材として、導電性金属からなる支持体32を選択的にエッチングして、絶縁素34の裏面側にも配線パターンを形成することができる。
このようにして得られた両面に配線パターンが形成された両面基板は、配線基板としてそのまま使用することができるとともに、上述の多層積層配線基板を形成する際の配線基板として利用し、この両面配線基板の表面にさらに多層の配線基板を積層することもできる。
本発明で使用する配線基板形成用のモールドは、支持基台とこの支持基台の表面に積層された金属層を選択的にエッチングすることにより形成された押し型パターンとからなり
、金属エッチングの特性から、形成される押し型パターンの頂部の断面幅が支持基台側の押し型パターンの断面幅よりも必ず小さくなる。従って、本発明において、上記のようなモールドを未硬化の硬化性樹脂層中に侵入させて、硬化性樹脂を硬化させて、この硬化性樹脂を絶縁体層に変換した後、このモールドと絶縁体層とを脱型分離する際に、モールドと絶縁体層とを容易に分離することができる。特に押し型パターンが、エッチングにより形成されているためにその断面形状が頂部に向かって断面幅が狭くなるように台形状に形成されており、さらには、硬化性樹脂が硬化する際に僅かに硬化収縮するために、脱型が非常に容易になる。
また、本発明において、上記のようなモールドを使用することにより、絶縁体層に配線パターンと、この絶縁体層を貫通するビアホールを同時に形成することができる。しかも、こうして形成される配線パターンの形成金属とビアホールの形成金属とが同一であるので、形成された配線パターンとビアホールとで電気的特性が変動することがない。
また、本発明において使用されるモールドは、エッチング状態を変えることにより、形成される押し型パターンの高さを変えることができる。従って、配線パターンの電気抵抗に影響を与える配線パターンの断面積を、絶縁体層に形成する配線パターンの深さによって調整することができる。従来の絶縁フィルム表面に形成された導電性金属層を選択的にエッチングすることにより形成されていた配線基板では、電気抵抗が高くなるために配線パターンの幅は、３５μｍよりも細くすることは困難であるとされていたが、本発明の配線基板形成用のモールドを用いて配線基板を形成することにより、線幅を３５μｍ未満としても絶縁体層の深さ方向に配線パターンを深く形成することにより、配線パターンの断面積を一定以上にすることができるので、配線パターンをさらに超細線化することが可能になる。
〔実施例〕
次に本発明の実施例を示して本発明をさらに詳細に説明するが、本発明はこれらにより限定されるものではない。
〔配線基板形成用のモールドの調製〕
支持基台である厚さ５mmのガラス基板の表面に、表面をジンケート処理（亜鉛処理）した後、無電解メッキにより、厚さ０．３μｍのニッケル層を形成した後、次いで電気メッキにより厚さ２０μｍの銅層を形成した。この銅層の表面に、乾燥塗布厚２μｍの感光性樹脂層を形成した。この感光性樹脂層の表面に所定のパターンが形成されたマスクを配置して露光現像することにより、感光性樹脂の硬化体からなる線幅２０μｍのエッチングレジストを形成した。銅層を厚さ方向に約１／２（約１０μｍ）エッチングした（第一エッチング工程）。
次いで、上記第一エッチング工程で使用したエッチングレジスト（＝マスキング材＝感光性樹脂の硬化体）をアルカリ洗浄により除去した後、ニッケル層表面に、乾燥塗布厚が３μｍになるように感光性樹脂を塗布した。こうして形成された感光性樹脂層の表面に所定のパターンが形成されたマスクを配置して、露光現像することにより、感光性樹脂の硬化体からなる線幅１０μｍのエッチングレジストを形成した。そして、銅層を厚さ方向に１／２（約１０μｍ）エッチングし（第二エッチング工程）、銅層をガラス基板が露出するまでエッチングした。
こうして第二エッチング工程を終了した後、第二のエッチングレジストをアルカリ洗浄により除去して本発明で使用する配線基板形成用モールドを得た。
こうして得られた配線基板形成用モールドは、光透過性基台であるガラス基板の表面に
高さ１０μｍの押し型パターン、および、高さ２０μｍの押し型パターンが立設されている。これらの押し型パターンの頂部の断面幅は５μｍであったが、ガラス基板側の押し型パターンの断面幅は８μｍであり、形成された押し型パターンの断面形状は上辺が８μｍ、底辺が５μｍの台形形状であった。
〔配線基板の調製〕
厚さ１２μｍの電解銅箔の表面にエポキシ系の熱硬化性樹脂を塗布し、風乾後、１２０℃で５分間加熱して、半硬化状態の樹脂層を有する樹脂付き銅箔を用意した。こうして形成された樹脂層の厚さは２０μｍであった。
上記樹脂付き銅箔を、プレス機の下型に配置し、上型に上記配線基板形成用モールドを配置して、モールドを１３０℃に加熱した。
上記のプレス機の配線基板形成用モールドに形成された押し型パターンが樹脂付き銅箔の樹脂層に侵入するようにプレス機の上型と下型とを接近させて配線基板形成用モールドの押し型パターンの凹凸を樹脂付き銅箔の樹脂層に侵入させた。このとき配線基板形成用モールドに形成された押し型パターンの一番高い押し型パターンが樹脂付き銅箔の樹脂を押しのけて、銅箔上面にほぼ達するまで配線基板形成用モールドを押し下げ、この状態のままで１８０℃の温度で、４５分間保持して樹脂付き銅箔のエポキシ樹脂を硬化させた。
４５分間経過後、プレス機の上型を引き上げて脱型を行った。脱型の際に配線基板形成用モールドに樹脂の付着はなく、配線基板形成用モールドの脱型を容易に行うことができた。また、脱型された樹脂付き銅箔には、配線基板形成用モールドに形成された押し型パターンが転写されており、転写されたパターンに欠陥などは生じていなかった。
こうしてパターンが転写された樹脂付き銅箔を、デスミア処理をして、最も深く形成された空隙の底部にある残存樹脂を除去してこの空隙の底部に銅箔を露出させ、同時に形成された空隙内の樹脂残渣を除去した。
次いで、形成された空隙を有する樹脂付き銅箔の樹脂層面に銅を析出させて、形成された空隙内に銅を充填した。このように銅を析出させることにより、樹脂層の表面にも銅が析出したので、析出銅側から樹脂層の表面が露出するまで樹脂層の表面に析出した銅を研磨した。
こうして樹脂付き銅箔の樹脂層側に銅製の凹状配線パターンを形成した後、樹脂付き銅箔の電解銅箔側表面に感光性樹脂を塗布し、こうして形成された感光性樹脂層を露光現像することにより感光性樹脂硬化体からなるパターンを形成し、このパターンをマスキング材として樹脂付き銅箔の電解銅箔をエッチング液でエッチングすることにより凸状配線パターンを形成した。
上記のようにしてエポキシ樹脂硬化体を絶縁体層とし、この絶縁体層の一方の表面から深さ方向に凹状に食い込んで形成された線幅１０μｍの凹状配線パターンと、この絶縁体層の他方の表面に凸状に形成された凸状配線パターンとを有する両面プリント配線基板を形成することができた。この配線基板の両方の表面に形成された配線パターンは、配線基板形成用モールドの２０μｍ高さの押し型パターンにより形成された空隙（ビアホール）に充填された銅により、電気的に接続されていた。
本発明の配線基板の製造方法によれば、線幅および線の深さの異なる凹状配線パターンを一括で形成することができる。しかも本発明の配線基板を製造するために使用されるモールドの断面は、押し型パターンの形状が先細りした台形形状であるので、この押し型パターンを用いてこの押し型パターンを転写した後、脱型する際に脱型が容易であると共に
、転写形成されたパターンに欠陥が生じにくい。
本発明の配線基板の製造方法によれば、上記のように配線基板に、線幅の非常に細線化された凹状配線パターンを形成することができるが、このように細線化された配線であっても、この配線を絶縁体層の深部にまで形成することができ、このように深さ方向に深く配線を形成することにより、この配線の電気抵抗値が高くならないようにすることができる。
このように形成した凹状配線パターンの電気抵抗値が高くならないので、通電することによっても配線基板からは発熱しにくい。
さらに、上記のようにしてモールドを使用することにより、配線基板を多数積層した多層積層配線基板を形成することができ、こうして製造された多層積層配線基板は、積層された配線基板間が非常に高い信頼性を有している。さらに、このような多層積層配線基板において厚さ方向の電気的接続を確保するビアホールは、凹状配線パターンを形成するのと同時に製造することができる。しかも、このようなビアホールを形成するために占有する面積は、ビアホールの表面の面積と略同一であり、ビアホールを形成するために、ランドのような余分な占有面積を必要としない。また、このような多層積層配線基板においては、上記のようなビアホールの形成位置を任意の位置にすることができるので、配線基板の設計の自由度が非常に高くなる。殊に本発明の方法でビアホールを形成する場合、ビアホールを積み上げ形成することもできる。
図１は、配線基板形成用のモールドを用いて本発明の配線基板を形成する際の各工程における配線基板の断面の例を模式的に示す断面図である。 図２は、本発明で使用する配線基板形成用のモールドを製造する工程におけるモールドの断面の例を模式的に示す断面図である。 図３は、配線基板形成用のモールドを用いて配線パターンを形成する本発明の配線基板の製造方法の工程における配線基板の例を模式的に示す断面図である。 図４は、配線基板形成用のモールドを用いて両面プリント配線基板を製造する際の各工程における配線基板の例を模式的に示す断面図である。 図５は、配線基板形成用のモールドを用いたビルドアップ配線基板を製造する際の各工程における基板の断面の例を模式的に示す断面図である。 図６は、モールドを用いてビアホールを形成する際の各工程における基板の例を示す断面図である。 図７は、本発明で使用される配線基板形成用モールドの他の製造例を示す図である。 図８は、本発明で使用される配線基板形成用モールドの他の製造例を示す図である。
符号の説明
１０・・・配線基板形成用モールド
１１・・・金属層
１２・・・支持基台
１３・・・感光性樹脂層
１３a、１３ｂ、１３ｃ、１３ｄ・・・パターン（マスキング材）
１４・・・押し型パターン
１４a、１４ｂ、１４ｃ・・・押し型パターン
１４ａ−ｔ、１４ｂ-ｔ、１４ｃ-ｔ・・・押し型パターンの頂部
１４ａ−ｂ、１４ｂ-ｂ、１４ｃ-ｂ・・・押し型パターンの底部
１６・・・マスク
２４、２４ａ，２４ｂ，２４ｃ，２４ｄ，２４ｅ，２４ｆ，２４ｇ・・・空隙
２５・・・残留層
３０・・・積層体
３２・・・支持体
３２a、３２ｂ、３２ｃ、３２ｄ・・・配線パターン
３３・・・未硬化あるいは半硬化の硬化性樹脂層
３４・・・硬化性樹脂硬化体層（絶縁体層）
34a・・・絶縁体層
４１・・・析出金属（層）
４５・・・導電性金属
45ａ、45ｂ、454ｃ・・・導電性金属
４６、４６ａ，４６ｂ，４６ｃ・・・凹状配線パターン
５５ｄ，５５ｅ，５５ｆ，５５ｇ・・・凹状配線パターン
Ｔａ1・・・押し型パターン14aの高さ
Ｒｄ・・・硬化性樹脂層の厚さ
Bt・・・差厚

Claims (22)

  1. 表面に凹部を有する絶縁体層と該凹部に充填された導電性金属と有する配線基板であって、該凹部に充填された導電性金属によって凹状配線パターンが形成されていると共に、該凹状配線パターンの断面幅が、該絶縁体層の表面から深部に向かって減少するように形成されていることを特徴とする配線基板。
  2. 上記絶縁体層の裏面側に、導電性金属から形成された凸状配線パターンが形成されていることを特徴とする請求項第１項記載の配線基板。
  3. 上記配線基板は、絶縁体層の表面からの深さの異なる少なくとも２種類の深さの凹状配線パターンを有することを特徴とする請求項第１項記載の配線基板。
  4. 上記配線基板には、絶縁体層の表面側から裏面側に貫通する凹部が形成され、該凹部には導電性金属が充填されてビアホールを形成することを特徴とする請求項第１項乃至第３項のいずれかの項記載の配線基板。
  5. 上記絶縁体層の表面側から裏面側に貫通する凹部に充填された導電性金属からなるビアホールの裏面側先端部が、絶縁体層の裏面側に形成された凸状配線パターンに接合していることを特徴とする請求項第４項記載の配線基板。
  6. 上記絶縁体層が、熱および／または光によって硬化する硬化性樹脂の硬化体から形成されていることを特徴とする請求項第１項乃至第５項のいずれかの項記載の配線基板。
  7. 上記凹状配線パターンが、未硬化の硬化性樹脂に、支持基台側にある基端部の断面幅が先端部の断面幅よりも広く形成された押し型パターンを侵入させた後、該硬化性樹脂を硬化させ、該凹部が形成された硬化性樹脂硬化体の表面側に導電性金属を析出させ、該析出金属を硬化性樹脂硬化体が露出するまで研磨することにより形成されてなることを特徴とする請求項第１項記載の配線基板。
  8. 支持体表面に未硬化または半硬化の硬化性樹脂層を有する積層体の該硬化性樹脂層に、
    支持基台と、該支持基台の一方の表面に突出して形成された押し型パターンとからなり、該押し型パターンの同一断面における支持基台側断面幅が先端側の断面幅よりも広く形成された配線基板形成用モールドを侵入させて、該押し型パターンを転写し、該硬化性樹脂層を硬化させた後、
    該モールドから積層体を脱型し、
    該脱型した積層体の表面に導電性金属を析出させ、
    次いで、該析出金属層を積層体の硬化性樹脂硬化体層表面が露出するように研磨することにより、凹状配線パターンを形成することを特徴とする配線基板の製造方法。
  9. 上記積層体をモールドから脱型した後、導電性金属を析出させる前に、該脱型した積層体にデスミア処理を施すことを特徴とする請求項第８項記載の配線基板の製造方法。
  10. 上記積層体を形成する支持体が導電性金属からなり、該導電性金属からなる支持体表面に、感光性樹脂層を形成し、該感光性樹脂層を露光・現像することにより形成されたパターンをマスキング材として該導電性金属を選択的にエッチングすることにより、凸状配線パターンを形成することを特徴とする請求項第８項記載の配線基板の製造方法。
  11. 上記配線基板形成用のモールドに形成されている支持基台が光透過性基台であり、該配線基板形成用のモールドに形成された押し型パターンを、未硬化の光硬化性樹脂に押し当
    てて該光透過性基台を通して該光硬化性樹脂を露光することにより該光硬化性樹脂の少なくとも一部を硬化させて押し型パターンに対応する所定のパターンを転写することを特徴とする請求項第８項記載の配線基板の製造方法。
  12. 上記配線基板形成用のモールドに形成されている支持基台が、光透過性基台であり、該光透過性基台が、石英、ガラス板、または、光透過性合成樹脂板からなることを特徴とする請求項第８項記載の配線基板の製造方法。
  13. 上記配線基板形成用のモールドに形成された押し型パターンの同一断面における、該押し型パターンの頂部の断面幅W２と、支持基台側底部の断面幅W１との比（W1／W2）が、１．０１〜２．０の範囲内にあることを特徴とする請求項第８項記載の配線基板の製造方法。
  14. 上記配線基板形成用のモールドの支持基台表面に、支持基台表面から頂部までの高さの異なる少なくとも2種類の高さの押し型パターンが形成されていることを特徴とする請求
    項第８項記載の配線基板の製造方法。
  15. 上記配線基板形成用のモールドの押し型パターンが、金属から形成されていることを特徴とする請求項第８項記載の配線基板の製造方法。
  16. 上記配線基板形成用のモールドの押し型パターンが、支持基台の表面に形成された金属層をエッチングすることにより形成されてなることを特徴とする請求項第８項記載の配線基板の製造方法。
  17. 支持体表面に未硬化または半硬化の硬化性樹脂層を有する積層体の該硬化性樹脂層に、
    支持基台と、該支持基台の一方の表面に突出して形成された押し型パターンとからなり、該押し型パターンの同一断面における支持基台側断面幅が先端側の断面幅よりも広く形成された配線基板形成用モールドを侵入させて、該押し型パターンを転写し、該硬化性樹脂層を硬化させた後、
    該モールドから積層体を脱型し、
    該脱型した積層体の表面に導電性金属を析出させ、
    次いで、該析出金属層を積層体の硬化性樹脂硬化体層表面が露出するように研磨することにより、該積層体の硬化性樹脂層を貫通するビアホールを形成することを特徴とするビアホールの形成方法。
  18. 上記積層体をモールドから脱型した後、導電性金属を析出させる前に、該脱型した積層体にデスミア処理を施すことを特徴とする請求項第１７項記載のビアホールの形成方法。
  19. 上記積層体を形成する支持体が導電性金属からなり、該導電性金属からなる支持体表面に、感光性樹脂層を形成し、該感光性樹脂層を露光・現像して形成されたパターンをマスキング材として該導電性金属を選択的にエッチングすることにより、凸状配線パターンを形成することを特徴とする請求項第１７項記載のビアホールの形成方法。
  20. 導電性金属からなる支持体表面に未硬化または半硬化の硬化性樹脂層を有する積層体の該硬化性樹脂層に、
    支持基台と、該支持基台の一方の表面に突出して形成された押し型パターンとからなり、該押し型パターンの同一断面における支持基台側断面幅が先端側の断面幅よりも広く形成された配線基板形成用モールドを侵入させて、該押し型パターンを転写し、該硬化性樹脂層を硬化させた後、
    該モールドから積層体を脱型し、
    該脱型した積層体の表面に導電性金属を析出させ、
    次いで、該析出金属層を積層体の硬化性樹脂硬化体層表面が露出するように研磨することにより、凹状配線パターンを形成すると共に該積層体の硬化性樹脂層を貫通するビアホールを形成し、
    該凹状配線パターンおよびビアホールが形成された硬化性樹脂硬化体表面に未硬化または半硬化の硬化性樹脂層を形成し、該硬化性樹脂層に、
    支持基台と、該支持基台の一方の表面に突出して形成された押し型パターンとからなり、該押し型パターンの同一断面における支持基台側断面幅が先端側の断面幅よりも広く形成された配線基板形成用モールドを侵入させて、該押し型パターンを転写し、該硬化性樹脂層を硬化させた後、
    該硬化性樹脂硬化体をモールドから脱型し、
    該脱型した硬化性樹脂層積層体の表面に導電性金属を析出させ、
    次いで、該析出金属層を積層体の硬化性樹脂硬化体層表面が露出するように研磨することにより、凹状配線パターンを形成すると共に該積層体の硬化性樹脂層を貫通するビアホールを形成する工程を少なくとも１回行うことを特徴とする多層積層配線基板の製造方法。
  21. 上記硬化性樹脂硬化体をモールドから脱型した後、導電性金属を析出させる前に、該脱型した硬化性樹脂積層体にデスミア処理を施すことを特徴とする請求項第２０項記載の多層積層配線基板の製造方法。
  22. 上記積層体を形成する支持体が導電性金属からなり、該導電性金属からなる支持体表面に、感光性樹脂層を形成し、該感光性樹脂層を露光・現像することにより形成されたパターンをマスキング材として該導電性金属を選択的にエッチングすることにより、凸状配線パターンを形成することを特徴とする請求項第２０項記載の多層積層配線基板の製造方法。
JP2005161617A 2005-06-01 2005-06-01 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法 Pending JP2006339365A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005161617A JP2006339365A (ja) 2005-06-01 2005-06-01 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
CNA2006800191962A CN101189924A (zh) 2005-06-01 2006-05-31 电路基板形成用铸型及其制造方法、电路基板及其制造方法、多层层压电路基板的制造方法以及导电孔的形成方法
KR1020077030583A KR20080017403A (ko) 2005-06-01 2006-05-31 배선 기판 형성용 몰드 및 그 제조 방법, 배선 기판 및 그제조 방법, 다층 적층 배선 기판의 제조 방법 및 비아홀의형성 방법
PCT/JP2006/310933 WO2006129734A1 (ja) 2005-06-01 2006-05-31 配線基板形成用モールドおよびその製造方法、配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
US11/915,990 US20090314525A1 (en) 2005-06-01 2006-05-31 Mold for Wiring Substrate Formation and Process for Producing the Same, Wiring Substrate and Process for Producing the Same, Process for Producing Multilayered Laminated Wiring Substrate and Method for Viahole Formation
TW095119339A TW200718310A (en) 2005-06-01 2006-06-01 Mold for forming a wiring board and method for making such a mold, a wiring board and method for making same, method for making a multiple layer laminate wiring board, and method for forming a via hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005161617A JP2006339365A (ja) 2005-06-01 2005-06-01 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法

Publications (1)

Publication Number Publication Date
JP2006339365A true JP2006339365A (ja) 2006-12-14

Family

ID=37559664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005161617A Pending JP2006339365A (ja) 2005-06-01 2005-06-01 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法

Country Status (3)

Country Link
US (1) US20090314525A1 (ja)
JP (1) JP2006339365A (ja)
CN (1) CN101189924A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008105561A1 (ja) * 2007-02-28 2008-09-04 Toyota Jidosha Kabushiki Kaisha 回路基板およびその製造方法
US20090008137A1 (en) * 2007-07-05 2009-01-08 Nitto Denko Corporation Wired circuit board and producing method thererof
WO2009119600A1 (ja) * 2008-03-26 2009-10-01 株式会社村田製作所 配線基板の製造方法及び配線基板
JP2010003835A (ja) * 2008-06-19 2010-01-07 Denso Corp 層間接続用導電体の製造方法
JP2010118436A (ja) * 2008-11-12 2010-05-27 Murata Mfg Co Ltd 部品内蔵モジュールの製造方法
WO2010073800A1 (ja) * 2008-12-22 2010-07-01 富士通株式会社 電子部品とその製造方法
JP2012190858A (ja) * 2011-03-08 2012-10-04 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2012227302A (ja) * 2011-04-19 2012-11-15 Fujikura Ltd 配線板の製造方法
JP2012227301A (ja) * 2011-04-19 2012-11-15 Fujikura Ltd 配線板の製造方法
JP2012243777A (ja) * 2011-05-13 2012-12-10 Fujikura Ltd 回路基板およびインプリントモールドとその製造方法
JP2013512581A (ja) * 2009-11-30 2013-04-11 エルジー イノテック カンパニー リミテッド プリント回路基板及びその製造方法
JP2014130969A (ja) * 2012-12-28 2014-07-10 Fujikura Ltd 配線基板及びその製造方法
JP2015029031A (ja) * 2013-07-02 2015-02-12 株式会社リコー 配線基板、及び配線基板の製造方法
JP5851572B1 (ja) * 2014-09-01 2016-02-03 株式会社イースタン 配線基板の製造方法
JP2019197423A (ja) * 2018-05-10 2019-11-14 シャープ株式会社 基板の製造方法及び表示装置の製造方法
CN112770518A (zh) * 2019-10-21 2021-05-07 深南电路股份有限公司 电路板及其制造方法
CN114540703A (zh) * 2022-01-26 2022-05-27 江苏宏晟模具钢材料科技有限公司 一种高韧性、高抛光性、耐腐蚀的塑胶模具钢及其制备方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
JP4981712B2 (ja) * 2008-02-29 2012-07-25 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US7891091B2 (en) * 2008-11-25 2011-02-22 Yonggang Li Method of enabling selective area plating on a substrate
CN102598881A (zh) * 2009-11-10 2012-07-18 株式会社藤仓 布线基板的制造方法
KR101203965B1 (ko) * 2009-11-25 2012-11-26 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
US8278214B2 (en) * 2009-12-23 2012-10-02 Intel Corporation Through mold via polymer block package
WO2011081153A1 (ja) 2009-12-28 2011-07-07 株式会社フジクラ 金型及びその製造方法
JPWO2011096539A1 (ja) * 2010-02-05 2013-06-13 株式会社フジクラ 配線板及びその製造方法
JP4896247B2 (ja) * 2010-04-23 2012-03-14 株式会社メイコー プリント基板の製造方法及びこれを用いたプリント基板
JP5294335B2 (ja) * 2010-06-18 2013-09-18 三菱電機株式会社 半導体装置
JP5580135B2 (ja) * 2010-08-03 2014-08-27 三井金属鉱業株式会社 プリント配線板の製造方法及びプリント配線板
US8867219B2 (en) * 2011-01-14 2014-10-21 Harris Corporation Method of transferring and electrically joining a high density multilevel thin film to a circuitized and flexible organic substrate and associated devices
CN104272446B (zh) * 2012-08-30 2016-11-09 松下知识产权经营株式会社 电子部件封装体及其制造方法
CN104335343A (zh) 2012-09-05 2015-02-04 松下知识产权经营株式会社 半导体装置及其制造方法
JP5294288B1 (ja) * 2012-10-30 2013-09-18 株式会社Ｌｅａｐ 樹脂基板を用い、電気鋳造によりコイル素子を製造する方法
JP5294287B1 (ja) * 2012-10-30 2013-09-18 株式会社Ｌｅａｐ コイル素子の製造方法
JP6040834B2 (ja) * 2013-03-28 2016-12-07 富士通株式会社 樹脂凸部形成方法及び配線板製造方法
JP2015023251A (ja) * 2013-07-23 2015-02-02 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体製品
CN104640365B (zh) * 2013-11-08 2017-06-27 深圳崇达多层线路板有限公司 印制线路板的阻焊丝印方法
US9711376B2 (en) * 2013-12-06 2017-07-18 Enablink Technologies Limited System and method for manufacturing a fabricated carrier
KR101585554B1 (ko) * 2014-01-22 2016-01-14 앰코 테크놀로지 코리아 주식회사 임베디드 트레이스 기판과 그의 범프 형성 방법
CN103889159A (zh) * 2014-03-24 2014-06-25 宇龙计算机通信科技(深圳)有限公司 一种填埋式导电线路制备工艺
CN105084303A (zh) * 2014-05-21 2015-11-25 上海蓝沛新材料科技股份有限公司 一种微纳铜线结构及其制备方法
CN105304157B (zh) * 2014-06-25 2017-06-23 上海量子绘景电子股份有限公司 具有导电铜网络的透明导电薄膜及其制备方法
CN104409364B (zh) * 2014-11-19 2017-12-01 清华大学 转接板及其制作方法、封装结构及用于转接板的键合方法
CN104703408B (zh) * 2015-03-10 2018-05-15 上海量子绘景电子股份有限公司 高密度覆铜线路板的制备方法
CN106658977B (zh) * 2015-10-29 2019-11-12 碁鼎科技秦皇岛有限公司 电路板的线路制作方法及利用该方法制作的电路板
EP3747648B1 (en) 2016-03-03 2022-04-20 Kuraray Co., Ltd. Metal-clad laminate and manufacturing method for same
TWI577248B (zh) * 2016-07-19 2017-04-01 欣興電子股份有限公司 線路載板及其製作方法
CN107680942B (zh) * 2016-08-01 2019-10-11 欣兴电子股份有限公司 线路载板及其制作方法
US10410941B2 (en) * 2016-09-08 2019-09-10 Nexperia B.V. Wafer level semiconductor device with wettable flanks
CN107086182B (zh) * 2017-06-05 2023-08-18 新恒汇电子股份有限公司 一种低成本的智能芯片载带以及制造方法
JP7172211B2 (ja) * 2017-07-28 2022-11-16 Tdk株式会社 導電性基板、電子装置及び表示装置
JP7375294B2 (ja) 2017-07-28 2023-11-08 Tdk株式会社 導電性基板、電子装置及び表示装置の製造方法
WO2019124307A1 (ja) * 2017-12-20 2019-06-27 住友電気工業株式会社 プリント配線板の製造方法及び積層体
KR102298165B1 (ko) 2018-03-14 2021-09-06 주식회사 엘지화학 매립형 투명 전극 기판 및 이의 제조방법
CN110544551B (zh) * 2018-05-29 2021-05-11 昇印光电（昆山）股份有限公司 导电膜及制备方法
US11281094B2 (en) 2018-11-15 2022-03-22 Applied Materials, Inc. Method for via formation by micro-imprinting
US10888002B2 (en) * 2019-03-28 2021-01-05 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with embedded tracks protruding up to different heights
TWI706705B (zh) * 2019-06-21 2020-10-01 唐虞企業股份有限公司 電路板及其製造方法
CN113556879B (zh) * 2020-04-23 2023-12-12 源秩科技（上海）有限公司 电路板制作方法及其线路层加工装置
WO2023073396A1 (en) * 2021-10-29 2023-05-04 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Stamping surface profile in design layer and filling an indentation with metallic base structure and electroplating structure
WO2023073395A1 (en) * 2021-10-29 2023-05-04 At&S Austria Technologie & Systemtechnik Manufacturing a component carrier by a nano imprint lithography process
CN115023057B (zh) * 2022-07-27 2023-03-24 北京自然韩桦科技有限公司 超高密度柔性薄膜电路制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936522A (ja) * 1995-07-14 1997-02-07 Fuji Kiko Denshi Kk プリント配線板における回路形成方法
JPH10200236A (ja) * 1996-12-27 1998-07-31 Victor Co Of Japan Ltd 配線基板の製造方法
JP2000124581A (ja) * 1998-10-20 2000-04-28 Yotaro Hatamura 配線パターン形成方法及び積層配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936522A (ja) * 1995-07-14 1997-02-07 Fuji Kiko Denshi Kk プリント配線板における回路形成方法
JPH10200236A (ja) * 1996-12-27 1998-07-31 Victor Co Of Japan Ltd 配線基板の製造方法
JP2000124581A (ja) * 1998-10-20 2000-04-28 Yotaro Hatamura 配線パターン形成方法及び積層配線基板の製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218459A (ja) * 2007-02-28 2008-09-18 Toyota Motor Corp 回路基板およびその製造方法
WO2008105561A1 (ja) * 2007-02-28 2008-09-04 Toyota Jidosha Kabushiki Kaisha 回路基板およびその製造方法
JP4697156B2 (ja) * 2007-02-28 2011-06-08 トヨタ自動車株式会社 回路基板の製造方法
US8261437B2 (en) 2007-02-28 2012-09-11 Toyota Jidosha Kabushiki Kaisha Method for manufacturing a circuit board
US8354597B2 (en) * 2007-07-05 2013-01-15 Nitto Denko Corporation Wired circuit board and producing method thererof
US20090008137A1 (en) * 2007-07-05 2009-01-08 Nitto Denko Corporation Wired circuit board and producing method thererof
WO2009119600A1 (ja) * 2008-03-26 2009-10-01 株式会社村田製作所 配線基板の製造方法及び配線基板
JP2010003835A (ja) * 2008-06-19 2010-01-07 Denso Corp 層間接続用導電体の製造方法
JP2010118436A (ja) * 2008-11-12 2010-05-27 Murata Mfg Co Ltd 部品内蔵モジュールの製造方法
US8704106B2 (en) 2008-12-22 2014-04-22 Fujitsu Limited Ferroelectric component and manufacturing the same
WO2010073800A1 (ja) * 2008-12-22 2010-07-01 富士通株式会社 電子部品とその製造方法
JP2013512581A (ja) * 2009-11-30 2013-04-11 エルジー イノテック カンパニー リミテッド プリント回路基板及びその製造方法
JP2012190858A (ja) * 2011-03-08 2012-10-04 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2012227302A (ja) * 2011-04-19 2012-11-15 Fujikura Ltd 配線板の製造方法
JP2012227301A (ja) * 2011-04-19 2012-11-15 Fujikura Ltd 配線板の製造方法
JP2012243777A (ja) * 2011-05-13 2012-12-10 Fujikura Ltd 回路基板およびインプリントモールドとその製造方法
JP2014130969A (ja) * 2012-12-28 2014-07-10 Fujikura Ltd 配線基板及びその製造方法
JP2015029031A (ja) * 2013-07-02 2015-02-12 株式会社リコー 配線基板、及び配線基板の製造方法
JP5851572B1 (ja) * 2014-09-01 2016-02-03 株式会社イースタン 配線基板の製造方法
JP2019197423A (ja) * 2018-05-10 2019-11-14 シャープ株式会社 基板の製造方法及び表示装置の製造方法
CN112770518A (zh) * 2019-10-21 2021-05-07 深南电路股份有限公司 电路板及其制造方法
CN114540703A (zh) * 2022-01-26 2022-05-27 江苏宏晟模具钢材料科技有限公司 一种高韧性、高抛光性、耐腐蚀的塑胶模具钢及其制备方法

Also Published As

Publication number Publication date
US20090314525A1 (en) 2009-12-24
CN101189924A (zh) 2008-05-28

Similar Documents

Publication Publication Date Title
JP2006339365A (ja) 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
JP2009016802A (ja) キャリア及び印刷回路基板の製造方法
JP4635224B2 (ja) 回路基板の製造方法
JP2006210866A (ja) プリント基板の製造方法
TWI588912B (zh) 電子封裝件、封裝載板及兩者的製造方法
TW201436164A (zh) 用於半導體封裝之基體及其形成方法
JP2014027317A (ja) プリント基板の製造方法
WO2006129734A1 (ja) 配線基板形成用モールドおよびその製造方法、配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
TWI530238B (zh) 晶片封裝基板及其製作方法
US9865561B2 (en) Electronic package having a supporting board and package carrier thereof
TWI471073B (zh) 線路基板及其製作方法
JP2006339366A (ja) 配線基板形成用モールドおよびその製造方法
US8828247B2 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
US20120255764A1 (en) Printed circuit board and manufacturing method thereof
JP2012190858A (ja) 配線基板の製造方法
US20190306987A1 (en) Circuit board, package structure and method of manufacturing the same
TW201417651A (zh) 製造電路板與晶片封裝之方法，以及藉由使用此方法製成之電路板
JP6121497B2 (ja) パッケージキャリアおよびその製造方法
US20140174791A1 (en) Circuit board and manufacturing method thereof
US20100193232A1 (en) Printed circuit board and method of manufacturing the same
FR2735647A1 (fr) Carte de cablages en resine organique stratifiee et procede pour sa fabrication
JP2012199380A (ja) 絶縁樹脂粗化面形成方法
JP2012074465A (ja) 転写媒体、配線板の製造方法
JP2001053442A (ja) 多層プリント配線基板の製造方法及び製造装置
JP2001068822A (ja) 立体回路部品及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101005