CN107086182B - 一种低成本的智能芯片载带以及制造方法 - Google Patents

一种低成本的智能芯片载带以及制造方法 Download PDF

Info

Publication number
CN107086182B
CN107086182B CN201710415093.8A CN201710415093A CN107086182B CN 107086182 B CN107086182 B CN 107086182B CN 201710415093 A CN201710415093 A CN 201710415093A CN 107086182 B CN107086182 B CN 107086182B
Authority
CN
China
Prior art keywords
layer
carrier tape
metal layer
hole
welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710415093.8A
Other languages
English (en)
Other versions
CN107086182A (zh
Inventor
陈庆颖
王广南
张成彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Xinhenghui Electronics Technology Co ltd
Original Assignee
New Henghui Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Henghui Electronics Co ltd filed Critical New Henghui Electronics Co ltd
Priority to CN201710415093.8A priority Critical patent/CN107086182B/zh
Publication of CN107086182A publication Critical patent/CN107086182A/zh
Application granted granted Critical
Publication of CN107086182B publication Critical patent/CN107086182B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67356—Closed carriers specially adapted for containing chips, dies or ICs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

一种低成本的智能芯片载带以及制造方法，属于智能芯片封装技术领域。包括载带基材（5），在载带基材（5）的上表面形成表面导电层，绝缘沟槽（4）将表面导电层间隔为若干接触块，表面金属层包括底层金属层和设置在底层金属层上表面的接触金属层，其特征在于：在载带基材（5）的下表面开设有与接触块相对应的焊接孔（10），在焊接孔（10）内形成与表面导电层相贴合的孔内金属层，在载带基材（5）的中部开设有腔孔（8），在腔孔（8）的上表面设置有绝缘层。在本低成本的智能芯片载带以及制造方法中，未在固定芯片的腔孔中形成孔内金属层，因此大大降低了成本。

Description

一种低成本的智能芯片载带以及制造方法
技术领域
一种低成本的智能芯片载带以及制造方法，属于智能芯片封装技术领域。
背景技术
随着集成电路的发展和人民生活水平的提高，智能卡的应用也越来越广泛，其在电信、银行、社保、物流等领域都得到了广泛的应用。智能卡的大概过程为：将芯片固定在载带上，然后将芯片上的接线端与载带上对应的接线端进行焊接，然后将芯片以及其周围的焊接线进行固化封装。
近年来，在电子产品微型化的市场前景下，智能卡变薄成为当前趋势。为了减小模块封装高度，在载带上开设用于放置芯片的容纳腔，将芯片固定在容纳腔内，由于芯片的一部分高度位于容纳腔中，因此降低了整个智能卡模块的高度。
现有技术中的智能卡载带的结构如图12所示：在载带基材的中部开设有腔孔8，在腔孔8的周圈根据需要设置有多个焊接孔10，在载带基材的上方由铜箔层6覆盖，在基层的上方同时通过绝缘沟槽4将铜箔层6分割成若干彼此独立的接触块，每一个通过绝缘沟槽4分割形成的接触块分别与一个焊接孔10上下对应。在每一个接触块的铜箔层6表面自下而上依次设置有接触镍层3和接触金层1，在腔孔8以及焊接孔10内自上而下依次形成焊接镍层2和焊接金层9。
在进行芯片引线之前，首先将芯片固定在腔孔8内，然后通过引线连接芯片上的接线端以及焊接孔10内的焊接金层9。在现有工艺中，焊接金层9和焊接镍层2是一个工艺中同时形成的，因此腔孔8和焊接孔10内会不可避免的同时出现焊接金层9和焊接镍层2。由于腔孔8只用于放置芯片，因此在腔孔8内形成的焊接金层9和焊接镍层2不起到任何的电路导通作用，由于腔孔8的孔径较大，因此其内部的焊接金层9和焊接镍层2会大大增加额外成本，造成不必要的浪费。
为了降低成本，传统的方法是重新购买选择性电镀设备，利用模具遮盖腔孔8的位置，起到不在腔孔8内形成焊接金层9和焊接镍层2的效果。但是其模具设计复杂，且对不同产品，模具的通用性低，不同产品基本需要单独定制不同模具与之匹配，价格高昂，且工艺过程控制困难，模具遮盖率低，并且腔孔位置材料较软，受力不均时，极易造成腔孔变形，导致良率降低。
发明内容
本发明要解决的技术问题是：克服现有技术的不足，提供一种未在固定芯片的腔孔中形成孔内金属层，因此大大降低了成本的低成本的智能芯片载带以及制造方法。
本发明解决其技术问题所采用的技术方案是：该低成本的智能芯片载带，包括载带基材，在载带基材的上表面形成表面导电层，绝缘沟槽将表面导电层间隔为若干接触块，表面金属层包括底层金属层和设置在底层金属层上表面的接触金属层，其特征在于：在载带基材的下表面开设有与接触块相对应的焊接孔，在焊接孔内设置有与表面导电层相贴合的孔内金属层，在载带基材的中部开设有腔孔，在腔孔的上表面设置有绝缘层。
优选的，在所述的腔孔的上表面设置绝缘流体，固化后形成所述的绝缘层。
优选的，所述的底层金属层为铜箔层，所述的接触金属层为次贴合在铜箔层上表面的接触镍层和接触金层。
优选的，所述的孔内金属层包括依次贴合在底层金属层下表面的焊接镍层和焊接金层。
一种制造方法，其特征在于：包括如下步骤：
步骤1，冲压，在载带基材的下表面冲压形成腔孔和焊接孔；
步骤2，在载带基材在上表面进行贴铜工艺形成底层金属层；
步骤3，形成绝缘层，在腔孔内形成绝缘层；
步骤4，压干膜，在铜箔层的上表面和载带基材的下表面分别形成表层干膜和底层干膜；
步骤5，曝光，对表层干膜进行曝光操作，在发生曝光之后设置在表层干膜上的图形转移到铜箔层上，形成曝光层；
步骤6，显影，对表层干膜进行显影操作，步骤5中未曝光的表层干膜被去除，形成绝缘沟槽；
步骤7，对绝缘沟槽进一步刻蚀，刻蚀到载带基材的位置；
步骤8，退膜，将表面的曝光层以及底面的底层干膜去除；
步骤9，在底层金属层的表面形成接触金属层；
步骤10，在焊接孔内形成焊接金属层。
优选的，在所述的步骤3形成绝缘层的过程中，包括如下步骤，
步骤3-1，对载带基材以及铜箔层进行烘烤；
步骤3-2，在腔孔内涂敷绝缘流体；
步骤3-3，固化绝缘流体，进行二次烘烤或UV灯光照射使绝缘流体固化，形成绝缘层。
与现有技术相比，本发明所具有的有益效果是：
在本低成本的智能芯片载带中，通过在腔孔中设置绝缘层，因此在形成焊接镍层和焊接金层时不会在附着在腔孔内，因此在保证了腔孔本身应具有的作用的同时大大的减少了载带的制造成本和材料成本，因此也进一步降低了智能卡模块的成本。
在利用上述的工艺步骤制造低成本的智能芯片载带的过程中，不需要根据腔孔的形状更换模具，减少了设备损耗，保证了设备的正常工作寿命，并且在普通的电镀设备上即可实现本低成本的智能芯片载带的制造，因此对设备的要求大大降低。
附图说明
图1为低成本的智能芯片载带结构示意图。
图2~图11为低成本的智能芯片载带制造方法流程示意图。
图12为现有技术智能芯片载带结构示意图。
其中：1、接触金层 2、焊接镍层 3、接触镍层 4、绝缘沟槽 5、载带基材 6、铜箔层7、绝缘层 8、腔孔 9、焊接金层 10、焊接孔 11、表层干膜 12、底层干膜 13、曝光层。
具体实施方式
图1~11是本发明的最佳实施例，下面结合附图1~11对本发明做进一步说明。
如图1所示，一种低成本的智能芯片载带，包括载带基材5，在基带基材5的上表面通过绝缘沟槽4间隔形成多个接触块，接触块包括与载带基材5贴合的铜箔层6以及位于铜箔层6上方的接触镍层3和接触金层1。在载带基材5的下表面中部开设有腔孔8，在腔孔8的外圈设置有与接触块一一对应的焊接孔10，在焊接孔10中覆盖有与相应位置的铜箔层6贴合的焊接镍层2以及位于焊接镍层2，在腔孔8中覆盖有与相应位置的铜箔层6贴合的绝缘层7。
在本低成本的智能芯片载带中，通过在腔孔8中设置绝缘层7，因此在形成焊接镍层2和焊接金层9时不会在附着在腔孔8内，因此在保证了腔孔8本身应具有的作用的同时大大的减少了载带的制造成本和材料成本，因此也进一步降低了智能卡模块的成本。
如图2~图11所示，制造如图1所示的低成本的智能芯片载带，包括如下步骤：
步骤1，准备载带基材5，在载带基材5下表面中部冲压形成腔孔8，然后在腔孔8的外周圈按照预定位置冲压形成焊接孔10，如图2~图3所示。
步骤2，在载带基材5在上表面进行贴铜工艺形成铜箔层6，如图4所示。
步骤3，首先对载带基材5以及铜箔层6进行烘烤，然后在腔孔8内涂敷绝缘流体，然后再次进行烘烤或使用UV灯光照射绝缘流体，使绝缘流体固化，固化后形成绝缘层7，如图5所示。
步骤4，进行压干膜操作，在铜箔层6的上表面和载带基材5的下表面分别形成表层干膜11和底层干膜12，如图6所示。
步骤5，对表层干膜11进行曝光操作，在发生曝光之后设置在表层干膜11上的图形转移到铜箔层6上，形成曝光层13，如图7所示。
步骤6，对表层干膜11进行显影操作，显影步骤之后，在步骤5中未曝光的表层干膜11被去除，形成绝缘沟槽4，如图8所示。
步骤7，对绝缘沟槽4进一步刻蚀，将绝缘沟槽4刻蚀到载带基材5的位置，如图9所示。
步骤8，进行退膜步骤，将表面的曝光层13以及底面的底层干膜12去除，如图10所示。
步骤9，进行镀镍处理，在载带基材5的上下表面进行镀镍处理，完成之后在铜箔层6的上表面形成接触镍层3，同时在焊接孔10内在铜箔层6的下表面形成焊接镍层2，如图11所示。
步骤10，进行镀金处理，在载带基材5的上下表面进行镀金处理，完成之后在接触镍层3的上方形成接触金层1，在焊接镍层2的下表面形成焊接金层9，制成如图1所示的低成本的智能芯片载带。
由于在腔孔8内的铜箔层6的下表面设置具有绝缘特性的绝缘层7，因此在进行镀镍处理不会附着相应的焊接镍层2进而在镀金处理时也不会出现焊接金层9，因此大大降低了材料成本，同时也随之降低了载带成品的成本，并且不会影响载带本身的性能。
在利用上述的工艺步骤制造低成本的智能芯片载带的过程中，不需要根据腔孔8的形状更换模具，减少了设备损耗，保证了设备的正常工作寿命，并且在普通的电镀设备上即可实现本低成本的智能芯片载带的制造，因此对设备的要求大大降低。
以上所述，仅是本发明的较佳实施例而已，并非是对本发明作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本发明技术方案的保护范围。

Claims (4)

1.一种低成本的智能芯片载带，包括载带基材（5），在载带基材（5）的上表面形成表面导电层，绝缘沟槽（4）将表面导电层间隔为若干接触块，表面金属层包括底层金属层和设置在底层金属层上表面的接触金属层，其特征在于：在载带基材（5）的下表面开设有与接触块相对应的焊接孔（10），在焊接孔（10）内设置有与表面导电层相贴合的孔内金属层，在载带基材（5）的中部开设有腔孔（8），在腔孔（8）的上表面设置有绝缘层（7）；
在所述的腔孔（8）的上表面设置绝缘流体，固化后形成所述的绝缘层（7）；
所述的底层金属层为铜箔层（6），所述的接触金属层为次贴合在铜箔层（6）上表面的接触镍层（3）和接触金层（1）。
2.根据权利要求1所述的低成本的智能芯片载带，其特征在于：所述的孔内金属层包括依次贴合在底层金属层下表面的焊接镍层（2）和焊接金层（9）。
3.一种用于制造权利要求1或2所述的低成本的智能芯片载带的制造方法，其特征在于：包括如下步骤：
步骤1，冲压，在载带基材（5）的下表面冲压形成腔孔（8）和焊接孔（10）；
步骤2，在载带基材（5）在上表面进行贴铜工艺形成底层金属层；
步骤3，形成绝缘层（7），在腔孔（8）内形成绝缘层（7）；
步骤4，压干膜，在铜箔层（6）的上表面和载带基材（5）的下表面分别形成表层干膜（11）和底层干膜（12）；
步骤5，曝光，对表层干膜（11）进行曝光操作，在发生曝光之后设置在表层干膜（11）上的图形转移到铜箔层（6）上，形成曝光层（13）；
步骤6，显影，对表层干膜（11）进行显影操作，步骤5中未曝光的表层干膜（11）被去除，形成绝缘沟槽（4）；
步骤7，对绝缘沟槽（4）进一步刻蚀，刻蚀到载带基材（5）的位置；
步骤8，退膜，将表面的曝光层（13）以及底面的底层干膜（12）去除；
步骤9，在底层金属层的表面形成接触金属层；
步骤10，在焊接孔（10）内形成焊接金属层。
4.根据权利要求3所述的低成本的智能芯片载带，其特征在于：在所述的步骤3形成绝缘层（7）的过程中，包括如下步骤，
步骤3-1，对载带基材（5）以及铜箔层（6）进行烘烤；
步骤3-2，在腔孔（8）内涂敷绝缘流体；
步骤3-3，固化绝缘流体，进行二次烘烤或UV灯光照射使绝缘流体固化，形成绝缘层。
CN201710415093.8A 2017-06-05 2017-06-05 一种低成本的智能芯片载带以及制造方法 Active CN107086182B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710415093.8A CN107086182B (zh) 2017-06-05 2017-06-05 一种低成本的智能芯片载带以及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710415093.8A CN107086182B (zh) 2017-06-05 2017-06-05 一种低成本的智能芯片载带以及制造方法

Publications (2)

Publication Number Publication Date
CN107086182A CN107086182A (zh) 2017-08-22
CN107086182B true CN107086182B (zh) 2023-08-18

Family

ID=59608106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710415093.8A Active CN107086182B (zh) 2017-06-05 2017-06-05 一种低成本的智能芯片载带以及制造方法

Country Status (1)

Country Link
CN (1) CN107086182B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108399449A (zh) * 2018-04-28 2018-08-14 山东新恒汇电子科技有限公司 一种双界面智能卡载带模块及制造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101189924A (zh) * 2005-06-01 2008-05-28 三井金属矿业株式会社 电路基板形成用铸型及其制造方法、电路基板及其制造方法、多层层压电路基板的制造方法以及导电孔的形成方法
CN201548983U (zh) * 2009-11-13 2010-08-11 中电智能卡有限责任公司 一种新型接触式智能卡模块
CN102548231A (zh) * 2010-12-23 2012-07-04 北大方正集团有限公司 电路板制作方法
JP2013182959A (ja) * 2012-02-29 2013-09-12 Hitachi Chemical Co Ltd 半導体チップ搭載用基板及びその製造方法
CN104505350A (zh) * 2014-12-24 2015-04-08 恒汇电子科技有限公司 双面导电ic卡载带及其加工方法
CN104600044A (zh) * 2014-12-30 2015-05-06 上海仪电智能电子有限公司 一种微型智能卡及封装方法
CN204315568U (zh) * 2014-12-24 2015-05-06 恒汇电子科技有限公司 一种ic封装载带
CN104637902A (zh) * 2013-11-06 2015-05-20 上海蓝沛新材料科技股份有限公司 一种智能卡模块
WO2016107298A1 (zh) * 2014-12-30 2016-07-07 上海仪电智能电子有限公司 一种微型模塑封装手机智能卡以及封装方法
CN205452274U (zh) * 2016-03-09 2016-08-10 马兴光 一种ic卡载板结构
CN206806291U (zh) * 2017-06-05 2017-12-26 陈同胜 一种低成本的智能芯片载带

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101189924A (zh) * 2005-06-01 2008-05-28 三井金属矿业株式会社 电路基板形成用铸型及其制造方法、电路基板及其制造方法、多层层压电路基板的制造方法以及导电孔的形成方法
CN201548983U (zh) * 2009-11-13 2010-08-11 中电智能卡有限责任公司 一种新型接触式智能卡模块
CN102548231A (zh) * 2010-12-23 2012-07-04 北大方正集团有限公司 电路板制作方法
JP2013182959A (ja) * 2012-02-29 2013-09-12 Hitachi Chemical Co Ltd 半導体チップ搭載用基板及びその製造方法
CN104637902A (zh) * 2013-11-06 2015-05-20 上海蓝沛新材料科技股份有限公司 一种智能卡模块
CN104505350A (zh) * 2014-12-24 2015-04-08 恒汇电子科技有限公司 双面导电ic卡载带及其加工方法
CN204315568U (zh) * 2014-12-24 2015-05-06 恒汇电子科技有限公司 一种ic封装载带
CN104600044A (zh) * 2014-12-30 2015-05-06 上海仪电智能电子有限公司 一种微型智能卡及封装方法
WO2016107298A1 (zh) * 2014-12-30 2016-07-07 上海仪电智能电子有限公司 一种微型模塑封装手机智能卡以及封装方法
CN205452274U (zh) * 2016-03-09 2016-08-10 马兴光 一种ic卡载板结构
CN206806291U (zh) * 2017-06-05 2017-12-26 陈同胜 一种低成本的智能芯片载带

Also Published As

Publication number Publication date
CN107086182A (zh) 2017-08-22

Similar Documents

Publication Publication Date Title
CN101859713B (zh) 先进四方扁平无引脚封装结构及其制造方法
US7382044B1 (en) Semiconductor device package diepad having features formed by electroplating
CN204792778U (zh) 半导体衬底结构及半导体封装
CN102386106A (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
CN104769713A (zh) 包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件
US20120168920A1 (en) Leadless semiconductor package and method of manufacture
CN103843133A (zh) 具有热熔接封装部件的引线载体
CN104835799A (zh) 导线架结构、四方平面无引脚封装及形成导线架结构方法
US20200365492A1 (en) Package with lead frame with improved lead design for discrete electrical components and manufacturing the same
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
CN105489565A (zh) 嵌埋元件的封装结构及其制法
US9202712B2 (en) Lead frame and a method of manufacturing thereof
CN107086182B (zh) 一种低成本的智能芯片载带以及制造方法
CN106684050A (zh) 一种金属柱导通埋芯片线路板结构及其工艺方法
CN211125635U (zh) 半导体设备和电子设备
CN206806291U (zh) 一种低成本的智能芯片载带
CN101661918B (zh) 四方扁平无引脚封装
CN104576402B (zh) 封装载板及其制作方法
CN114883201A (zh) Aqfn制造方法
CN107492504A (zh) 具有填充的接触间隙的集成电路模块
CN108493118B (zh) 一种具有侧面爬锡引脚的引线框工艺方法
CN206893609U (zh) 芯片封装
CN209133501U (zh) 减成法预包封引线框架结构
WO2016107298A1 (zh) 一种微型模塑封装手机智能卡以及封装方法
CN113192899A (zh) 一种背面预蚀的封装结构的封装工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20170808

Address after: 256400, No. 1, unit 20, building 2225, Xiyuan District, Dongyue Road, 202 Huantai County, Shandong, Zibo

Applicant after: Chen Tongsheng

Address before: 255088 No. 187 run Avenue, hi tech Development Zone, Shandong, Zibo

Applicant before: HENGHUI ELECTRONICS TECHNOLOGY Co.,Ltd.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20180724

Address after: 255088 No. 187, Zhong run Avenue, high tech Industrial Development Zone, Zibo, Shandong.

Applicant after: HENGHUI ELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 256400 No. 1, unit 20, 20 Xiyuan Road, 2225 Dongyue Road, Huantai, Zibo, Shandong.

Applicant before: Chen Tongsheng

TA01 Transfer of patent application right
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20180808

Address after: 255088 No. 187 middle run road, hi tech Zone, Zibo, Shandong

Applicant after: SHANDONG XINHENGHUI ELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 255088 No. 187, Zhong run Avenue, high tech Industrial Development Zone, Zibo, Shandong.

Applicant before: HENGHUI ELECTRONICS TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
CB02 Change of applicant information

Address after: 255088 No. 187 middle run road, hi tech Zone, Zibo, Shandong

Applicant after: New Henghui Electronics Co.,Ltd.

Address before: 255088 No. 187 middle run road, hi tech Zone, Zibo, Shandong

Applicant before: SHANDONG XINHENGHUI ELECTRONICS TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant