CN114883201A - Aqfn制造方法 - Google Patents

Aqfn制造方法 Download PDF

Info

Publication number
CN114883201A
CN114883201A CN202210558740.1A CN202210558740A CN114883201A CN 114883201 A CN114883201 A CN 114883201A CN 202210558740 A CN202210558740 A CN 202210558740A CN 114883201 A CN114883201 A CN 114883201A
Authority
CN
China
Prior art keywords
etching
package body
plastic package
plating layer
copper substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210558740.1A
Other languages
English (en)
Inventor
符镇涛
王新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202210558740.1A priority Critical patent/CN114883201A/zh
Publication of CN114883201A publication Critical patent/CN114883201A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本申请提供了一种AQFN制造方法，涉及引线框架封装技术领域。该方法包括提供一铜基材；在铜基材上设置第一金属镀层；在设置第一金属镀层的步骤之前或之后，对铜基材进行半蚀刻，形成蚀刻凹槽；在第一金属镀层上贴装电子元件；在贴装电子元件的步骤之前或之后，在蚀刻凹槽内填充塑封体；在铜基材远离塑封体的一侧进行研磨，并研磨至蚀刻凹槽内的塑封体露出，以使铜基材在远离塑封体的一侧形成多个管脚，相邻两个管脚之间被塑封体隔开；在管脚上设置第二金属镀层。该方法只需一次蚀刻工艺即可完成，简化封装工艺，降低封装成本，提高封装效率。

Description

AQFN制造方法
技术领域
本发明涉及引线框架封装技术领域，具体而言，涉及一种AQFN制造方法。
背景技术
现有的引线框架封装工艺中，大多需要进行两次蚀刻，蚀刻工艺耗费时间长，工艺能力及成本比较高，生产效率较低，并且还有一定的污染性。现有的封装工艺，需要框架厂和封装厂都具备蚀刻能力，对工厂的制备要求也比较高。
发明内容
本发明的目的包括，例如，提供了一种AQFN制造方法，其只需一次蚀刻工艺即可完成，降低生产成本、提高封装效率，对工厂的制备要求相对更低。
本发明的实施例可以这样实现：
本发明提供一种AQFN制造方法，包括：
提供一铜基材；
在所述铜基材上设置第一金属镀层；
在设置所述第一金属镀层的步骤之前或之后，对所述铜基材进行半蚀刻，形成蚀刻凹槽；
在所述第一金属镀层上贴装电子元件；
在贴装所述电子元件的步骤之前或之后，在所述蚀刻凹槽内填充塑封体；
在所述铜基材远离所述塑封体的一侧进行研磨，并研磨至所述蚀刻凹槽内的塑封体露出，以使所述铜基材在远离所述塑封体的一侧形成多个管脚，相邻两个所述管脚之间被所述塑封体隔开；
在所述管脚上设置第二金属镀层。
在可选的实施方式中，对所述铜基材进行半蚀刻，形成蚀刻凹槽的步骤中：
若该步骤在设置所述第一金属镀层的步骤之后进行，则：
对所述铜基材设置有所述第一金属镀层的一侧进行半蚀刻，形成蚀刻凹槽；其中，所述蚀刻凹槽与所述第一金属镀层间隔设置；
所述在所述蚀刻凹槽内填充塑封体的步骤包括：
在所述第一金属镀层上贴装电子元件；在所述电子元件周围设置第一塑封体，以塑封所述电子元件，其中，所述第一塑封体填充至所述蚀刻凹槽内。
在可选的实施方式中，所述铜基材包括蚀刻区和电镀区，所述在所述铜基材上设置第一金属镀层的步骤包括：
所述铜基材的蚀刻区设置第一光阻剂，以使所述电镀区露出；
在所述电镀区电镀金属，以形成所述第一金属镀层；
在形成所述第一金属镀层后去除所述第一光阻剂。
在可选的实施方式中，对所述铜基材进行半蚀刻，形成蚀刻凹槽的步骤包括：
在所述第一金属镀层上设置第二光阻剂，以使所述蚀刻区露出；
利用蚀刻液对所述蚀刻区的铜基材进行半蚀刻，以形成所述蚀刻凹槽；
在形成所述蚀刻凹槽后去除所述第二光阻剂。
在可选的实施方式中，对所述铜基材进行半蚀刻，形成蚀刻凹槽的步骤中：
若该步骤在设置所述第一金属镀层的步骤之前进行，则：
对所述铜基材进行半蚀刻，形成蚀刻凹槽；在所述蚀刻凹槽内填充第二塑封体；在所述铜基材远离所述第二塑封体的一侧进行研磨，并研磨至所述第二塑封体露出，以使所述铜基材在远离所述第二塑封体的一侧形成多个管脚，相邻两个所述管脚之间被所述第二塑封体隔开；
在形成所述管脚的步骤之后，在所述铜基材上设置所述第一金属镀层。
在可选的实施方式中，在所述铜基材上设置所述第一金属镀层的步骤之后，包括：
在所述第一金属镀层上贴装电子元件；在所述电子元件周围设置第三塑封体，以塑封所述电子元件，其中，所述第三塑封体与所述第二塑封体连接。
在可选的实施方式中，所述铜基材包括蚀刻区和电镀区，所述对所述铜基材进行半蚀刻，形成蚀刻凹槽的步骤包括：
所述铜基材的电镀区设置第三光阻剂，以使所述蚀刻区露出；
利用蚀刻液对所述蚀刻区的铜基材进行半蚀刻，以形成所述蚀刻凹槽；
在形成所述蚀刻凹槽去除所述第三光阻剂。
在可选的实施方式中，所述在所述蚀刻凹槽内填充第二塑封体的步骤包括：
在所述蚀刻凹槽内填充第二塑封体，所述第二塑封体的表面与所述铜基材的表面齐平。
在可选的实施方式中，所述在所述铜基材远离所述塑封体的一侧进行研磨的步骤包括：
在所述铜基材远离所述塑封体的一侧进行预研磨，以使所述塑封体从所述铜基材远离所述蚀刻凹槽的一侧露出；
在所述预研磨的步骤之后，在所述铜基材远离所述蚀刻凹槽的一侧进行细研磨，使相邻所述管脚分开预设距离，且在所述铜基材的研磨侧，所述管脚的表面和所述塑封体的表面齐平。
在可选的实施方式中，所述在所述管脚上设置第二金属镀层的步骤之后，还包括：
切割所述塑封体形成单个封装体。
本发明实施例的有益效果包括，例如：
本发明实施例提供的AQFN制造方法，采用研磨工艺代替了现有技术的一次蚀刻工艺，减少了蚀刻工艺的次数，降低生产成本，提高封装效率，对工厂的制备要求也相对更低，减少模具开发成本，缩短生产周期。同时减少环境污染，减少封装过程中的治污成本，大大提高经济效益。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的第一种AQFN制造方法的制程示意图一；
图2为本发明实施例提供的第一种AQFN制造方法的制程示意图二；
图3为本发明实施例提供的第二种AQFN制造方法的制程示意图一；
图4为本发明实施例提供的第二种AQFN制造方法的制程示意图二。
图标：110-铜基材；101-管脚；111-第一表面；113-第二表面；115-电镀区；117-蚀刻区；120-第一光阻剂；121-第三光阻剂；123-第四光阻剂；130-第一金属镀层；140-蚀刻凹槽；150-电子元件；161-第一塑封体；163-第二塑封体；165-第三塑封体；170-第二金属镀层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
QFN(Quad Flat No-lead Package，方形扁平无引脚封装)是一种焊盘尺寸小、体积小、以塑料作为密封材料的表面贴装芯片封装技术。由于底部中央大暴露的焊盘被焊接到PCB的散热焊盘上，使得QFN相对于BGA(Ball Grid Array Package，即球栅阵列封装技术)芯片封装技术或TFBGA(ThinFine-Pitch Ball Grid Array)具有极佳的电和热性能。而AQFN(Advanced QFN)是一种改进的QFN封装技术。与一般的QFN不一样的是，AQFN的引脚是伸出来的，不像传统的QFN的引脚与芯片封装(molding)是平齐的。
现有的AQFN封装工艺中，需要在框架厂完成引线框架的制作，引线框架的制作需要使用蚀刻技术，即框架厂中需要完成一次蚀刻工艺；再将引线框架转到封装厂完成封装，封装过程也会使用蚀刻技术，即在封装厂内还需要进行一次蚀刻工艺。由于在引线框架制作和封装过程中会分别采用蚀刻工艺，即需要框架厂和封装厂分别具备蚀刻能力，对工厂的制备要求较高。此外，蚀刻工艺采用的模具成本较高，模具开发周期长、生产周期长，需要的工艺能力较高，并且还具有一定的污染性，导致封装效率低、封装成本高。
为了克服现有技术中的至少一个缺陷，本申请提出了一种AQFN制造方法，能够减少整个封装过程中的蚀刻工艺的次数，降低封装成本，减少环境污染，同时有利于提高封装效率，对工厂的制备条件也相对较低，大大提高了经济效益。
本实施例提供了一种AQFN制造方法，包括：
提供一铜基材110；该铜基材110比传统采用的铜材的厚度更厚，以便于后续研磨后还有足够的强度。
在铜基材110上设置第一金属镀层130；第一金属镀层130包括但不限于是金属银、金属铜、金属锡或其它金属材质，可采用电镀、溅射或其它工艺形式完成，这里不作具体限定。
在设置第一金属镀层130的步骤之前或之后，对铜基材110进行半蚀刻，形成蚀刻凹槽140；采用蚀刻技术进行半蚀刻，在铜基材110的一侧表面形成蚀刻凹槽140。
在第一金属镀层130上贴装电子元件150；电子元件150包括但不限于芯片、电容、电阻或其它电子器件。
在贴装电子元件150的步骤之前或之后，在蚀刻凹槽140内填充塑封体；
在铜基材110远离塑封体的一侧进行研磨，并研磨至蚀刻凹槽140内的塑封体露出，以使铜基材110在远离塑封体的一侧形成多个管脚101，相邻两个管脚101之间被塑封体隔开；在管脚101上设置第二金属镀层170。
通过该AQFN制造方法，只需使用一次蚀刻工艺，和现有技术相比，减少了蚀刻工艺的次数，无需框架厂和封装厂同时具备蚀刻能力，这样对工厂的制备要求更低，减少了蚀刻模具的开发成本，缩短开发周期，采用研磨工艺代替一次蚀刻工艺，设备成本更低，生产效率更高，并且减少环境污染，降低治污成本，可大大节约生产成本，提高封装效率。
请参考图1和图2，本实施例提供的第一种制造方法，先在铜基材110上设置第一金属镀层130，再在铜基材110上形成蚀刻凹槽140，其大致工艺步骤如下：
S100：提供一铜基材110；该铜基材110比传统采用的铜材的厚度更厚，在铜基材110的至少一表面压合第一光阻剂120。可以理解，铜基材110包括相对设置的第一表面111和第二表面113，本实施例中，以第一表面111上压合第一光阻剂120为例进行说明。第一表面111上，铜基材110包括蚀刻区117和电镀区115。
S110：在铜基材110的第一表面111上设置第一金属镀层130；可选地，铜基材110放置在载具上，第一表面111朝上，第一表面111的蚀刻区117设置第一光阻剂120，即第一光阻剂120遮盖蚀刻区117，将设计需要电镀的图形通过曝光转移到第一光阻剂120上，以使电镀区115露出。可以理解，蚀刻区117和电镀区115的形状、面积可根据实际线路布置、电子元件150的位置布设等灵活设置，这里不作具体限定。
在电镀区115电镀金属，以形成第一金属镀层130；在形成第一金属镀层130后去除第一光阻剂120。可选地，利用剥膜剂将覆盖在铜材上的第一光阻剂120去除。
S120：对铜基材110设置有第一金属镀层130的一侧进行半蚀刻，形成蚀刻凹槽140；其中，蚀刻凹槽140与第一金属镀层130间隔设置。可选地，在第一金属镀层130上设置第二光阻剂(图未示)，以使第一表面111的蚀刻区117露出，即第二光阻剂遮盖了第一金属镀层130；利用蚀刻液对蚀刻区117的铜基材110进行半蚀刻，以形成蚀刻凹槽140；可以理解，半蚀刻是指蚀刻凹槽140的深度小于铜基材110的厚度，蚀刻工艺并没有将铜基材110完全蚀刻贯穿，而是在铜基材110上形成蚀刻凹槽140。在形成蚀刻凹槽140后去除第二光阻剂。可选地，利用剥膜剂将覆盖在铜材上的第二光阻剂去除。
结合图2，S130：在第一金属镀层130上贴装电子元件150；在电子元件150周围设置第一塑封体161，以塑封电子元件150，其中，第一塑封体161填充至蚀刻凹槽140内，第一塑封体161用于保护电子器件。本实施中，电子器件采用芯片，芯片通过打线方式与第一金属镀层130电连接，当然，并不仅限于此，也可以采用倒装芯片，通过焊接方式与第一金属镀层130连接。第一塑封体161用于保护芯片以及打线结构等。容易理解，填充蚀刻凹槽140的塑封体和保护电子器件的塑封体一次成型，塑封效率高。
S140：在铜基材110远离塑封体的一侧进行研磨，并研磨至蚀刻凹槽140内的塑封体露出，以使铜基材110在远离塑封体的一侧形成多个管脚101，相邻两个管脚101之间被塑封体隔开。可选地，对铜基材110的第二表面113进行研磨，研磨厚度确保把蚀刻凹槽140的槽底去除，以使蚀刻凹槽140内的第一塑封体161从铜基材110的第二表面113露出。本实施例中，研磨分为预研磨和细研磨，先进行预研磨，以使第一塑封体161从铜基材110远离蚀刻凹槽140的一侧露出；再在预研磨的步骤之后，在铜基材110远离蚀刻凹槽140的一侧进行细研磨，使相邻管脚101分开预设距离，且在铜基材110的研磨侧，管脚101的表面和塑封体的表面齐平。通过细研磨，可以使管脚101相互分离，避免管脚101相连而出现短路或其它异常情况，并且能够提高研磨表面的平整度和精度，以便于后续设置第二金属镀层170时，提高研磨表面与第二金属镀层170之间的结合力。
S150：在管脚101上设置第二金属镀层170。第二金属镀层170可以是金属锡、银或其它金属，在管脚101上设置第二金属镀层170的方式包括但不限于电镀、溅射或贴金属膜等，这里不作具体限定。
最后，切割第一塑封体161形成单个封装体。将整板封装结构切割为单个封装体，需要说明的是，以上所有步骤示意图仅为单颗示意图，在实际生产时是以板块进行生产的，每个板块包括若干个封装体单元，通过整板塑封再切割的方式，可以有效提高封装效率。
本实施例中，步骤S100至S120，可以在框架厂内实施完成，需具备蚀刻能力。步骤S130至S150，可以在封装厂内实施完成，无需具备蚀刻能力，仅需要有研磨的能力，降低了封装厂对AQFN工艺的封装门槛。通过研磨工艺代替了一次蚀刻工艺，使得管脚101相互分离，信号断开，封装成本更低，研磨工艺为物理方式加工，加工更便捷、迅速，能降低生产周期，降低生产成本，减少污染。
结合图3和图4，本实施例还提供的第二种制造方法，先在铜基材110上形成蚀刻凹槽140，再在铜基材110上设置第一金属镀层130，其大致工艺步骤如下：
S200：提供一铜基材110；该铜基材110比传统采用的铜材的厚度更厚，在铜基材110的至少一表面压合第三光阻剂121。可以理解，铜基材110包括相对设置的第一表面111和第二表面113，本实施例中，以第一表面111上压合第三光阻剂121为例进行说明。
S210：对铜基材110进行半蚀刻，形成蚀刻凹槽140。铜基材110的第一表面111包括蚀刻区117和电镀区115，铜基材110的电镀区115设置第三光阻剂121，以使蚀刻区117露出，即第三光阻剂121遮盖了电镀区115。利用蚀刻液对蚀刻区117的铜基材110进行半蚀刻，以形成蚀刻凹槽140；半蚀刻是指蚀刻凹槽140的深度小于铜基材110的厚度。在形成蚀刻凹槽140后去除第三光阻剂121。可选地，利用剥膜剂将覆盖在铜材上的第三光阻剂121去除。
S220：在蚀刻凹槽140内填充第二塑封体163。可选的，在蚀刻凹槽140内填充第二塑封体163，第二塑封体163的表面与铜基材110的表面齐平。
S230：在铜基材110远离塑封体的一侧进行研磨。即对铜基材110的第二表面113进行研磨。可选地，研磨包括预研磨和细研磨。在铜基材110远离塑封体的一侧先进行预研磨，以使塑封体从铜基材110远离蚀刻凹槽140的一侧露出；再在预研磨的步骤之后，在铜基材110远离蚀刻凹槽140的一侧进行细研磨，使相邻管脚101分开预设距离，且在铜基材110的研磨侧，管脚101的表面和塑封体的表面齐平。通过细研磨，可以使管脚101相互分离，避免管脚101相连而出现短路或其它异常情况，并且能够提高研磨表面的平整度和精度，以便于后续设置第二金属镀层170时，提高研磨表面与第二金属镀层170之间的结合力。
结合图4，S240：在形成管脚101的步骤之后，在铜基材110上设置第一金属镀层130。可选地，将第四光阻剂123压合在铜基材110的第一表面111或第二表面113，第四光阻剂123用于遮盖第二塑封体163，以使铜基材110表面的电镀区115露出，在电镀区115电镀金属层以形成第一金属镀层130，在形成第一金属镀层130后去除第四光阻剂123。可选地，利用剥膜剂将覆盖在铜材上的第四光阻剂123去除。
S250：在第一金属镀层130上贴装电子元件150。可选地，第一金属镀层130为电镀银层。将设有第一金属镀层130和管脚101的框架转入封装厂，在第一金属镀层130上贴装芯片，芯片通过打线方式与第一金属镀层130电连接。当然，电子元件150也可以是芯片以外的其它电子器件，芯片也可以采用倒装方式贴装在第一金属镀层130上，这里不作具体限定。
S260：在电子元件150周围设置第三塑封体165，以塑封电子元件150，其中，第三塑封体165与第二塑封体163连接。需要说明的是，该制造方法中，进行了两次塑封，第一次在框架厂内完成，用于填充蚀刻凹槽140；第二次在封装厂内完成，用于封装电子元件150，比如芯片和打线结构等，对芯片和打线结构起到保护作用。
S270：在管脚101上设置第二金属镀层170。第二金属镀层170可以是金属锡、银或其它金属，在管脚101上设置第二金属镀层170的方式包括但不限于电镀、溅射或贴金属膜等，这里不作具体限定。需要说明的是，第二金属镀层170的设置也可以在贴装电子器件之前完成，这里不作具体限定。最后，切割第一塑封体161形成单个封装体。
第二种制造方法中未提及的其它内容，与第一种制造方法中描述的内容相似，这里不再赘述。
通过第二种制造方法，蚀刻工艺在框架厂内完成，只需框架厂具备蚀刻能力即可，研磨工艺也在框架厂内完成，大大降低了AQFN工艺对封装厂的制备要求。减少了蚀刻工艺的次数，避免了蚀刻模具高成本、周期长的缺陷，缩短生产周期，提高生产效率，同时减少污染，节约成本，大大提高了经济效益。
综上所述，本发明实施例提供的AQFN制造方法，具有以下几个方面的有益效果：
本发明实施例提供的AQFN制造方法，采用研磨工艺代替了现有技术的一次蚀刻工艺，减少了蚀刻工艺的次数，降低生产成本，提高封装效率，对工厂的制备要求也相对更低，减少模具开发成本，缩短生产周期。同时减少环境污染，减少封装过程中的治污成本，大大提高经济效益。此外，研磨工艺属于物理方式加工，加工效率更高，可缩短生产周期，设备要求更低，成本更低。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种AQFN制造方法，其特征在于，包括：
提供一铜基材；
在所述铜基材上设置第一金属镀层；
在设置所述第一金属镀层的步骤之前或之后，对所述铜基材进行半蚀刻，形成蚀刻凹槽；
在所述第一金属镀层上贴装电子元件；
在贴装所述电子元件的步骤之前或之后，在所述蚀刻凹槽内填充塑封体；
在所述铜基材远离所述塑封体的一侧进行研磨，并研磨至所述蚀刻凹槽内的塑封体露出，以使所述铜基材在远离所述塑封体的一侧形成多个管脚，相邻两个所述管脚之间被所述塑封体隔开；
在所述管脚上设置第二金属镀层。
2.根据权利要求1所述的AQFN制造方法，其特征在于，对所述铜基材进行半蚀刻，形成蚀刻凹槽的步骤中：
若该步骤在设置所述第一金属镀层的步骤之后进行，则：
对所述铜基材设置有所述第一金属镀层的一侧进行半蚀刻，形成蚀刻凹槽；其中，所述蚀刻凹槽与所述第一金属镀层间隔设置；
所述在所述蚀刻凹槽内填充塑封体的步骤包括：
在所述第一金属镀层上贴装电子元件；在所述电子元件周围设置第一塑封体，以塑封所述电子元件，其中，所述第一塑封体填充至所述蚀刻凹槽内。
3.根据权利要求1所述的AQFN制造方法，其特征在于，所述铜基材包括蚀刻区和电镀区，所述在所述铜基材上设置第一金属镀层的步骤包括：
所述铜基材的蚀刻区设置第一光阻剂，以使所述电镀区露出；
在所述电镀区电镀金属，以形成所述第一金属镀层；
在形成所述第一金属镀层后去除所述第一光阻剂。
4.根据权利要求3所述的AQFN制造方法，其特征在于，对所述铜基材进行半蚀刻，形成蚀刻凹槽的步骤包括：
在所述第一金属镀层上设置第二光阻剂，以使所述蚀刻区露出；
利用蚀刻液对所述蚀刻区的铜基材进行半蚀刻，以形成所述蚀刻凹槽；
在形成所述蚀刻凹槽后去除所述第二光阻剂。
5.根据权利要求1所述的AQFN制造方法，其特征在于，对所述铜基材进行半蚀刻，形成蚀刻凹槽的步骤中：
若该步骤在设置所述第一金属镀层的步骤之前进行，则：
对所述铜基材进行半蚀刻，形成蚀刻凹槽；在所述蚀刻凹槽内填充第二塑封体；在所述铜基材远离所述第二塑封体的一侧进行研磨，并研磨至所述第二塑封体露出，以使所述铜基材在远离所述第二塑封体的一侧形成多个管脚，相邻两个所述管脚之间被所述第二塑封体隔开；
在形成所述管脚的步骤之后，在所述铜基材上设置所述第一金属镀层。
6.根据权利要求5所述的AQFN制造方法，其特征在于，在所述铜基材上设置所述第一金属镀层的步骤之后，包括：
在所述第一金属镀层上贴装电子元件；在所述电子元件周围设置第三塑封体，以塑封所述电子元件，其中，所述第三塑封体与所述第二塑封体连接。
7.根据权利要求5所述的AQFN制造方法，其特征在于，所述铜基材包括蚀刻区和电镀区，所述对所述铜基材进行半蚀刻，形成蚀刻凹槽的步骤包括：
所述铜基材的电镀区设置第三光阻剂，以使所述蚀刻区露出；
利用蚀刻液对所述蚀刻区的铜基材进行半蚀刻，以形成所述蚀刻凹槽；
在形成所述蚀刻凹槽去除所述第三光阻剂。
8.根据权利要求5所述的AQFN制造方法，其特征在于，所述在所述蚀刻凹槽内填充第二塑封体的步骤包括：
在所述蚀刻凹槽内填充第二塑封体，所述第二塑封体的表面与所述铜基材的表面齐平。
9.根据权利要求1所述的AQFN制造方法，其特征在于，所述在所述铜基材远离所述塑封体的一侧进行研磨的步骤包括：
在所述铜基材远离所述塑封体的一侧进行预研磨，以使所述塑封体从所述铜基材远离所述蚀刻凹槽的一侧露出；
在所述预研磨的步骤之后，在所述铜基材远离所述蚀刻凹槽的一侧进行细研磨，使相邻所述管脚分开预设距离，且在所述铜基材的研磨侧，所述管脚的表面和所述塑封体的表面齐平。
10.根据权利要求1至9中任一项所述的AQFN制造方法，其特征在于，所述在所述管脚上设置第二金属镀层的步骤之后，还包括：
切割所述塑封体形成单个封装体。
CN202210558740.1A 2022-05-20 2022-05-20 Aqfn制造方法 Pending CN114883201A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210558740.1A CN114883201A (zh) 2022-05-20 2022-05-20 Aqfn制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210558740.1A CN114883201A (zh) 2022-05-20 2022-05-20 Aqfn制造方法

Publications (1)

Publication Number Publication Date
CN114883201A true CN114883201A (zh) 2022-08-09

Family

ID=82677981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210558740.1A Pending CN114883201A (zh) 2022-05-20 2022-05-20 Aqfn制造方法

Country Status (1)

Country Link
CN (1) CN114883201A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117855147A (zh) * 2024-01-05 2024-04-09 山东瑞启微电子科技有限公司 一种热匹配型tmv载板及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117855147A (zh) * 2024-01-05 2024-04-09 山东瑞启微电子科技有限公司 一种热匹配型tmv载板及其制造方法

Similar Documents

Publication Publication Date Title
CN100385641C (zh) 具有局部预制图形化引线框架的半导体封装及其制造方法
CN105720034B (zh) 引线框架、半导体装置
US6358778B1 (en) Semiconductor package comprising lead frame with punched parts for terminals
CN101351883A (zh) 基于引线框架的快闪存储器卡
US8865524B2 (en) Lead carrier with print-formed package components
WO2013147706A1 (en) Multi-layer substrate for semiconductor packaging
KR20110081813A (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
CN113990831A (zh) 用于半导体器件的表面贴装封装件
CN114883201A (zh) Aqfn制造方法
CN106206326B (zh) 用于制造表面安装类型半导体器件的方法以及对应的半导体器件
US20070269929A1 (en) Method of reducing stress on a semiconductor die with a distributed plating pattern
CN210467822U (zh) 一种双面芯片封装结构
CN211125635U (zh) 半导体设备和电子设备
US20130285223A1 (en) Method for manufacturing electronic devices
US20070267759A1 (en) Semiconductor device with a distributed plating pattern
CN111696873A (zh) 一种半导体封装方法和封装芯片
CN101090077A (zh) 半导体封装件及其制法
CN213635983U (zh) 半导体器件和电子设备
CN105720021B (zh) 集成电路封装件及其制造方法
US20050051905A1 (en) Semiconductor component having a plastic housing and methods for its production
KR101001876B1 (ko) 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
CN212113712U (zh) 一种半导体封装引线框架
CN212695146U (zh) 芯片封装基板和芯片封装结构
CN113471155A (zh) 一种背面预蚀的封装结构的封装工艺
CN110690191A (zh) 一种双面芯片封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination