CN213635983U - 半导体器件和电子设备 - Google Patents

半导体器件和电子设备 Download PDF

Info

Publication number
CN213635983U
CN213635983U CN202021764894.9U CN202021764894U CN213635983U CN 213635983 U CN213635983 U CN 213635983U CN 202021764894 U CN202021764894 U CN 202021764894U CN 213635983 U CN213635983 U CN 213635983U
Authority
CN
China
Prior art keywords
die pad
cavities
leads
lead
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021764894.9U
Other languages
English (en)
Inventor
I·H·阿雷拉诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
STMicroelectronics Inc Philippines
Original Assignee
STMicroelectronics Inc Philippines
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Inc Philippines filed Critical STMicroelectronics Inc Philippines
Application granted granted Critical
Publication of CN213635983U publication Critical patent/CN213635983U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开的实施例涉及半导体器件和电子设备。在各个实施例中，本公开提供了半导体器件、封装。在一个实施例中，器件包括管芯焊盘、与管芯焊盘间隔开的引线，以及管芯焊盘和引线上的包封剂。多个腔以一深度从管芯焊盘或引线中的至少一个的表面延伸到管芯焊盘或引线中的至少一个中。深度在0.5μm至5μm的范围内。包封剂延伸到多个腔内。由于腔增加了与包封剂接触的表面积，故腔促进了管芯焊盘或引线与包封剂之间的改善的粘附，并且由于腔可以具有圆形或半球形的形状，进一步增加了与包封剂的机械互锁。

Description

半导体器件和电子设备
技术领域
本公开的实施例总体上涉及半导体器件和电子设备。
背景技术
半导体封装通常包括一个或多个半导体电子部件(例如包括一个或多个集成电路(IC)的半导体管芯)，以及用于保护该半导体管芯和其他内部电子部件的外壳。半导体封装有多种形式，包括球栅阵列(BGA)封装、焊盘网格阵列(LGA)封装和四方扁平无引线(“QFN”)封装。
QFN封装通常包括引线框，该引线框的管芯焊盘背面暴露在封装的背面。引线也暴露在封装的背面，并与管芯焊盘间隔开且围绕着该管芯焊盘。在封装内部，该引线框在中央位置支撑管芯，并且通常包括从该管芯到引线的导线键合。在该管芯、该接线和该引线框上方形成模塑料或密封剂，以完成封装。
该模塑料通常接触管芯焊盘和引线的内表面，并且该模塑料通常应当粘附到管芯焊盘和引线的内表面。该模塑料与管芯焊盘和引线之间的粘附不良会导致模塑料分层，这可能导致因液体，湿气或其他污染物的进入而引起的器件故障。
实用新型内容
鉴于上述问题，本实用新型旨在提供一种半导体器件，该半导体器件包括腔，其增加了与包封剂接触的表面积，故腔促进了管芯焊盘或引线与包封剂之间的改善的粘附，并且由于腔可以具有圆形或半球形的形状，进一步增加了与包封剂的机械互锁。
根据本公开的一个或多个方面，提供了一种半导体器件，包括：管芯焊盘；与管芯焊盘间隔开的引线；以及管芯焊盘和引线上的包封剂，其中，多个腔以一深度从管芯焊盘或引线中的至少一个的表面延伸到管芯焊盘或引线中的至少一个中，深度在0.5μm至5μm的范围内，包括端值，包封剂延伸到多个腔中。
在一个或多个实施例中，管芯焊盘和引线由铜形成。
在一个或多个实施例中，多个腔包括延伸到管芯焊盘和引线中的每个的侧表面的腔。
在一个或多个实施例中，半导体器件还包括引线上的镀覆导电层，镀覆导电层具有基本光滑的表面。
在一个或多个实施例中，半导体器件还包括：在管芯焊盘上的半导体管芯，半导体管芯具有与管芯焊盘间隔开的有源表面；以及电耦合在半导体管芯的有源表面与引线上的镀覆导电层之间的导线。
在一个或多个实施例中，腔为半球形腔。
在一个或多个实施例中，腔具有在0.25μm至1μm的范围内的半径，包括端值。
在一个或多个实施例中，管芯焊盘或引线中的至少一个包括第一铜层和镀在第一铜层上的第二铜层，第二铜层具有在0.5μm至10μm的范围内的厚度，包括端值，并且多个腔延伸到第二铜层中。
在一个或多个实施例中，多个腔中的每个腔具有圆形形状，并且包封剂基本上填充多个腔中的每个腔。
在一个或多个实施例中，包封剂是环氧塑封料。
在一个或多个实施例中，管芯焊盘或引线中的至少一个包括凹入部分，凹入部分从管芯焊盘或引线中的至少一个的暴露的外部部分向内延伸，并且包封剂延伸到凹入部分中。
根据本公开的一个或多个方面，提供了一种电子设备，包括：微处理器；以及电耦合至微处理器的半导体封装，半导体封装包括：管芯焊盘；与管芯焊盘间隔开的引线；以及管芯焊盘和引线上的包封剂，其中，多个腔以一深度从管芯焊盘或引线中的至少一个的表面延伸到管芯焊盘或引线中的至少一个中，深度在0.5μm至5μm的范围内，包括端值，包封剂延伸到多个腔中。
在一个或多个实施例中，电子设备是手机、智能电话、平板计算机设备、相机、可穿戴计算设备、交通工具或自动机器中的至少一种。
通过使用根据本公开的实施例，可以至少解决前述问题的至少一部分，并实现相应的效果。
附图说明
图1是根据本公开的一个或多个实施例的半导体封装截面图。
图2A至图2C是根据本公开的一个或多个实施例示出在衬底中形成腔的方法的各个阶段的截面图。
图3A至图3E是根据本公开的一个或多个实施例示出制造半导体封装(例如图1的半导体封装)的方法的各个阶段的截面图。
图4是根据本公开的一个或多个实施例示出包括半导体封装在内的电子设备的框图。
具体实施方式
在各种实施例中，本公开提供了半导体封装、器件，以及方法。在该方法中，管芯焊盘或引线框的一个或多个表面包括多个腔，其改善了管芯焊盘或引线与包封材料(例如模塑料或环氧模塑料)之间的粘附。腔可以通过浸入多孔铜粘附促进剂(IPC-AP)工艺形成，其中，通过无电镀铜工艺将微结构嵌入沉积的铜层中。该微结构可以通过例如溶剂去除，并且由于该微结构的去除而形成了腔。该腔提供了粗糙的表面，以更好粘附以及与模塑料的机械互锁，从而减少或防止模塑料与管芯焊盘或引线之间的分层。
在一个实施例中，本公开提供了一种器件，该器件包括管芯焊盘，与管芯焊盘间隔开的引线，以及该管芯焊盘和该引线上的包封剂。多个腔以一深度从管芯焊盘或引线中的至少一个的表面延伸到管芯焊盘或引线中的至少一个中。深度在0.5μm至5μm的范围内，包括端值。包封剂延伸到该多个腔中。
在另一个实施例中，本公开提供了一种形成半导体器件的方法，该方法包括：在导电衬底上形成导电层，该导电层包括至少部分地嵌入该导电层中的多个微结构；通过去除该多个微结构在该导电层上形成多个腔；以及使用包封材料至少部分地填充该多个腔。
在又一个实施例中，本公开提供了一种电子设备，该电子设备包括微处理器和电耦合至该微处理器的半导体封装。该半导体封装包括管芯焊盘、与管芯焊盘间隔开的引线，以及该管芯焊盘和该引线上的包封剂。多个腔以一深度从管芯焊盘或引线中的至少一个的表面延伸到管芯焊盘或引线中的至少一个中。深度在0.5μm至5μm的范围内，包括端值。包封剂延伸到该多个腔中。
在以下描述中，将阐述某些特定细节以便更加透彻地理解各种公开的实施例。然而，相关领域的技术人员将理解实施例可以在没有一个或多个特定细节的情况下，或在利用其他方法、部件、材料等的情况下实践。在其他情况下，与半导体管芯、引线框和半导体封装相关的众所周知的结构未被示出或详述，以避免不必要地与本文提供的各种实施例的描述相混淆。
除非上下文另有要求，否则在整个说明书和所附的权利要求书中，“包括(comprise)”一词及其变型(例如包括(comprises)以及包括(comprising))，应以开放的、包容性的意义来解释，即“包括但不限于”。此外，除非上下文另外明确指出，否则术语“第一”“第二”及其类似的顺序指示标志应被解释为可互换。
整个说明书中对“一个实施例”或“实施例”的引用是指结合该实施例描述的特定特征、结构或特性被包括在至少一个实施例中。因此，在整个说明书中各个地方出现的短语“在一个实施例中”或“在实施例中”，不一定都指的是同一实施例。此外，该特定特征、结构或特性可以以任何合适的方式组合在本公开的一个或多个实施例中。
除非上下文另外明确指出，否则如说明书和所附权利要求书中所使用的，单数形式“一”，“一个”和“该”包括复数对象。还应注意的是，除非上下文另外明确指出，否则术语“或”通常采用其最广泛的含义，即意为“和/或”。
本公开总体上指向半导体器件、封装以及形成半导体器件和封装的方法。在该方法中，一个或多个衬底的表面经加工以改善该衬底与包封材料(例如模塑料或环氧模塑料)之间的粘附。在衬底上执行浸入多孔铜粘附促进剂(IPC-AP)工艺，该衬底可以是铜衬底或引线框，并且该工艺在无电镀铜工艺中利用了微珠。该微珠在铜衬底上沉积铜层的过程中被嵌入。该微珠可以是可溶的，并且可以通过任何溶剂去除，从而在铜层中留下粗糙的表面。该粗糙表面促进与模塑料更好地粘附，从而减少或防止了模塑料与衬底之间的分层。
图1是根据本公开的一个或多个实施例示出半导体封装10的截面图。在一些实施例中，封装10可以是如图所示的QFN半导体封装。然而，本公开的实施例不限于此。在一些实施例中，封装10可以是具有多排暴露的引线或引线焊盘的QFN多排(QFN-mr)封装。
封装10包括管芯焊盘12和在横向方向(例如图1所示的水平方向)上与管芯焊盘12间隔开的多个引线14。封装10可能包括围绕管芯焊盘12的引线14的阵列。
半导体管芯16位于管芯焊盘12上。半导体管芯16可以是包括一个或多个电子部件(例如集成电路)的任何半导体管芯。半导体管芯16由半导体材料(例如硅)制成，并且包括其中形成有集成电路的有源表面17。该集成电路可以是实现为有源器件、无源器件、导电层和介电层的模拟或数字电路，且该有源器件、无源器件、导电层和介电层形成在半导体管芯16内并根据半导体管芯16的电气设计和功能而电气互连。
在一些实施例中，半导体管芯16通过粘附材料18固定在管芯焊盘12的内表面。粘附材料18可以是适合于将半导体管芯16机械耦合和/或电耦合到管芯焊盘12的任何材料(例如导电胶、糊剂、胶带、或类似材料)。在一个或多个实施例中，粘附材料18可以是适合于将半导体管芯16附接到管芯焊盘12的焊盘附接膜。
半导体管芯16固定到管芯焊盘12，而半导体管芯16的有源表面17背对管芯焊盘12的内表面，如图1所示。
导线20将半导体管芯16电耦合至引线14。例如，导线20可以将半导体管芯16的有源表面17上的相应的键合焊盘电耦合至相应引线14，并且导线20可以在半导体管芯16的有源表面17与引线14的内表面之间延伸。
包封材料22的层在半导体管芯16上方形成，并覆盖半导体管芯16和导线20。包封材料22具有第一表面23(例如图1所示的上表面)和与第一表面23相对的第二表面25(例如图1所示的下表面)。第二表面25在管芯焊盘12与引线14之间延伸。第一表面23和第二表面25可以是形成半导体封装10外部的部分的暴露的表面。
管芯焊盘12和引线14可以由相同材料形成。例如，管芯焊盘12和引线14可以为同一引线框的一部分，在一些实施例中，可以是QFN引线框。在一些实施例中，管芯焊盘12和引线14可以由铜形成(例如铜引线框)。
管芯焊盘12和引线14具有多个表面，并且多个腔32可以从多个表面中的至少一个表面延伸到管芯焊盘12或引线14中。例如，如图1中区域A的放大图所示，引线14可以包括多个腔32，其从侧表面31延伸到引线14中。腔32的内表面可以是圆形的，如图所示，可以增大腔32的表面积，从而促进与包封材料22的增加的接触和粘附。在一些实施例中，腔32可以是半球形腔。然而，本公开的实施例不限于此，并且在各种实施例中，腔32可以具有各种其他形状。
可以包括管芯焊盘12和引线14两者的引线框可以具有多层结构。例如，如区域A中所示，引线14可以包括第一层14a和设置在第一层14a上的第二层14b。第一层14a和第二层14b可以由相同的材料形成(例如铜)。例如，第二层14b可以是沉积在第一层14a上的铜层，其本身也可以是铜。
正如本文将就图2A至2C展开的更为详细的讨论，腔32可以在第二层14b的沉积期间通过微结构(例如微珠或类似微结构)的引入而被形成。该微结构之后可以被去除(例如通过溶解)，从而在第二层14b中留下腔32。根据微结构的尺寸和形状，腔32可能因此具有各种不同的尺寸和形状。
在一些实施例中，第二层14b的厚度可以在0.5μm至10μm的范围内，包括端值。在一些实施例中，第二层14b的厚度可以在1μm至5μm的范围内，包括端值，并且在一些实施例中，第二层14b的厚度可以在1μm至2μm的范围内，包括端值。腔32可以具有小于第二层14b厚度的宽度(例如延伸到第二层14b中)，从而使得腔32不能延伸到第一层14a中。在一些实施例中，腔32的宽度可以在0.5μm至5μm的范围内，包括端值，并且在一些实施例中，腔32的宽度可以在0.5μm至2μm的范围内，包括端值。即，在一些实施例中，腔32可以延伸到第二层14b中0.5μm至5μm范围内的深度，并且在一些实施例中可以延伸到其中0.5μm至2μm范围内的深度。在腔32为球形或半球形的实施例中，腔32的半径可以在0.25μm至1μm的范围内，包括端值。
尽管放大区域A被示为是引线14的侧表面的区域，其容易被理解为可以在管芯焊盘12或引线14的任何表面上提供相同的结构。例如，管芯焊盘12的一个或多个表面可以包括引线框材料的第一层和第二层(例如铜层)，并且由于在第二层的形成过程中引入了微结构，腔32可以延伸到材料的第二层中，随后该微结构被去除以留下腔。在各种实施例中，管芯焊盘12的一些或全部表面和引线14可以在腔32的形成期间暴露并且可以包括腔32。
如图1的放大区域A所示，包封材料22基本上填充腔32。例如，包封材料22可以在腔32内接触引线14(例如第二层14b)。另外，包封材料22可以接触引线14的表面31。通过填充腔32，以及在表面31处接触引线14，包封材料22与引线14之间的粘附得到改善。更特别的是，在引线14(或管芯焊盘12)与包封材料22之间的界面处提供机械互锁，并且增加表面积以增加引线14或管芯焊盘12与包封材料22之间的界面相互作用。
在一些实施例中，管芯焊盘12的上表面11(例如，管芯焊盘12的面向半导体管芯16的表面)、管芯焊盘12的下表面13(例如管芯焊盘12的暴露的表面)，以及芯片焊盘12的侧面15中的一个或多个，可以包括多个腔32。
在一些实施例中，管芯焊盘12可以包括凹入部分19，凹入部分19可以在其表面处包括腔32。例如，凹入部分19可以形成为凹入，该凹入在管芯焊盘12侧边缘处从管芯焊盘12的下表面13延伸到管芯焊盘12中。凹入部分19还增加了管芯焊盘12与包封材料22之间的接触表面积，从而增加了包封材料22到管芯焊盘12的粘附。
如图1所示，引线14可以类似地包括凹入部分，该凹入部分基本上类似于管芯焊盘12的凹入部分19，并且增加了包封材料22与引线14之间的粘附。
在一些实施例中，包封材料22的第二表面25是暴露的表面，其与管芯焊盘12的外表面(例如管芯焊盘12的下表面13)以及引线14(例如引线14的下表面和外侧面)的外表面共同形成封装10的外部的一部分(例如底面的部分)。包封材料22基本上可以填充封装10中各个组件之间的任何空间或间隙。如图1所示，在一些实施例中，包封材料22形成在管芯焊盘12和引线14的内表面上。包封材料22因此可以填充或基本填充在管芯焊盘12和引线14的多个表面中任一表面形成的腔32。
包封材料22是电绝缘材料，其保护半导体管芯16、导线20以及任何其他电子组件或布线免受损坏(例如腐蚀、物理损坏、湿气损坏或其他引起电气器件和材料损坏的原因)。另外，包封材料22为管芯焊盘12和引线14提供结构支撑。在一个或多个实施例中，包封材料22是模塑料或环氧模塑料，其可以包括例如聚合树脂。
引线14的暴露的底面或外表面(可以被称为封装10的平面)以及管芯焊盘12的暴露的下表面13被配置于将封装10电耦合或机械耦合至外部电路装置、其他器件或板上(例如外部印刷电路板)。
在一些实施例中，可以在引线14的一个或多个表面上形成镀覆导电层30。例如，引线14的上表面与导线20的接合处可以形成镀覆导电层30。镀覆导电层30可以抵抗铜的形成(例如，当形成包括产生腔32的微结构的第二层材料时)，并且因此，镀覆导电层30可以保持基本光滑并没有腔，从而提供用于与导线20接合的合适的导电表面。
镀覆导电层30可以包括任何导电材料。在一些实施例中，镀覆导电层30包括多个金属层。在一些实施例中，镀覆导电层30是多层结构，其包括镍(Ni)的第一层，钯(Pd)的第二层和金(Au)的第三层。
镀覆导电层30基本上可以比引线14更薄。在一些实施例中，镀覆导电层30可以具有小于约50μm的厚度。
图2A至图2C是根据本公开的一个或多个实施例示出在衬底(例如铜引线框或铜衬底)中形成腔的方法的各个阶段的截面图。该腔形成方法在本文中可以称为浸入多孔铜粘附促进剂(IPC-AP)工艺。
如图2A所示，提供了衬底112。该衬底112可以是例如形成图1所示的半导体封装10的管芯焊盘12和引线14的铜引线框。该衬底112可以具有基本平坦的表面111，例如图2A所示的上表面。在一些实施例中，方法包括对衬底112进行预处理以提供清洁、基本平坦的表面111。预处理可以包括例如对衬底112进行去油以去除有机表面污染物或类似步骤。预处理还可以包括去除表面111处的氧化物，例如通过微蚀刻或类似方法。
如图2B所示，导电层112b形成在衬底112上。导电层112b可以由与衬底112相同的材料形成。例如，导电层112b可以是形成在铜衬底112上的铜层。在一些实施例中，导电层112b可以通过无电镀铜沉积或自催化铜沉积或镀覆工艺形成，其中，铜衬底112浸入铜浴中，其在衬底112上形成导电层112b的镀层或薄层。在各种实施例中，导电层112b可以具有在0.5μm至10μm的范围内的厚度，包括端值，在1μm至5μm的范围内的厚度，包括端值，或在1μm至2μm的范围内的厚度，包括端值。
如图2B所示，在形成导电层112b的同时形成多个微结构142，从而使得微结构142至少部分地嵌入在导电层112b中。微结构142可以是任何可溶的微观结构，其可以通过暴露于合适的溶剂而去除。在一些实施例中，微结构142可以是聚合微珠。在一些实施例中，微结构142可以是由聚苯乙烯或聚二甲基硅氧烷中的至少一种形成或包括聚苯乙烯或聚二甲基硅氧烷中的至少一种的微珠。
微结构142可以具有任何形状。在一些实施例中，微结构142可以具有至少部分圆形的外部部分，从而使得腔形成为具有至少部分圆形的形状。在一些实施例中，微结构142可以是半球形的微结构。
微结构142可以具有小于导电层112b的厚度的宽度W，并且微结构142可以与衬底112间隔开(例如微结构142不延伸到衬底112中)。在一些实施例中，微结构142的宽度W可以在0.5μm至2μm范围内，包括端值。在微结构142为球形或半球形的实施例中，微结构142的半径可以在0.25μm至1μm的范围内，包括端值。
在各种实施例中，微结构142的尺寸和形状可以彼此不同，取决于，例如，期望在引线框(例如管芯焊盘12或引线14)中形成的腔的尺寸和形状。
如前所述，导电层112b和微结构142可以通过无电镀铜沉积或镀覆工艺同时形成或镀覆在衬底112上。在一些实施例中，无电镀铜沉积或镀覆工艺包括将衬底112(例如铜衬底)浸入包括铜离子(例如Cu2+)和微结构142的镀浴中。微结构142可以是镀浴中的化学活性成分，例如，通过在微结构142与镀浴的一种或多种成分之间形成键合。在一些实施例中，镀浴可以包括铜离子(例如，Cu2+)，微结构142，以及还原剂、添加剂和络合剂中的一种或多种。在这样的实施例中，可以选择微结构142与还原剂、添加剂或络合剂结合。相应地，微结构142可以成为镀浴的活性成分，并且可以作为导电层112b的生长或沉积的一部分而包括在内。
无电镀铜沉积或镀覆工艺可以实现或促进镀浴中的Cu2+离子与衬底112的暴露的铜表面的自催化反应，因此仅影响暴露的铜表面。相应地，在各种实施例中，可以将整个引线框(例如包括图1所示的管芯焊盘12和引线14)浸入镀浴中，并且仅引线框的暴露的铜部分可以与镀浴反应以在导电层112b上生长或沉积，同时可以保护未暴露的表面(例如由镀覆导电层30覆盖的引线14的表面)免受反应且因此在未暴露的表面上可能不会形成腔。由此，键合表面(例如引线14上的镀覆导电层30)可以不受IPC-AP工艺的影响，从而保持适合于导线键合的基本光滑的表面。
如图2B所示，微结构142的部分可以向外延伸超过导电层112b的上表面。这促进了使用溶剂暴露微结构142以去除微结构142并形成腔，如就图2C将展开的更为详细的讨论，
如图2C所示，腔132将通过去除微结构142在导电层112b中形成。
在一些实施例中，微结构142可以通过暴露于合适的溶剂来去除。溶剂可以是能够溶解微结构142的任何溶剂，其可以由任何可溶性材料形成。在一些实施方案中，溶剂包括丙酮，二乙醚或二恶烷中的一种或多种。
溶剂可以通过任何合适的技术应用于微结构142，包括，例如将导电层112b和微结构142浸入溶剂浴中，喷洒或以其他方式将溶剂引入图2B所示结构的上表面(例如微结构142的暴露的部分和在导电层112b的上表面)，或任何其他合适的技术。在一些实施例中，图2B所示整个结构(例如包括衬底112，导电层112b和微结构142)可以浸入溶剂浴中，以去除微结构142。
在去除微结构142之后，腔132被形成并从衬底的表面131延伸到衬底中(例如延伸到衬底112的导电层112b中)。腔132提供了增加的表面积以与包封材料22键合，并且腔132的圆形或半球形形状提供了与包封材料22更好的机械互锁。
图3A-3E是根据本公开的一个或多个实施例示出制造半导体封装(例如图1的半导体封装)的方法的各个阶段的截面图。
如图3A所示，提供了包括管芯焊盘12和多个引线14的衬底或引线框。镀覆导电层30可以在每个引线14的表面(例如上表面)上形成。多个腔32(见图1)在管芯焊盘12或引线14的暴露的表面上形成。腔可以在管芯焊盘12或引线14的任何暴露的表面(例如管芯焊盘12的任何上表面、下表面或侧表面以及引线14的任何下表面或侧表面)上形成。引线14的上表面由于存在镀覆导电层30而可以避免形成腔。
腔可以与图1所描述的腔32或图2C所描述的腔132基本相同。
衬底(例如形成管芯焊盘12和引线14的衬底)可以是在其中形成腔的任何合适的衬底。在一些实施例中，衬底是金属衬底(例如引线框)。在一些实施例中，衬底是铜衬底。
多个腔可以通过任何合适的技术来形成，包括，例如根据本文就图2A至图2C所描述的腔形成方法而形成。例如，腔可以通过将管芯焊盘12和引线14的暴露的表面浸入包括微结构142的无电镀铜沉积或镀浴中来形成。微结构142可以因此嵌入导电层112b中，并且随后微结构142被溶剂去除而留下腔132，例如，就图2A至图2C所描述的。
在一些实施例中，管芯焊盘12或引线14可以包括凹入部分19，其可以是其中可以形成腔的暴露的表面。例如，凹入部分19可以形成为从管芯焊盘12或引线14上表面延伸到管芯焊盘12或引线14中的凹入。凹入部分19进一步增加了管芯焊盘12或引线14与包封材料22之间的接触表面积，从而增加了包封材料22到管芯焊盘12或引线14的粘附。
引线14上的镀覆导电层30可以包括任何导电材料。在一些实施例中，镀覆导电层30由对无电镀铜沉积或镀浴中的化学物质有抵抗力的导电材料形成，从而使得在镀覆导电层30中不形成腔。
在一些实施例中，镀覆导电层30是多层结构，其包括镍(Ni)的第一层，钯(Pd)的第二层和金(Au)的第三层。镀覆导电层30可以通过任何合适的技术形成，包括，例如沉积、电镀或类似方式。
如图3B所示，半导体管芯16附接到管芯焊盘12，并且在半导体管芯16的有源表面17与引线14上的镀覆导电层30之间形成导线键合或导线20。
半导体管芯16可以通过粘附材料18被附接到管芯焊盘12的表面11(例如上表面)。粘附材料18可以是适合于将半导体管芯16机械和/或电耦合到管芯焊盘12的任何材料(例如导电胶、糊剂、胶带或类似材料)。在一个或多个实施例中，粘附材料18是适合于将半导体管芯16附接到管芯焊盘12的焊盘附接膜。
在一些实施例中，管芯焊盘12的表面11包括形成的腔，例如通过图2A至图2C所示的方法形成的腔。即，多个腔可以从表面11延伸到芯片焊盘12中。在这样的实施例中，粘附材料18可以延伸到芯片焊盘12的表面11中的腔中，并且可以基本上填充芯片焊盘12的表面11中的腔，从而促进了管芯焊盘12与粘附材料18之间的改善的粘附，这也改善了管芯焊盘12与半导体管芯16之间的粘附。
导线20可以通过例如导线接合形成，并且导线20将半导体管芯16的有源表面17上的接合焊盘电耦合到引线14。
如图3C所示，载带340可以应用于图3B的组件(例如包括管芯焊盘12、引线14、半导体管芯16以及导线20)上。更为特别地，载带340可以应用于管芯焊盘12和引线14的下表面。载带340促进组件的运输，例如，用于形成包封22的腔模中。在一些实施例中，载带340可以被省略。
如图3D所示，包封材料22形成在半导体管芯16上方，并且覆盖半导体管芯16和导线20。包封材料22进一步覆盖镀覆导电层30，管芯焊盘12的表面11的部分，以及管芯焊盘12和引线14的暴露的侧表面。包封材料22可以进一步填充管芯焊盘12和引线14的凹入部分19。包封材料22基本填充在管芯焊盘12和引线14表面形成的多个腔，例如图1的放大区域A所示。相应地，在管芯焊盘12或引线14与包封材料22的表面提供了更好的粘附和机械互锁。
包封材料22具有第一表面23和与第一表面23相对的第二表面25。第二表面25在管芯焊盘12与引线14之间延伸。第一表面23和第二表面25可以是暴露的表面，形成半导体封装10外部的一部分。
包封材料22可以通过任何常规技术(例如模制工艺)形成。例如，模制工艺可以包括将图3C所示的组件(例如，包括管芯焊盘12、引线14、半导体管芯16和导电线20)定位到模具中并注入模制材料(诸如模塑料、环氧模塑料、聚合树脂或类似材料)。被注入的材料随后硬化，这可能涉及固化步骤。
如图3E所示，在形成包封22之后，去除载带340。载带340可以通过任何合适的技术去除，包括机械分离、切割、蚀刻或类似方法。
包封材料22为管芯焊盘12和引线14提供了合适的结构支撑，从而使得在去除载带340之后，管芯焊盘12和引线14可以基本上保持其形状和结构。
如图3E所示，完整的半导体封装10在去除载带340之后形成。通过去除载带340，管芯焊盘12和引线14的外表面被暴露，并且管芯焊盘12和引线14以及包封材料22的第二表面25形成半导体封装10的外表面。引线14和管芯焊盘12的暴露的外表面可以电耦合和/或机械耦合到另一器件或板上，例如印刷电路板。
图4示出了电子设备400，其包括本文所描述的半导体封装(例如半导体封装10)。半导体封装10电耦合至微处理器402。微处理器402可以是被配置为接收电信号或将电信号发送至半导体封装10的任何电路。电子设备400还可以包括被配置成为器件400提供电力的电源404。可以是电池的电源404可以被耦合至微处理器402。电子设备400还可以包括被耦合到微处理器402或被并入微处理器402中的存储器406。
在一个或多个实施例中，电子设备400可以是手机、智能电话、平板、照相机和/或可穿戴计算设备，该可穿戴计算设备可以位于衣物、鞋子、手表、眼镜或任何其他可穿戴结构中。在一些实施例中，电子设备400，或半导体封装10本身，可以位于交通工具(例如船和汽车)、机器人或任何其他可移动结构或机械中。
如本文就所提供的半导体器件、封装和方法各种实施例所描述的，衬底(例如铜引线框)的一个或多个表面经处理改善了衬底与包封材料(例如模塑料或环氧模塑料)之间的粘附。在衬底上执行无电镀铜沉积或镀覆工艺，其中微结构(例如微珠)被嵌入形成在衬底表面上的沉积或镀覆的铜层中。微珠可以溶解，并且可以被任何溶剂去除，从而在铜层中留下粗糙的表面。粗糙表面是其中形成有多个腔并且从其表面延伸到衬底中的表面。粗糙表面(例如多个腔)促进了与模塑料更好地粘附，从而减少或防止了模塑料与衬底(例如管芯焊盘或引线)之间的分层。
由本公开的各种实施例提供的在模塑料与管芯焊盘或引线之间增加的粘附优于其他可能增加粘附的方法。例如，由于相较于未氧化的铜，模塑料中的官能团可能与氧化物优先相互作用，因此可以将氧化层引入芯片焊盘或引线中以增加粘附。然而，氧化铜(例如Cu2O)可以是具有进一步氧化的趋势(例如形成CuO)的亚稳态氧化物，其是易碎的脆性材料。这可能导致模塑料与管芯焊盘或引线之间的分层。另一方面，本公开提供的方案(例如形成填充有塑封料的腔)避免了这种氧化物的形成，从而避免了分层。
此外，本文提供的实施例在没有机械地使管芯焊盘和引线的表面粗糙化的情况下提供了模塑料与管芯焊盘和引线之间增加的粘附。该机械化粗糙，例如，可能不利地导致由导线键合而键合的引线表面粗糙。另一方面，本公开的实施例促进了通过化学工艺形成腔，并且引线的键合表面(例如镀覆导电层)可以抵抗腔的形成，从而避免了导线键合问题。即可以在管芯焊盘或引线的其他表面被粗糙化(例如在其中形成腔)之后保留引线基本光滑的键合表面，以增加与包封材料的粘附。
上述各种实施例可以组合产生其他实施例。可以根据以上详细描述对实施例做出这些及其他改变。一般而言，以下权利要求书中，所用术语不得被解释为限制对说明书和权利要求书中公开的特定实施例的权利要求，而应解释为包括所有可能的实施例以及此类权利要求所享有的同等内容的全部范围。相应地，权利要求不受本公开内容的限制。

Claims (13)

1.一种半导体器件，其特征在于，包括：
管芯焊盘；
与所述管芯焊盘间隔开的引线；以及
所述管芯焊盘和所述引线上的包封剂，
其中，多个腔以一深度从所述管芯焊盘或所述引线中的至少一个的表面延伸到所述管芯焊盘或所述引线中的至少一个中，所述深度在0.5μm至5μm的范围内，包括端值，所述包封剂延伸到所述多个腔中。
2.根据权利要求1所述的半导体器件，其特征在于，所述管芯焊盘和所述引线由铜形成。
3.根据权利要求1所述的半导体器件，其特征在于，所述多个腔包括延伸到所述管芯焊盘和所述引线中的每个的侧表面的腔。
4.根据权利要求3所述的半导体器件，其特征在于，还包括所述引线上的镀覆导电层，所述镀覆导电层具有光滑的表面。
5.根据权利要求4所述的半导体器件，其特征在于，还包括：
在所述管芯焊盘上的半导体管芯，所述半导体管芯具有与所述管芯焊盘间隔开的有源表面；以及
电耦合在所述半导体管芯的所述有源表面与所述引线上的所述镀覆导电层之间的导线。
6.根据权利要求1所述的半导体器件，其特征在于，所述腔为半球形腔。
7.根据权利要求6所述的半导体器件，其特征在于，所述腔具有在0.25μm至1μm的范围内的半径，包括端值。
8.根据权利要求1所述的半导体器件，其特征在于，所述管芯焊盘或所述引线中的至少一个包括第一铜层和镀在所述第一铜层上的第二铜层，所述第二铜层具有在0.5μm至10μm的范围内的厚度，包括端值，并且
所述多个腔延伸到所述第二铜层中。
9.根据权利要求1所述的半导体器件，其特征在于，所述多个腔中的每个腔具有圆形形状，并且所述包封剂填充所述多个腔中的每个腔。
10.根据权利要求1所述的半导体器件，其特征在于，所述包封剂是环氧塑封料。
11.根据权利要求1所述的半导体器件，其特征在于，所述管芯焊盘或所述引线中的至少一个包括凹入部分，所述凹入部分从所述管芯焊盘或所述引线中的至少一个的暴露的外部部分向内延伸，并且所述包封剂延伸到所述凹入部分中。
12.一种电子设备，其特征在于，包括：
微处理器；以及
电耦合至所述微处理器的半导体封装，所述半导体封装包括：
管芯焊盘；
与所述管芯焊盘间隔开的引线；以及
所述管芯焊盘和所述引线上的包封剂，
其中，多个腔以一深度从所述管芯焊盘或所述引线中的至少一个的表面延伸到所述管芯焊盘或所述引线中的至少一个中，所述深度在0.5μm至5μm的范围内，包括端值，所述包封剂延伸到所述多个腔中。
13.根据权利要求12所述的电子设备，其特征在于，所述电子设备是手机、智能电话、平板计算机设备、相机、可穿戴计算设备、交通工具或自动机器中的至少一种。
CN202021764894.9U 2019-08-21 2020-08-21 半导体器件和电子设备 Active CN213635983U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962889841P 2019-08-21 2019-08-21
US62/889,841 2019-08-21
US16/996,712 US11393774B2 (en) 2019-08-21 2020-08-18 Semiconductor device having cavities at an interface of an encapsulant and a die pad or leads
US16/996,712 2020-08-18

Publications (1)

Publication Number Publication Date
CN213635983U true CN213635983U (zh) 2021-07-06

Family

ID=74647089

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202021764894.9U Active CN213635983U (zh) 2019-08-21 2020-08-21 半导体器件和电子设备
CN202010849501.2A Pending CN112420650A (zh) 2019-08-21 2020-08-21 在包封剂与管芯焊盘或引线的界面处具有腔的半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010849501.2A Pending CN112420650A (zh) 2019-08-21 2020-08-21 在包封剂与管芯焊盘或引线的界面处具有腔的半导体器件

Country Status (2)

Country Link
US (3) US11393774B2 (zh)
CN (2) CN213635983U (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4177940A1 (en) * 2021-11-03 2023-05-10 Nexperia B.V. A semiconductor package assembly as well as a method for manufacturing such semiconductor package assembly

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5479563A (en) * 1977-12-07 1979-06-25 Kyushu Nippon Electric Lead frame for semiconductor
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
US4918511A (en) * 1985-02-01 1990-04-17 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
US4775444A (en) 1987-08-26 1988-10-04 Macdermid, Incorporated Process for fabricating multilayer circuit boards
US5162894A (en) * 1988-05-24 1992-11-10 Kabushiki Kaisha Toshiba Semiconductor integrated circuit having a dummy lead and shaped inner leads
JP2602076B2 (ja) * 1988-09-08 1997-04-23 三菱電機株式会社 半導体装置用リードフレーム
JP2611748B2 (ja) * 1995-01-25 1997-05-21 日本電気株式会社 樹脂封止型半導体装置
IT1307040B1 (it) 1999-05-31 2001-10-23 Alfachimici Spa Procedimento per promuovere l'aderenza tra un substrato inorganicoed un polimero organico.
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US20040080025A1 (en) * 2002-09-17 2004-04-29 Shinko Electric Industries Co., Ltd. Lead frame, method of manufacturing the same, and semiconductor device manufactured with the same
US7087462B1 (en) * 2005-06-07 2006-08-08 Advanced Semiconductor Engineering, Inc. Method for forming leadless semiconductor packages
US7968998B1 (en) * 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US8067271B2 (en) * 2006-09-15 2011-11-29 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
WO2008099321A1 (en) * 2007-02-14 2008-08-21 Nxp B.V. Dual or multiple row package
JP2012500865A (ja) 2008-08-21 2012-01-12 イノーバ ダイナミクス インコーポレイテッド 増強された表面、コーティング、および関連方法
US7989933B1 (en) * 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
EP2602357A1 (en) 2011-12-05 2013-06-12 Atotech Deutschland GmbH Novel adhesion promoting agents for metallization of substrate surfaces
JP6291713B2 (ja) * 2013-03-14 2018-03-14 日亜化学工業株式会社 発光素子実装用基体及びそれを備える発光装置、並びにリードフレーム
JP6110769B2 (ja) * 2013-09-25 2017-04-05 ルネサスエレクトロニクス株式会社 半導体装置
KR102337876B1 (ko) * 2014-06-10 2021-12-10 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP6483498B2 (ja) * 2014-07-07 2019-03-13 ローム株式会社 電子装置およびその実装構造
US9559077B2 (en) * 2014-10-22 2017-01-31 Nxp Usa, Inc. Die attachment for packaged semiconductor device
JP6772087B2 (ja) * 2017-02-17 2020-10-21 新光電気工業株式会社 リードフレーム及びその製造方法
US11031350B2 (en) * 2017-12-26 2021-06-08 Stmicroelectronics, Inc. Leadframe with pad anchoring members and method of forming the same
CN110945649B (zh) * 2018-05-29 2023-06-16 新电元工业株式会社 半导体模块

Also Published As

Publication number Publication date
US11393774B2 (en) 2022-07-19
US11862579B2 (en) 2024-01-02
US20220320014A1 (en) 2022-10-06
US20240162168A1 (en) 2024-05-16
CN112420650A (zh) 2021-02-26
US20210057355A1 (en) 2021-02-25

Similar Documents

Publication Publication Date Title
US10074614B2 (en) EMI/RFI shielding for semiconductor device packages
CN107154362B (zh) 制造具有光学检测特征的模制的半导体封装体的方法
US9177837B2 (en) Fabrication method of semiconductor package having electrical connecting structures
US6660626B1 (en) Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US20240162168A1 (en) Semiconductor device having cavities at an interface of an encapsulant and a die pad or leads
TW201044533A (en) Method of forming substrate for semiconductor element and semiconductor device
US10636679B2 (en) Packaged semiconductor device having nanoparticle adhesion layer patterned into zones of electrical conductance and insulation
KR20080069931A (ko) 맞물림 구조를 포함한 칩 캐리어
CN211125635U (zh) 半导体设备和电子设备
TW201113956A (en) Method of forming substrate for semiconductor element and semiconductor device
US9111952B2 (en) Semiconductor device
CN213401180U (zh) 一种基板结构
CN109285813B (zh) 具有镍镀层的半导体封装及其制造方法
JP3569642B2 (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
JP2017130522A (ja) 樹脂付リードフレーム基板
CN112490132A (zh) 一种基板结构的制备方法
KR101047874B1 (ko) 리드프레임 및 반도체 패키지 및 그의 제조방법
JP2013084970A (ja) 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
JP2016165005A (ja) 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
JP2017092247A (ja) 樹脂付リードフレーム基板
JP2014053638A (ja) 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant