JP2017130522A - 樹脂付リードフレーム基板 - Google Patents

樹脂付リードフレーム基板 Download PDF

Info

Publication number
JP2017130522A
JP2017130522A JP2016007968A JP2016007968A JP2017130522A JP 2017130522 A JP2017130522 A JP 2017130522A JP 2016007968 A JP2016007968 A JP 2016007968A JP 2016007968 A JP2016007968 A JP 2016007968A JP 2017130522 A JP2017130522 A JP 2017130522A
Authority
JP
Japan
Prior art keywords
lead frame
resin
substrate
lead
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016007968A
Other languages
English (en)
Inventor
馬庭 進
Susumu Maniwa
進 馬庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2016007968A priority Critical patent/JP2017130522A/ja
Publication of JP2017130522A publication Critical patent/JP2017130522A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4845Details of ball bonds
    • H01L2224/48451Shape
    • H01L2224/48453Shape of the interface with the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】銅ボンディングワイヤに対して、良好な接続強度を示す樹脂付リードフレーム基板を提供すること。
【解決手段】樹脂付リードフレーム基板は、金属平板を厚み方向に、一部もしくは全てを除去して、素子を搭載するダイパッド及び素子と電気的導通をとるための電極パッドを含む所定の配線パターンを形成することによって得られるリードフレームと、リードフレームの金属を除去した部分を埋める絶縁樹脂とを含み、ダイパッドの素子を搭載する側と同じ片面においてリードの表面の粗度が、Ra(算術平均粗さ)において、0.1μm以下の範囲にある。
【選択図】図1

Description

本発明は、半導体素子を実装するための半導体基板に関し、とくには、リードフレーム型基板およびその製造方法に関する。
ウェハープロセスで製造される各種のメモリー、CMOS、CPU、FPGA等の半導体素子は、電気的接続用端子を有する。その電気的接続用端子のピッチと、半導体素子が装着されるプリント基板側の接続部のピッチとは、工法の違いから、そのスケールが1〜2桁ほど異なる。そのため、インターポーザーと称されるピッチ変換のための仲介用基板(半導体素子実装用基板)が使用される。このインターポーザーの一方の面に、半導体素子を実装し、他方の面もしくは基板の周辺部で、プリント基板との接続がとられる。インターポーザーは、内部もしくは表面に金属リードフレームを有しており、リードフレームにより電気的経路を引き回して、プリント基板との接続を行う外部接続端子のピッチを拡張している。
図7に、従来技術に係るリードフレーム基板を用いたインターポーザーの一例として、QFN(Quad Flat Non−leaded)式リードフレームの構造を模式的に示した。図7の(a)に示すように、銅、アルミニウムなどの金属からなるリードフレームの中央部に、半導体素子11を搭載する平坦部12を設け、外周部にピッチの広いリード4を配設したものであり、リード4と半導体素子11の電気的接続用端子との接続には、金線などのメタルワイヤー13によるボンディング法を使用したものである。
なお、図7の(a)、図7の(b)中の保持材14は、リードフレームを保持するもので、封止樹脂17による封止後に図7の(c)に示すように、除去される。しかし、図7のインターポーザーでは、電気的接続が半導体素子11の外周部とリードフレームの外周部とでしか行えないので、端子数が多い半導体基板には不向きといえる。
プリント基板とインターポーザーとの接続は、端子数が少ない場合には、インターポーザーの外延部の取り出し電極15に、金属ピンを装着して行われる。また、端子数が多い場合には、半田ボールを外周部分の外部接続端子にアレイ状に配置(Ball Grid Array)する。プリント基板側の接続ピッチは500μm程度と広く、半田量も多いので、Ball Grid Arrayは、安定した高信頼性の接続が可能である。
面積が狭く端子数が多い半導体素子に対しては、電気的経路が1層のインターポーザーではピッチの変換が困難なので、電気的経路を有する層を2層、3層と多層、積層化している。面積が狭く端子数が多い半導体素子の場合は、半導体素子の接続端子は、半導体素子の底面にアレイ状に配置して形成されることが多い。そのため、インターポーザー側の外部接続端子も同一なアレイ状の配置として、インターポーザーとプリント基板との接続には微小な半田ボールを用いるフリップチップ接続方式が採用される。インターポーザー内の配線は、上部から垂直方向にドリルあるいはレーザーで窄孔し、孔内に金属メッキを行うことによって上下の電気的導通がなされる。この方式のインターポーザーでは、外部接続端子のピッチは150〜200μm程度まで微細化できるため、接続端子数は稼げるが、接合の信頼性や安定性は低下し、高い信頼性が要求される車載用などには向いていない。
こうしたインターポーザーは、使用する材料や構造により、リードフレーム部分が保持される基材がセラミックのもの、あるいはP−BGA(Plastic Ball Grid Array)、CSP(Chip Size Package)、LGA(Land Grid Array)などのように、基材が有機物のものなど数種類あり、目的に応じて使い分けられている。
いずれの場合であっても、半導体素子の小型化、多ピン化、高速化に対応して、インターポーザーの半導体素子との接続部のファインピッチ化及び高速信号対応が進んでいる。微細化の進展を考慮すると、端子部分のピッチは、80μm〜100μmが必要である。
導通部兼支持部材でもあるリードフレームの配線パターンは、薄い金属板をエッチングして、いわゆるフォトエッチング法で形成されるが、安定したエッチング処理とその後の加工での基材のハンドリングを容易にするには、金属板は200μm程度の厚さを有することが望ましい。また、ワイヤボンディングの際に十分な接合強度を得るには、一定程度の金属層の厚みと、ランド面積が必要となる。これら双方の点を考慮すると、金属板の厚みとして200μm以上が望ましい。
図8は、従来技術に係るリードフレーム型基板の製造工程を模式的に示したものである。まず、リードフレーム裏面18にポリイミドテープからなる保持材14を貼り付けたリードフレーム(図8の(a))の所定箇所に半導体素子11を固定用樹脂16もしくは、固定用テープで固定する(図8の(b))。その後、ワイヤボンディングを行い(図8の(c))、トランスファーモールド法で複数のチップ(半導体素子11)を一括で封止樹脂17により樹脂モールドする(図8の(d))。最後に、外装加工を施し(図8の(e))、個々に切断、断裁して完成品となる(図8の(f))。リードフレームの裏面18(半導体素子が搭載される面とは反対側の面)を被覆するポリイミドテープからなる保持材14は、リードフレームの裏面18がプリント基板との接続面となる場合、モールド時に封止樹脂17がリードフレーム裏面18の接続端子面に回りこみ付着しないようにするため不可欠である。しかしながら、最終的にはポリイミドテープからなる保持材14は不要であるので、モールド加工をした後は、取り外して捨てることになる。そのため、リードフレームを保持材14に貼り付けてインターポーザーを製造する方法は、コストがかかるという問題を抱えていた。
それを解決する方法として、特許文献1にあるような構造のリードフレーム型基板が挙げられる。この基板は、金属板の両面にパターンエッチング、ハーフエッチング等を用いて、凹凸あるいは貫通孔を空け、そこに絶縁性樹脂を成型して作るリードフレーム型基板である。
この構造の基板であれば、絶縁性樹脂が、配線パターンを支持する機能をもつため、ポリイミドテープを貼付する必要がなく、コストダウンを実現できる。
上記のような構造の基板の作製方法として、以下のようなものがある。図9には1ピース分のリードフレームの主面側(a)及び裏面側(b)のレジストパターンを示し、図10及び図11には隣接する9ピース分のリードフレームの主面側及び裏面側のレジストパターンを示す。エッチングしない部分25は黒色、フルエッチングする部分26は白色、ハーフエッチングする部分27はハッチングで示す。まず、金属板の主面に、図9の(a)、図10に示すような、ダイパッド7、吊りリード19、リード4、タイバー20のパターンを感光性レジスト、ドライフィルム等にて形成する。さらに、金属板の裏面には、図9の(b)、図11に示すような、ダイパッド裏面8、電極パッド5のパターンを感光性レジスト、ドライフィルム等にて形成する。この際、金属板裏面の電極パッド5のパターンは、主面のリード4の位置に一部が重なるように形成され、多くの場合は、リード4の一端の裏側になる。図9に示す基材ピースのように、ダイパッド7が中央に位置して、リード4がその付近から放射状に外側にのびる構造の場合は、電極パッド5は、リード4の最も外側の位置の裏面に形成される場合が多い。
次にエッチング等により、金属板の一部を除去するが、この際に、エッチング強度、時間などを適正に設定することにより、リード4、吊りリード19、タイバー20など、片面にのみレジストパターンがあり、反対面には、レジストパターンがない部分に関しては、エッチングによって金属がすべて除去されて貫通をしないように、ハーフエッチングにとどめることが必要である。
次にエッチングされた金属板の金属除去部を絶縁樹脂9にて埋める。図12には、トランスファーモールド工法による樹脂充填を説明する図を示す。埋める方法として最も好適なものは、上記金属板を、上金型21と下金型22とで挟み、型締めしたうえで、固形樹脂を過熱溶融させた状態23で金型内に流し込み、金属板の金属除去部と金型内壁とが作るキャビティ部を満たすようにしてから、絶縁樹脂9を固化させるという、いわゆるトランスファーモールド工法が挙げられる。
図13には、トランスファーモールド工法での樹脂バリ発生を説明する図を示す。トランスファーモールド工法においては、金型と金属板とが密着している場合、その間には絶縁樹脂9が浸入しないのが理想であるが、実際には僅かな隙間から、ごく僅かに浸入し、バリ24となるのが通常である(図13の(b))。それについては、絶縁樹脂9を充填、固化した後に、物理的あるいは化学的方法あるいは、その組み合わせによって除去するのが通常である。その結果として得られた樹脂付リードフレーム基板の主面と裏面とにおいて、金属表面と絶縁樹脂9の表面とは同じ高さとなり、同一の平面を形成する(図13の(c))。
続いて、後にワイヤボンディングで素子と接続できるように、リードフレーム基板のリードのみ、もしくは全体にメッキ加工を施す。メッキとしては、用途によって、銀メッキ、金メッキ、ニッケルメッキ、パラジウムメッキ、あるいはその組み合わせなどが適宜選択される。
ところで、上記のようにして形成した樹脂付リードフレーム基板に対しては、樹脂充填工程において、金属部の露出がふさわしい箇所への樹脂の染み出し(バリ)の発生が、ほぼ不可避であり、かつバリは、その後のメッキ工程において、メッキ不良の大きな原因となり、ひいては、樹脂付リードフレーム基板が、将来的に、外部との電気的接続をとる再に、接続不良を引きおこす。以上のような理由で、樹脂充填工程のあとには、バリ除去工程を入れるのが通常であるが、銅フレームの表面の粗度が高い場合、とくに、銅材料を圧延工法にて製造する際に生じる圧延痕が、銅フレームへの樹脂充填の際にも残っている場合、樹脂バリがその凹凸に入り込んで、除去を困難にする場合が多い。
一方、樹脂付リードフレーム基板が、外部との接続をとる場合に、いくつかの方法が考えられるが、その簡便性、信頼性などより、ワイヤボンディング加工が採用される場合が多い。とくに最近は、主にコストダウンの観点より、銅製のワイヤを用いる場合が増えてきている。銅製のワイヤは、主流である金製のワイヤと比較して硬く、接続しようとする面の凹凸に追従しにくい。つまり、銅ワイヤを採用しようとする場合、樹脂付リードフレームには、より平滑な表面が求められる。
特開2009−147117号公報
本発明は、上記の問題点を鑑みて考案されたもので、主として銅ワイヤを用いたボンディングワイヤに対して、良好な接続強度を示す樹脂付リードフレーム基板を提供することを目的とする。
上記課題を解決するための本発明の一局面は、金属平板を厚み方向に、一部もしくは全てを除去して、素子を搭載するダイパッド及び素子と電気的導通をとるリードを含む所定の配線パターンを形成することによって得られるリードフレームと、リードフレームの金属を除去した部分を埋める絶縁樹脂とを含み、ダイパッドの素子を搭載する側と同じ片面においてリード表面の粗度が、Raにおいて、0.1μm以下の範囲にある、樹脂付リードフレーム基板である。
本発明によれば、樹脂付リードフレームリードと銅ワイヤとの接続強度を向上させて、半導体パッケージの実装信頼性を高めることが可能な樹脂付リードフレーム基板を提供することができる。
本発明の実施形態に係る樹脂付リードフレーム基板のうち、ニッケルメッキ層を粗化したもののリードにワイヤボンディング加工した図。 本発明の実施形態に係る樹脂付リードフレーム基板のうち、基材を粗化した上にメッキ加工したもののリードにワイヤボンディング加工した図。 本発明の実施形態に係る樹脂付リードフレーム基板のうち、ニッケルメッキ層を細かく粗化したもののリードにワイヤボンディング加工した図。 ニッケルメッキ層の粗化が大きすぎて、期待する効果が得られていない、樹脂付リードフレーム基板のリードにワイヤボンディング加工した図。本発明の実施形態に係る樹脂付リードフレーム基板のうち、基材を粗化した上にメッキ加工したもののリードにワイヤボンディング加工した図。 本発明に係る樹脂付リードフレーム基板の製造工程を、模式的に説明する図。 本発明に係る樹脂付リードフレーム基板の製造工程を、模式的に説明する図。 従来技術に係るリードフレーム基板の構造を、模式的に説明する図。 従来技術に係るリードフレーム基板の製造工程を、模式的に説明する図。 1ピース分のリードフレームの主面側(a)及び裏面側(b)のレジストパターンを示す図。 隣接する9ピース分のリードフレームの主面側のレジストパターンを示す図。 隣接する9ピース分のリードフレームの裏面側のレジストパターンを示す図。 トランスファーモールド工法による樹脂充填を説明する図。 トランスファーモールド工法での樹脂バリ発生を説明する図。
本発明の一実施形態に係る樹脂付リードフレーム基板は、金属平板を厚み方向に、一部もしくは全てを除去して、素子を搭載するダイパッド及び素子とボンディングワイヤ(以下、単にワイヤという)を用いて電気的導通をとるリードを含む所定の配線パターンを形成することによって得られるリードフレームと、リードフレームの金属を除去した部分を埋める絶縁樹脂とを含み、ダイパッドの素子を搭載する側と同じ片面においてリード表面の粗度が、Ra(算術平均粗さ)において、0.1μm以下の範囲にある。
図3には、Raが特に小さい樹脂付リードフレーム基板のリードにワイヤボンディング加工した図を、図1には、第1の実施形態に係る樹脂付リードフレーム基板のうち、ニッケルメッキ層を粗化したもののリードにワイヤボンディング加工した図を、図4には、ニッケルメッキ層の粗化が大きすぎて、期待する効果が得られていない、樹脂付リードフレーム基板のリードにワイヤボンディング加工した図を示す。いずれも、リードフレームを形成する金属基材1上に、ニッケルメッキ層29、パラジウムメッキ層30、及び金メッキ層31が形成され、金メッキ層31上にはワイヤボンディング部28が形成されている。リード表面にある一定の大きさの凹凸がある場合は、銅ワイヤとの接続強度、接続信頼性は損なわれる。両者の閾値となる粗度について、実験的にRa(算術平均粗さ)において0.1μmと規定した。
また、このような樹脂付リードフレーム基板においては、リードは、基材金属層の表面にメッキ層が形成された多層構造になっており、該基材金属層の表面粗度が、Ra(算術平均粗さ)において、0.1μmの範囲にあってもよい。
図2には、金属基材を粗化した上にメッキ加工したもののリードにワイヤボンディング加工した樹脂付リードフレーム基板を示す。リードの表面に適切な凹凸を形成するために、リードフレームの基材となる金属の上にメッキ層を形成する際に、粗化メッキ等の手法により、メッキ最表面に凹凸を形成してもよいが、本実施形態では、図2に示すように、その下地となるリードフレーム基材の金属表面に凹凸を形成し、そのうえにメッキ層を形成し、下地の凹凸をメッキ層表面に反映させる。このような方法のほうが、簡便かつ低コストな場合が多い。
また、このような樹脂付リードフレーム基板においては、リードフレームのうち、絶縁樹脂に覆われることなく露出している部分すべてにおいて、その表面粗度が、Ra(算術平均粗さ)において、0.1μm以下の範囲にあってもよい。
このように樹脂付リードフレーム基板を製造することによって、リードを選択的に加工するのではなく、露出しているリードフレームを一括で加工できることになり、工程の効率化、低コスト化が期待できる。
また、このような樹脂付リードフレーム基板においては、リードフレームが所望の表面粗度を得るにあたって、薬液による粗化(ソフトエッチング)処理を行ってもよい。この処理により、リードフレーム基材の金属表面を、より簡便にかつより均一に平滑化することができる。
このように樹脂付リードフレーム基板の表面粗度を得ることによって、より簡便かつ均一に、リードフレーム表面の凹凸が形成できる。加えて、リードフレームに樹脂成型をした後のバリ取り加工において、リードフレームの圧延痕の中などに入って、除去しきれなかった樹脂バリを、周囲の金属を僅かに溶解させることによって完全に除去する効果もある。
〔実施例1〕
以下、本発明に係る樹脂付リードフレーム型基板の製造方法を、QFN(Quad Flat Non−leaded)タイプのリードフレームを実施例1として、図5、6を用いて説明する。図5、6には、本発明に係る樹脂付リードフレーム基板の製造工程を、模式的に説明する図を示す。作製した個々のQFNは、10mm角の大きさで、平面視でアレイ状の64ピンの外部接続端子を持つもので、基板に多面づけして以下の製造工程を経た後に切断、断裁を行い、個々のLGAタイプの樹脂付リードフレーム基板を得た。なお、図においては、ピン数は省略して少なく表記している。
まず、図5の(a)に示すように、巾が90mm、厚さが200μmの長尺帯状の銅基材1を用意した。次いで、図5の(b)に示すように、銅基材1の両面に、ロールコーターにて感光性レジスト2(東京応化(株)製、OFPR4000)を10μmの厚さになるようにコーティングした後、90℃にてプリベークをした。次に、所望のパターン(後述)を有するパターン露光用フォトマスクを介して両面からパターン露光を行い、その後1%水酸化ナトリウム溶液で現像処理を行った後に、水洗およびポストベークを行い、図5の(c)に示すように、レジストパターン3を得た。なお、銅基材1の一方の面側(半導体素子が搭載される面であり、以下「主面側」と記す)には、半導体素子搭載用のダイパッドと、配線パターンとを形成するためのレジストパターンを、銅基材1の他方の面(以下「反対面」と記す)には、接続用電極パッド形成用と、素子からの熱を逃がすためのダイパッド裏面用とのレジストパターンを形成した。
ここで、上記レジストパターンについて詳述する。その様子を図9、図10、図11に模式的に示す。図9には1ピース分のリードフレームの主面側(a)及び裏面側(b)のレジストパターンを示し、図10及び図11には隣接する9ピース分のリードフレームの主面側及び裏面側のレジストパターンを示す。エッチングしない部分25は黒色、フルエッチングする部分26は白色、ハーフエッチングする部分27はハッチングで示す。1ピース分のリードフレームの主面中央付近には、半導体素子搭載用のダイパッド7のパターンを配置した。ダイパッド7は、半導体素子の発する熱を、外部に放出する役割も担うため、基本的に銅基材1の厚さを減じることなくして反対面に到達している。ただし、外周のサイズを僅かに変えて、ダイパッド7断面にテーパーをつけ、絶縁樹脂との接触面積を上げて密着性を高めるため、反対面において主面より僅かに寸法を小さくし、中央の位置を変えないで、ダイパッド裏面8としてレジストパターンを形成している。主面のダイパッド7の四隅からは、それぞれ基板ピース(1ピースに切り出したリードフレーム)の最寄の四隅の方向に、放射状に延びている吊りリード19のパターンを配置した。吊りリード19については、銅基材1の厚さ方向中途までの厚さとするため、反対面の対応する位置には、レジストパターンは入っていない。吊りリード19のパターンは、基板ピース外周の位置にて、タイバー20につながる。タイバー20は、基板ピース外周と同じ位置に形成され、樹脂充填時の流路を確保するため、銅基材1の厚さ方向途中までの厚さとなっており、裏面に対応するレジストパターンはない。主面には、タイバー20からダイパッド7の方向に逆放射状に延伸するリード4のレジストパターンを配置した。リード4はダイパッド7の方向には延びるが、ダイパッド7とは接続しない。リード4の厚さは、銅基材1の厚さより小さく設定され、裏面の対応する位置には、リード4のレジストパターンは形成しなかった。リード4は、基板ピースの4辺のそれぞれに対して、各16本の計64本を配置した。リード4の両端のうち、タイバー20に接続しているほうに電極パッド5のレジストパターンを配置した。電極パッド5の厚さは、銅基材1の厚さと同一とし、主面側においては、リード4のレジストパターンは電極パッド5(の裏面)も兼ね、裏面においては、角を丸くした長方形の形状にてレジストパターンを配置した。
レジストパターン3の形成後は、図5の(d)に示すように、塩化第二鉄溶液を用いて、銅基材1の両面からエッチング加工を施した。エッチングする深さとしては、銅基材1の片面からエッチングした場合、200μmの銅基材1が90μmの厚さになるように条件設定したうえで、両面を同時にエッチングした。塩化第二鉄溶液の比重は1.38、温度は50℃とした。このエッチング処理によって、銅基材1主面にはダイパッド7とリード4、吊りリード19、タイバー20が形成され、銅基材1裏面には、ダイパッド裏面8と電極パッド5とが形成された。
続いて、レジスト剥離加工を行った。工法としては、まずアルカリ溶液(400gNaOH/1Lを主成分とする)を95℃に加温した剥離液中を搬送し、その滞留時間が3分となるように搬送速度を調整した。そして、インライン装置上で、続いて10MPaの水圧1分間の高圧水洗を行い、レジストを洗い流した。図6の(e)には、レジストを洗い流した銅基材1を示す。
[表面平滑化工程]
続いて、金属フレームの表面の平滑化を行った。平滑化処理には三菱ガス化学社製の銅・銅合金用の化学研磨剤である「CPB−10」を用いた。純水と体積比1対1にて混合し、液温50℃にしたものを処理液とし、リードフレームを60秒浸漬することにより、リードフレーム表面の微小なエッチングを行い、光沢を上げた。
次に、トランスファーモールド工法による絶縁樹脂9充填のため、金型の所定の位置に収まるよう、銅基材1の断裁を行った。断裁の結果、銅基材1は、巾90mm、長さ300mmの短冊状のリードフレームとなった。
次いで、図12に示すように、断裁された銅基材であるリードフレームに、以下のようにトランスファーモールド加工を行った。まずリードフレームの主面を下にした状態にて下金型22にセットする。下金型22には、リードフレームの厚さと同じ深さで、平面視での大きさもほぼ同じ(若干大きい)凹部と、それにつながる樹脂導入のための溝部が形成されている。それから、研磨した水平面をリードフレームに接触した面として持つ、蓋状の構造の上金型21をかぶせ、型締めをする。
次いで、金型外部のプランジャー部に、固形の絶縁樹脂9であるエポキシ樹脂(酸化珪素を主成分とするフィラーについて、最大径のものを45μmとするように設定した)をセットし、加圧加温しながら、金型内部に充填した。金型内の空隙の大きさ、厚さは、リードフレームとほぼ同一であるので、絶縁樹脂9は、リードフレームのうち、前工程のエッチングにて金属が除去された部分を埋めるように充填される。
次いで、絶縁樹脂9の固化のための時間150秒の後に上金型21を開け、下金型22より樹脂充填されたリードフレームを取り出した。リードフレームには、絶縁樹脂9を金型の外から金型内部、金型内の凹部へと誘導するための流路へ残った絶縁樹脂9が固化して付着しているので、その部分は、手作業にて取り除いた。
続いて、リードフレームに充填された絶縁樹脂9を完全に固化させるために、ポストベークを行った。ポストベークの条件としては、175℃のオーブン内で3時間加熱した。図6の(f)には、絶縁樹脂9が充填されたリードフレームを示す。
この状態のリードフレームにおいては、絶縁樹脂9はほぼ面一の状態でリードフレームの金属除去部を埋めているが、金型内でのリードフレーム表面への僅かな染み出しは、ほぼ不可避のものであり、それが樹脂バリ24となって、ごく薄くリードフレーム上の各部に付着している。これは、後のメッキ工程や、樹脂付リードフレーム基板が完成し、素子を実装してからの接続において、不良の発生原因となるため、除去しなければならない。
そのための加工としては、まず高圧の水を噴射した際のフィラー脱落が効果的に起こるための前処理として、絶縁樹脂に対する膨潤処理を行った。膨潤液としては、ロームアンドハース社製の「CUPOSIT Z」と「CIRCUPOSIT 4125」と純水とを、体積比にして、10対3対20にて混合した溶液を用いた。液温は65℃とし、浸漬時間は15分とした。
続いて、アルカリ電解脱脂処理を行った。アルカリ液としては、50g/Lの水酸化ナトリウム水溶液を用いて、電流密度2A/dmになるように電流を調整した。液温は50℃として、浸漬、通電時間は3分とした。アルカリ電解処理は、バリを含んだ絶縁樹脂表面を若干溶解するとともに、アルカリ水溶液の電気分解にともなって、陰極となっているリードフレームより発生する水素ガスによって、バリをリードフレーム表面から引き剥がす効果を意図したものである。
続いて、リードフレームと外部の電気的接続をしやすくするために、リードフレーム表面にメッキ加工を行った。具体的には、各リードフレームの露出した金属面に対し、無電解ニッケル/パラジウム/金メッキ形成法による表面処理を施した。リードフレームへのメッキ層の形成は、電解メッキ法が適用可能である。しかし、電解メッキ法では、メッキ電流を供給するためのメッキ電極の形成が必要になり、メッキ電極を形成する分、配線領域が狭くなり、配線の引き回しが困難になる。そのため、本実施例では、供給用電極が不要な、無電解ニッケル/パラジウム/金メッキ形成法を採用した。
すなわち、金属面に酸性脱脂、ソフトエッチング、酸洗浄、パラジウム触媒活性処理、プレディップ、無電解ニッケルメッキ、無電解パラジウムメッキ、無電解金メッキにより、メッキ層10を形成した。メッキ厚さはニッケルが3μm、パラジウムが0.2μm、金が0.03μmとした。使用したメッキ液は、ニッケルがエンプレートNI(メルテックス社製)、パラジウムがパウロボンドEP(ロームアンドハース社製)、金がパウロボンドIG(ロームアンドハース社製)である。以上をもって、所望の樹脂付リードフレーム基板を得た。得られた樹脂付リードフレーム基板を図6の(g)に示す。断面図における金属面、メッキ層、樹脂面の位置関係について、図1に示す。
以上の方法によって、樹脂付リードフレーム基板を得た。
〔比較例1〕
リードフレームのエッチング後の表面平滑化工程を経ることなく、樹脂充填加工に進むことを除いては、実施例と全く同じ方法にて、樹脂付リードフレーム基板を得た。この基板の表面粗度Ra(算術平均粗さ)は0.135μmだった。
〔実施例、比較例の評価〕
[1.金属フレーム表面の粗さ測定]
実施例1、比較例1の樹脂付リードフレーム基板に対し、そのメッキ前、メッキ後において、基板の表面粗さの測定を行った。測定には、Veeco社製の三次元表面形状測定装置「Wyko NT−9100」を用いた。その結果について、表1に示す。
[2.ワイヤボンディングの密着性について]
まず、実施例1、比較例1の各樹脂付リードフレーム基板に、試験的にワイヤボンディング加工を施した。素子は実装せず、ファーストボンドを樹脂付リードフレーム基板中のダイパッドにうち、セカンドボンドは樹脂付リードフレーム基板中の電極パッドに打った。ボンディング装置は、新川社製「UTC−470」を用いて、金ワイヤの直径は25μmとした。ファーストボンド、セカンドボンドともに、ボンディング温度は180℃とし、ボンディング荷重は130gf、超音波ユニットの出力は100mW、時間は60msとした。
1枚の樹脂付リードフレーム基板に対して、ボンディングは、なるべく場所が偏らないようにして、100点にて行った。
これを評価用サンプルとして、ワイヤボンディングの接続強度を測定した。評価するのはセカンドボンドのみとし、測定装置としては、DAGE社製のボンドプルテスター「BT−4000」を使用した。セカンドボンド部の付近のワイヤを、樹脂付リードフレーム基板に対して垂直方向に引っ張り、ワイヤの破断もしくは接続部の剥離を起こした時点での加重をもって、ワイヤボンディングの接続強度とした。
結果を表1に示す。実施例1、実施例2、比較例1それぞれについて、100箇所の接続強度を測定したが、有意水準5%の検定において、実施例1と実施例2との間には有意差はなく、実施例2と比較例との間には、有意差が認められた。
[3.樹脂バリ除去の効果について]
実施例1、比較例1の各基板について、バリ取り工程後の時点において、バリ残りの有無を調べた。方法としては、各例より10枚ずつのサンプルを無作為に選び、各サンプルから電極パッドを無作為に100個選び、計1000個の電極パッドについて、光学顕微鏡の倍率300倍にてバリ残りの有無を調べた。その結果を表1に示す。
以上の結果から本発明により、ワイヤボンディング加工において、銅ワイヤと良好な密着性を発現する樹脂付リードフレーム基板を得ることができることが確認された。さらに、樹脂充填後のバリ取り加工性が高いことが確認された。
本発明は、半導体素子を実装するための半導体基板に有用であり、とくには、リードフレーム型基板に有用である。
1 金属基材
2 感光性レジスト
3 レジストパターン
4 リード
5 電極パッド
6 フィラー
7 ダイパッド
8 ダイパッド裏面
9 絶縁樹脂
10 メッキ層
11 半導体素子
12 平坦部
13 メタルワイヤー
14 保持材
15 取り出し電極
16 固定用樹脂
17 封止樹脂
18 リードフレーム裏面
19 吊りリード
20 タイバー
21 上金型
22 下金型
23 溶融した絶縁樹脂
24 樹脂バリ
25 エッチングしない部分(黒)
26 フルエッチングする部分(白)
27 ハーフエッチングする部分(ハッチング)
28 ワイヤボンディング部
29 ニッケルメッキ層
30 パラジウムメッキ層
31 金メッキ層

Claims (4)

  1. 金属平板を厚み方向に、一部もしくは全てを除去して、素子を搭載するダイパッド及び前記素子と電気的導通をとるリードを含む所定の配線パターンを形成することによって得られるリードフレームと、
    前記リードフレームの金属を除去した部分を埋める絶縁樹脂とを含み、
    前記ダイパッドの素子を搭載する側と同じ片面において前記リード表面の粗度が、Ra(算術平均粗さ)において、0.1μm以下の範囲にある、樹脂付リードフレーム基板。
  2. 前記リードは、前記範囲の表面粗度を有する基材金属層にさらにメッキ層が形成された多層構造になっている、請求項1に記載の樹脂付リードフレーム基板。
  3. 前記リードフレームのうち、前記絶縁樹脂に覆われることなく露出している部分すべてにおいて、その表面粗度が、Raにおいて、0.1μm以下の範囲にある、請求項1又は2に記載の樹脂付リードフレーム基板。
  4. 薬液による粗化処理を行って前記範囲の表面粗度を得る表面平滑化工程を含む、請求項1から4のいずれかに記載の樹脂付リードフレーム基板の製造方法。
JP2016007968A 2016-01-19 2016-01-19 樹脂付リードフレーム基板 Pending JP2017130522A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016007968A JP2017130522A (ja) 2016-01-19 2016-01-19 樹脂付リードフレーム基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016007968A JP2017130522A (ja) 2016-01-19 2016-01-19 樹脂付リードフレーム基板

Publications (1)

Publication Number Publication Date
JP2017130522A true JP2017130522A (ja) 2017-07-27

Family

ID=59396706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016007968A Pending JP2017130522A (ja) 2016-01-19 2016-01-19 樹脂付リードフレーム基板

Country Status (1)

Country Link
JP (1) JP2017130522A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7423197B2 (ja) 2019-05-10 2024-01-29 ローム株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7423197B2 (ja) 2019-05-10 2024-01-29 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
CN102362345B (zh) 半导体元件基板及其制造方法、半导体器件
KR101615789B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
KR101609016B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
TWI479626B (zh) 導線架基板及其製造方法以及半導體裝置
KR101609405B1 (ko) 리드 프레임 기판 및 그 제조 방법
US8703598B2 (en) Manufacturing method of lead frame substrate
TWI502711B (zh) 導線架基板及其製造方法與半導體裝置
KR101648602B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
JP2009147117A (ja) リードフレーム型基板の製造方法及び半導体基板
JP5387374B2 (ja) リードフレームの製造方法
JP2017130522A (ja) 樹脂付リードフレーム基板
JP6589577B2 (ja) 樹脂付リードフレーム基板の製造方法
JP2015109295A (ja) リードフレーム型基板およびリードフレーム型基板の製造方法
JP2016122713A (ja) リードフレーム基板およびその製造方法
WO2015198533A1 (ja) 樹脂付リードフレーム基板及びその製造方法
KR101047874B1 (ko) 리드프레임 및 반도체 패키지 및 그의 제조방법