JP7423197B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7423197B2
JP7423197B2 JP2019090177A JP2019090177A JP7423197B2 JP 7423197 B2 JP7423197 B2 JP 7423197B2 JP 2019090177 A JP2019090177 A JP 2019090177A JP 2019090177 A JP2019090177 A JP 2019090177A JP 7423197 B2 JP7423197 B2 JP 7423197B2
Authority
JP
Japan
Prior art keywords
island
bonding material
lead
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019090177A
Other languages
English (en)
Other versions
JP2020188078A (ja
Inventor
真悟 吉田
龍太 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019090177A priority Critical patent/JP7423197B2/ja
Publication of JP2020188078A publication Critical patent/JP2020188078A/ja
Application granted granted Critical
Publication of JP7423197B2 publication Critical patent/JP7423197B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。
特許文献１は、ＱＦＮ（(Quad For Non-Lead Package)タイプの半導体装置を開示している。当該半導体装置の製造工程では、ダイパッド、ダイパッドの周囲を取り囲む直線状のダイバー、およびダイバーに一体的に接続され、ダイバーに対して垂直に延びる複数のリードを含むリードフレームが準備される。ダイパッド上に半導体チップがボンディングされ、ボンディング後、半導体チップの複数の電極パッドと複数のリードとが、複数のワイヤで接続される。
特開２０１５－０６０８７６号公報
たとえば、特許文献１のようにダイパッド上に半導体チップが配置された構造の一例として、ダイパッドと半導体チップとを導電性の接合材を介して接合する構造がある。この構造では、半導体チップをその厚さ方向に流れる電流を、接合材を介してダイパッドへ縦方向に流し、さらにダイパッドの裏面から実装基板上の配線に流すことができる。
接合材が電流経路の一部を形成しているので、接合材にはクラック等の破損がないことが好ましい。一方で、接合材の材料とダイパッドの材料とが互いに異なる場合、製造工程時の温度変化にこれらが晒されると、お互いの線膨張係数の差に起因して、接合材にクラックが入り易くなる。
対策として、分厚い接合材を形成することによって、線膨張係数の差に起因して接合材に発生する応力を緩和することが検討される。しかしながら、接合材の量を増やすと、接合材がダイパッドの表面に広がり易くなり、場合によっては、ダイパッドの表面から裏面まで漏れ出すおそれもある。
本発明の目的は、アイランドと半導体チップとの間の接合材の広がりを制御することができる半導体装置を提供することである。
また、本発明の他の目的は、応力による接合材のクラックの発生を抑制することができ、半導体チップからアイランドへ向かって縦方向に電流を良好に流すことができる半導体装置を提供することである。
本発明の一の局面に係る半導体装置は、第１面およびその反対側の第２面を有する導電性のアイランドと、前記アイランド上に形成され、前記アイランドとは異なる材料からなる導電性の接合材と、前記接合材上に形成され、前記接合材に接する第１電極を有する半導体チップと、前記アイランドの前記第２面が露出するように、前記アイランド、前記接合材および前記半導体チップを覆う封止樹脂とを含み、前記アイランドの前記第１面の算術平均粗さＲａは、０．１μｍ未満である。
本発明の他の局面に係る半導体装置は、第１面およびその反対側の第２面を有する導電性のアイランドと、前記アイランド上に形成され、２０μｍ～８０μｍの厚さを有し、かつ前記アイランドとは異なる材料からなる導電性の接合材と、前記接合材上に形成され、前記接合材に接する第１電極を有し、かつ平面視四角形状に形成された半導体チップと、前記アイランドの前記第２面が露出するように、前記アイランド、前記接合材および前記半導体チップを覆う封止樹脂とを含み、平面視において、前記接合材の一部が前記半導体チップの１辺のみ、または２辺のみから漏れ出している。
本発明の一の局面に係る半導体装置によれば、アイランドの第１面の算術平均粗さＲａが０．１μｍ未満である。これにより、接合材をアイランドの第１面に形成したときに、接合材が広く拡大することを抑制することができる。
たとえば、アイランドの第１面に凸部が多数形成されており、第１面の算術平均粗さＲａが０．１μｍ未満でない場合を検討する。この場合、アイランドの第１面上の接合材は、多数の凸部の間の微細な凹部（溝等）の毛細管現象により、広く拡大する場合がある。これに対し、アイランドの第１面の算術平均粗さＲａが０．１μｍ未満であれば、当該毛細管現象を抑制することができるので、結果として、接合材が広く拡大することを抑制することができる。
その結果、接合材を比較的厚くすることができる。接合材を厚くすることによって、接合材とアイランドとの間の線膨張係数の差に起因して接合材に発生する応力を緩和することができる。これにより、当該応力による接合材のクラックの発生を抑制することができ、接合材の抵抗の増加を抑制することができる。その結果、半導体チップからアイランドへ向かって縦方向に電流を良好に流すことができる。
本発明の他の局面に係る半導体装置によれば、平面視において、接合材の一部が半導体チップの１辺のみ、または２辺のみからしか漏れ出していない。つまり、アイランドの第１面における毛細管現象が抑制されており、結果として、接合材が広く拡大することが抑制されている。
また、接合材が２０μｍ～８０μｍの厚さを有しているので、接合材とアイランドとの間の線膨張係数の差に起因して接合材に発生する応力を緩和することができる。これにより、当該応力による接合材のクラックの発生を抑制することができ、接合材の抵抗の増加を抑制することができる。その結果、半導体チップからアイランドへ向かって縦方向に電流を良好に流すことができる。
図１は、本発明の一実施形態に係る半導体装置の上面側の模式的な斜視図である。 図２は、前記半導体装置の下面側の模式的な斜視図である。 図３は、前記半導体装置の模式的な平面図（一部透視）である。 図４Ａは、図３のＩＶＡ－ＩＶＡ断面を示す図である。 図４Ｂは、図３のＩＶＢ－ＩＶＢ断面を示す図である。 図５は、前記半導体装置のアイランドおよびリードの第１面の表面状態を示すＳＥＭ画像である。 図６は、参考例に係る半導体装置のアイランドの第１面の表面状態を示すＳＥＭ画像である。 図７Ａは、前記半導体装置の製造工程の一部を示す図である。 図７Ｂは、図７Ａの次の工程を示す図である。 図７Ｃは、図７Ｂの次の工程を示す図である。 図７Ｄは、図７Ｃの次の工程を示す図である。 図７Ｅは、図７Ｄの次の工程を示す図である。 図７Ｆは、図７Ｅの次の工程を示す図である。 図７Ｇは、図７Ｆの次の工程を示す図である。 図８は、スパンカーによる接合材の成形に関連する工程を示す図である。 図９は、実施例のマトリックス評価の結果を示す図である。 図１０は、参考例のマトリックス評価の結果を示す図である。
＜本発明の実施形態＞
まず、本発明の実施形態を列記して説明する。
本発明の一実施形態に係る半導体装置は、第１面およびその反対側の第２面を有する導電性のアイランドと、前記アイランド上に形成され、前記アイランドとは異なる材料からなる導電性の接合材と、前記接合材上に形成され、前記接合材に接する第１電極を有する半導体チップと、前記アイランドの前記第２面が露出するように、前記アイランド、前記接合材および前記半導体チップを覆う封止樹脂とを含み、前記アイランドの前記第１面の算術平均粗さＲａは、０．１μｍ未満である。
この構成によれば、アイランドの第１面の算術平均粗さＲａが０．１μｍ未満である。これにより、接合材をアイランドの第１面に形成したときに、接合材が広く拡大することを抑制することができる。
たとえば、アイランドの第１面に凸部が多数形成されており、第１面の算術平均粗さＲａが０．１μｍ未満でない場合を検討する。この場合、アイランドの第１面上の接合材は、多数の凸部の間の微細な凹部（溝等）の毛細管現象により、広く拡大する場合がある。これに対し、アイランドの第１面の算術平均粗さＲａが０．１μｍ未満であれば、当該毛細管現象を抑制することができるので、結果として、接合材が広く拡大することを抑制することができる。
その結果、接合材を比較的厚くすることができる。接合材を厚くすることによって、接合材とアイランドとの間の線膨張係数の差に起因して接合材に発生する応力を緩和することができる。これにより、当該応力による接合材のクラックの発生を抑制することができ、接合材の抵抗の増加を抑制することができる。その結果、半導体チップからアイランドへ向かって縦方向に電流を良好に流すことができる。
本発明の一実施形態に係る半導体装置では、前記接合材の厚さは、２０μｍ～８０μｍであってもよい。
接合材の厚さが２０μｍ～８０μｍであれば、接合材とアイランドとの間の線膨張係数の差に起因して接合材に発生する応力を良好に緩和することができる。
本発明の一実施形態に係る半導体装置では、前記半導体チップは、平面視四角形状に形成されており、平面視において、前記接合材の一部が前記半導体チップの１辺のみ、または２辺のみから漏れ出していてもよい。
本発明の一実施形態に係る半導体装置は、第１面およびその反対側の第２面を有する導電性のアイランドと、前記アイランド上に形成され、２０μｍ～８０μｍの厚さを有し、かつ前記アイランドとは異なる材料からなる導電性の接合材と、前記接合材上に形成され、前記接合材に接する第１電極を有し、かつ平面視四角形状に形成された半導体チップと、前記アイランドの前記第２面が露出するように、前記アイランド、前記接合材および前記半導体チップを覆う封止樹脂とを含み、平面視において、前記接合材の一部が前記半導体チップの１辺のみ、または２辺のみから漏れ出している。
この構成によれば、平面視において、接合材の一部が半導体チップの１辺のみ、または２辺のみからしか漏れ出していない。つまり、アイランドの第１面における毛細管現象が抑制されており、結果として、接合材が広く拡大することが抑制されている。
また、接合材が２０μｍ～８０μｍの厚さを有しているので、接合材とアイランドとの間の線膨張係数の差に起因して接合材に発生する応力を緩和することができる。これにより、当該応力による接合材のクラックの発生を抑制することができ、接合材の抵抗の増加を抑制することができる。その結果、半導体チップからアイランドへ向かって縦方向に電流を良好に流すことができる。
本発明の一実施形態に係る半導体装置では、前記半導体チップから漏れ出した前記接合材の部分は、前記アイランドの端縁に達していなくてもよいし、前記アイランドの端縁に達していてもよい。後者の場合で、前記アイランドが、前記アイランドの前記第１面と前記第２面とを接続する第３面を有している場合、前記半導体チップから漏れ出した前記接合材の部分は、前記アイランドの前記第１面から前記第３面に達していてもよい。
本発明の一実施形態に係る半導体装置では、前記アイランドは、Ｃｕを主成分とする金属からなる第１母材と、前記第１母材上に形成されたＮｉを主成分とする金属からなる第１表層めっき層とを含み、前記第１表層めっき層が、前記アイランドの前記第１面を形成していてもよい。
本発明の一実施形態に係る半導体装置では、前記アイランドは、Ｃｕを主成分とする金属からなる第１母材と、前記第１母材上に形成されたＮｉを主成分とする金属からなる第１表層めっき層とを含み、前記第１表層めっき層が、前記アイランドの前記第１面を形成しており、前記接合材は、はんだを主成分とする金属からなっていてもよい。
本発明の一実施形態に係る半導体装置では、前記第１母材は、第１面、その反対側の第２面および当該第１面と第２面とを接続する第３面を有し、前記第１表層めっき層は、前記第１母材の前記第１面、前記第２面および前記第３面の全てを覆っていてもよい。
本発明の一実施形態に係る半導体装置では、前記半導体チップは、前記半導体チップの厚さ方向において前記第１電極の反対側に形成された第２電極を含み、前記半導体装置は、前記アイランドから離れており、かつ第１面およびその反対側の第２面を有するリードと、前記リードと前記第２電極とを接続するワイヤとを含み、前記リードの前記第１面の算術平均粗さＲａは、０．１μｍ未満であってもよい。
この構成によれば、リードの第１面の算術平均粗さＲａが０．１μｍ未満である。これにより、リードに対するワイヤの実質的な接合面積を広くすることができるので、ワイヤの接合性を向上させることができる。
本発明の一実施形態に係る半導体装置では、前記リードは、Ｃｕを主成分とする金属からなる第２母材と、前記第２母材上に形成されたＮｉを主成分とする金属からなる第２表層めっき層とを含み、前記第２表層めっき層が、前記リードの前記第１面を形成していてもよい。
本発明の一実施形態に係る半導体装置では、前記第２母材は、第１面、その反対側の第２面および当該第１面と第２面とを接続する第３面を有し、前記第２表層めっき層は、前記第２母材の前記第１面、前記第２面および前記第３面の全てを覆っていてもよい。
本発明の一実施形態に係る半導体装置では、前記リードは、第１リード、および前記第１リードとは異なる第２リードを含み、前記第１リードは、前記封止樹脂から露出した複数の第１アウターリードと、前記複数の第１アウターリードの延長部を前記封止樹脂内で連結する第１インナーリードとを含み、前記第２リードは、前記封止樹脂から露出した複数の第２アウターリードと、各前記第２アウターリードに対して１対１で接続された第２インナーリードとを含んでいてもよい。
本発明の一実施形態に係る半導体装置では、前記封止樹脂は、平面視四角形状に形成されており、前記第１リードは、前記封止樹脂の第１辺側に配置されており、前記第２リードは、前記第１辺に対向する前記封止樹脂の第２辺側に配置されていてもよい。
本発明の一実施形態に係る半導体装置では、前記封止樹脂の第３辺側、および前記第３辺に対向する第４辺側に、前記リードが配置されていなくてもよい。
本発明の一実施形態に係る半導体装置では、前記半導体チップの前記第２電極は、相対的に大きい第１パッドと、前記第１パッドよりも小さな面積を有する第２パッドとを含み、前記ワイヤは、１つの前記第１パッドと１つの前記第１インナーリードとを接続する複数の第１ワイヤと、１つの前記第２パッドと１つの前記第２インナーリードとを接続する１本の第２ワイヤとを含んでいてもよい。
本発明の一実施形態に係る半導体装置では、前記封止樹脂は、エポキシ樹脂を主成分とする材料からなっていてもよい。
＜本発明の実施形態の詳細な説明＞
次に、本発明の実施形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置１の上面側の模式的な斜視図である。図２は、半導体装置１の下面側の模式的な斜視図である。図３は、半導体装置１の模式的な平面図であって、封止樹脂６の内部を透視して示す図である。図４Ａは、図３のＩＶＡ－ＩＶＡ断面を示す図である。図４Ｂは、図３のＩＶＢ－ＩＶＢ断面を示す図である。図５は、半導体装置１のアイランド２の第１面１９およびリード３の第１面４２の表面状態を示すＳＥＭ画像である。図６は、参考例に係る半導体装置のアイランド６３の第１面６４の表面状態を示すＳＥＭ画像である。
半導体装置１は、たとえば、各種スイッチング素子（たとえば、ＭＯＳＦＥＴ、ＩＧＢＴ、バイポーラトランジスタ、ダイオード等）と、各種保護回路（たとえば、過電流・過熱検知機能等を備える保護回路）とをワンチップに内蔵したスイッチであってもよい。より具体的には、半導体装置１は、ＭＯＳＦＥＴとその保護回路をワンチップに内蔵した車載グレードのユニバーサルスイッチであってもよい。また、半導体装置１は、ＩＰＤ（Intelligent Power Device：インテリジェントパワーデバイス）と称してもよい。
半導体装置１は、この実施形態では、ＳＯＰ（Small Outline Package）タイプの半導体パッケージである。半導体装置１は、アイランド２と、リード３と、接合材４と、半導体チップ５と、封止樹脂６とを備えている。
封止樹脂６は、アイランド２、リード３、接合材４および半導体チップ５を覆うことによって、これらを封止している。封止樹脂６は、直方体形状に形成されており、図３に示す平面視では、平面視四角形状（長方形状）に形成されている。封止樹脂６は、平面視において、互いに対向する第１辺６Ａおよび第２辺６Ｂと、互いに対向する第３辺６Ｃおよび第４辺６Ｄとを有している。
図３を参照して、アイランド２は、平面視において、略四角形状（略長方形状）に形成されている。アイランド２は、互いに対向する第１辺２Ａおよび第２辺２Ｂと、互いに対向する第３辺２Ｃおよび第４辺２Ｄとを有している。この実施形態では、第１辺２Ａおよび第２辺２Ｂがアイランド２の長辺であり、第３辺２Ｃおよび第４辺２Ｄがアイランド２の短辺である。なお、アイランド２は、別の言い方で、ダイパッドと称してもよい。また、アイランド２の第１辺２Ａ、第２辺２Ｂ、第３辺２Ｃ、第４辺２Ｄは、それぞれ、第１端縁、第２端縁、第３端縁および第４端縁と称してもよい。
アイランド２の少なくとも１つの周縁部７は、選択的に突出していてもよい。したがって、アイランド２は、少なくとも１つの周縁部７が選択的に突出した略四角形状（略長方形状）であってもよい。他の言い方では、少なくとも１つの周縁部７が選択的に突出することによって、アイランド２の辺２Ａ～２Ｄの一部（この実施形態では、４つの角部）には、切欠部８が形成されている。つまり、アイランド２は、少なくとも１つの角部に切欠部８が形成された略四角形状（略長方形状）であってもよい。
ここで、アイランド２の周縁部７は、アイランド２の各辺２Ａ～２Ｄおよびその近傍の部分である。この実施形態では、平面視において半導体チップ５で覆われていない部分を、アイランド２の周縁部７と定義してもよい。この実施形態では、アイランド２の一対の短辺（第３辺２Ｃおよび第４辺２Ｄ）に沿う周縁部７の一部が突出し、アイランド２の一対の突出部９を形成している。一対の突出部９は、アイランド２の他の辺（この実施形態では、長辺である第１辺２Ａおよび第２辺２Ｂ）の中央を通る軸Ａに対して線対称である。
また、各突出部９は、アイランド２の第３辺２Ｃおよび第４辺２Ｄの両端部からそれぞれ離れた部分に形成されている。これにより、アイランド２の第３辺２Ｃおよび第４辺２Ｄの両端部には、それぞれ、一対の切欠部８が形成されている。各突出部９は、平面視において、一対の切欠部８に挟まれている。また、各突出部９および一対の切欠部８は、アイランド２の第３辺２Ｃおよび第４辺２Ｄの中央を通る軸Ｂに対して線対称である。
各突出部９は、平面視において、略長方形状である。一方、各切欠部８は、各辺２Ｃ，２Ｄに対してアイランド２の内側に向かって第１の距離Ｌ１を有する第１段差１０と、第１の距離Ｌ１よりも短い第２の距離Ｌ２を有する第２段差１１との組み合わせからなっていてもよい。つまり、各切欠部８は、アイランド２の第１辺２Ａおよび第２辺２Ｂに沿って延び、各突出部９の１辺を形成する直線状の辺１２と、アイランド２の第３辺２Ｃおよび第４辺２Ｄに沿って延び、かつ非直線状（たとえば、クランク状、Ｓ字状等）の辺１３とで区画されていてもよい。
図４Ａおよび図４Ｂを参照して、アイランド２は、第１母材１４と、第１母材１４上に形成された第１表層めっき層１５とを含む。
第１母材１４は、Ｃｕを主成分とする金属からなる。たとえば、Ｃｕを主成分とする金属の線膨張係数は、１６（１０－６／Ｋ）～１９（１０－６／Ｋ）であってもよい。ここで、「Ｃｕを主成分とする金属」とは、第１母材１４を構成するＣｕの質量比率（質量％）が、第１母材１４を構成する他の成分に対して最も高い金属のことをいう。
第１母材１４がＣｕ－Ｓｎ合金からなる場合、Ｃｕの質量比率ＲＣｕは、Ｓｎの質量比率ＲＳｎよりも高い（ＲＣｕ＞ＲＳｎ）。「Ｃｕを主成分とする金属」には、微量の不純物を含む場合はあるが、純度９９．９９９９％（６Ｎ）以上の高純度銅や、純度９９．９９％（４Ｎ）以上の高純度銅等も含まれる。また、他のＣｕ合金としては、たとえば、Ｃｕ－Ｚｒ合金、Ｃｕ－Ｆｅ合金、Ｃｕ－Ｃｒ－Ｓｎ－Ｚｒ合金等の公知のＣｕ合金材が挙げられる。
第１母材１４は、第１面１６、その反対側の第２面１７および当該第１面１６と第２面１７とを接続する第３面１８を有している。別の言い方では、第１母材１４の第１面１６は上面であり、第２面１７は裏面であり、第３面１８は側面であってもよい。また、第１母材１４は、たとえば、０．１５ｍｍ～０．３ｍｍの厚さを有する金属板であってもよい。
第１表層めっき層１５は、Ｎｉを主成分とする金属からなる。ここで、「Ｎｉを主成分とする金属」とは、第１表層めっき層１５を構成するＮｉの質量比率（質量％）が、第１表層めっき層１５を構成する他の成分に対して最も高い金属のことをいう。「Ｎｉを主成分とする金属」は、微量の不純物（たとえば、Ｆｅ等）を含む場合はあるが、Ｎｉを９９％以上含んでいれば、Ｎｉを主成分とする金属と称してもよい。
第１表層めっき層１５は、この実施形態では、第１母材１４の第１面１６、第２面１７および第３面１８の全てを覆っている。つまり、第１母材１４の表面全体が、第１表層めっき層１５で覆われている。これにより、アイランド２の表面全体が、第１表層めっき層１５で形成されている。
この実施形態では、アイランド２は、第１面１９、その反対側の第２面２０および当該第１面１９と第２面２０とを接続する第３面２１を有している。別の言い方では、アイランド２の第１面１９は上面であり、第２面２０は裏面であり、第３面２１は側面であってもよい。このアイランド２の第１面１９、第２面２０および第３面２１の全てが、第１表層めっき層１５で形成されている。また、第１表層めっき層１５は、たとえば、２μｍ～３μｍの厚さを有する金属薄膜であってもよい。
このような層構成を有するアイランド２の第１面１９の算術平均粗さＲａは、０．１μｍ未満である。より具体的には、図５を参照して、アイランド２の第１面１９には、複数の凸部２２が選択的に形成され、複数の凸部２２の間に凹部２３が形成されている。これらの凸部２２および凹部２３の凹凸構造が形成されたアイランド２の第１面１９の算術平均粗さＲａが０．１μｍ未満である（図５のＳＥＭ画像の表面の算術平均粗さＲａは、０．０８５μｍ）。また、たとえば、凸部２２および凹部２３は、線状の凸部２４および線状の凹部２５を含んでいてもよいし、点状の凸部２６および点状の凹部２７を含んでいてもよい。
図３を参照して、リード３は、第１リード２８、および第１リード２８とは異なる第２リード２９を含む。
第１リード２８は、この実施形態では、封止樹脂６の第１辺６Ａ側に配置されている。この実施形態では、前述の軸Ａに対して線対称な一対の第１リード２８が形成されている。
各第１リード２８は、封止樹脂６から露出した複数の第１アウターリード３０と、複数の第１アウターリード３０の延長部を封止樹脂６内で連結する第１インナーリード３１とを含む。この実施形態では、４本の第１アウターリード３０の延長部３２が、１本の第１インナーリード３１で連結されている。
第１インナーリード３１は、封止樹脂６の第１辺６Ａに沿って延びており、平面視略長方形状に形成されている。また、第１インナーリード３１は、アイランド２に対して上方に離れた高さ位置に配置されている。複数の第１アウターリード３０は、第１インナーリード３１の長辺に沿って間隔を空けて配列されている。各第１アウターリード３０は、第１インナーリード３１の長手方向に対して垂直な方向に延びている。また、図１、図２および図４Ａを参照して、各第１アウターリード３０は、クランク形状に形成されており、アイランド２の第２面１７と同じ高さに底面（第２面４３）を有している。
第２リード２９は、この実施形態では、封止樹脂６の第２辺６Ｂ側に配置されている。第２リード２９は、封止樹脂６から露出した複数の第２アウターリード３３と、各第２アウターリード３３に対して１対１で接続された第２インナーリード３４とを含む。この実施形態では、１本の第２アウターリード３３と１本の第２インナーリード３４とが一体化した第２リード２９が合計８本形成されている。
図３を参照して、各第２インナーリード３４は、封止樹脂６の第２辺６Ｂに対して垂直な方向に延びている。第２インナーリード３４は、封止樹脂６の第２辺６Ｂに対して垂直な方向に沿って、相対的に広い幅を有する第１部分３５と、第１部分３５に比べて狭い幅を有する第２部分３６とを有していてもよい。
第１部分３５および第２部分３６は、それぞれ、１つずつ形成されていてもよいし、２つ以上形成されていてもよい。この実施形態では、第２インナーリード３４のアイランド２に近い側の端部から、第１部分３５、第２部分３６、第１部分３５および第２部分３６の順に交互に形成されている。隣り合う第１部分３５で挟まれた第２部分３６は、幅広な一対の第１部分３５の間の幅狭な部分であり、第２インナーリード３４のネック部と称してもよい。
また、図４Ａを参照して、第２インナーリード３４は、アイランド２に対して上方に離れた高さ位置に配置されている。
各第２アウターリード３３は、封止樹脂６の第２辺６Ｂに対して垂直な方向に第２インナーリード３４と一体的に延びている。また、図１、図２および図４Ａを参照して、各第２アウターリード３３は、クランク形状に形成されており、アイランド２の第２面１７と同じ高さに底面（第２面４３）を有している。
また、この半導体装置１では、封止樹脂６の第３辺６Ｃ側および第４辺６Ｄ側に、リード３が配置されていない。つまり、封止樹脂６の第３辺６Ｃ側の側面（後述する第３面６２）および第４辺６Ｄ側の側面（後述する第３面６２）は、リード３が突出していない側面となっている。
図４Ａおよび図４Ｂを参照して、リード３は、第２母材３７と、第２母材３７上に形成された第２表層めっき層３８とを含む。
第２母材３７は、Ｃｕを主成分とする金属からなる。つまり、第２母材３７は、第１母材１４と同じ材料からなっていてもよい。たとえば、Ｃｕを主成分とする金属の線膨張係数は、１６（１０－６／Ｋ）～１９（１０－６／Ｋ）であってもよい。ここで、「Ｃｕを主成分とする金属」とは、第２母材３７を構成するＣｕの質量比率（質量％）が、第２母材３７を構成する他の成分に対して最も高い金属のことをいう。
第２母材３７がＣｕ－Ｓｎ合金からなる場合、Ｃｕの質量比率ＲＣｕは、Ｓｎの質量比率ＲＳｎよりも高い（ＲＣｕ＞ＲＳｎ）。「Ｃｕを主成分とする金属」には、微量の不純物を含む場合はあるが、純度９９．９９９９％（６Ｎ）以上の高純度銅や、純度９９．９９％（４Ｎ）以上の高純度銅等も含まれる。また、他のＣｕ合金としては、たとえば、Ｃｕ－Ｚｒ合金、Ｃｕ－Ｆｅ合金、Ｃｕ－Ｃｒ－Ｓｎ－Ｚｒ合金等の公知のＣｕ合金材が挙げられる。
第２母材３７は、第１面３９、その反対側の第２面４０および当該第１面３９と第２面４０とを接続する第３面４１を有している。別の言い方では、第２母材３７の第１面３９は上面であり、第２面４０は裏面であり、第３面４１は側面であってもよい。また、第２母材３７は、たとえば、０．１５ｍｍ～０．３ｍｍの厚さを有する金属板であってもよい。
第２表層めっき層３８は、Ｎｉを主成分とする金属からなる。ここで、「Ｎｉを主成分とする金属」とは、第２表層めっき層３８を構成するＮｉの質量比率（質量％）が、第２表層めっき層３８を構成する他の成分に対して最も高い金属のことをいう。「Ｎｉを主成分とする金属」は、微量の不純物（たとえば、Ｆｅ等）を含む場合はあるが、Ｎｉを９９％以上含んでいれば、Ｎｉを主成分とする金属と称してもよい。
第２表層めっき層３８は、この実施形態では、第２母材３７の第１面３９、第２面４０および第３面４１の全てを覆っている。つまり、第２母材３７の表面全体が、第２表層めっき層３８で覆われている。これにより、リード３の表面全体が、第２表層めっき層３８で形成されている。
この実施形態では、リード３は、第１面４２、その反対側の第２面４３および当該第１面４２と第２面４３とを接続する第３面４４を有している。別の言い方では、リード３の第１面４２は上面であり、第２面４３は裏面であり、第３面４４は側面であってもよい。このリード３の第１面４２、第２面４３および第３面４４の全てが、第２表層めっき層３８で形成されている。また、第２表層めっき層３８は、たとえば、２μｍ～３μｍの厚さを有する金属薄膜であってもよい。
このような層構成を有するリード３の第１面４２の算術平均粗さＲａは、０．１μｍ未満である。より具体的には、図５に示したアイランド２の第１面１９と同様に、リード３の第１面４２には、複数の凸部２２が選択的に形成され、複数の凸部２２の間に凹部２３が形成されている。これらの凸部２２および凹部２３の凹凸構造が形成されたリード３の第１面４２の算術平均粗さＲａが０．１μｍ未満である（図５のＳＥＭ画像の表面の算術平均粗さＲａは、０．０８５μｍ）。また、たとえば、凸部２２および凹部２３は、線状の凸部２４および線状の凹部２５を含んでいてもよいし、点状の凸部２６および点状の凹部２７を含んでいてもよい。
接合材４は、アイランド２上に形成され、かつアイランド２の第１面１９に直接接している。接合材４は、この実施形態では、はんだを主成分とする金属からなる。たとえば、はんだを主成分とする金属の線膨張係数は、１９（１０－６／Ｋ）～３２（１０－６／Ｋ）であってもよい。
ここで、「はんだを主成分とする金属」とは、接合材４を構成する、はんだの質量比率（質量％）が、接合材４を構成する他の成分に対して最も高い金属のことをいう。はんだの具体的な組成としては、たとえば、鉛含有はんだ、鉛フリーはんだのいずれであってもよい。鉛含有はんだとしては、たとえば、ＰｂＳｎ、ＰｂＳｎＡｇ、ＰｂＳｎＢｉ、ＰｂＳｎＢｉＩｎ等が挙げられる。鉛フリーはんだとしては、たとえば、ＡｕＳｎ、ＡｇＳｎ、ＡｇＳｎＣｕ、ＳｎＺｎＢｉ、ＳｎＳｂＮｉ、ＳｎＺｎ、ＳｎＢｉ等が挙げられる。また、接合材４は、２０μｍ～８０μｍの厚さＴ１を有している。
図３を参照して、半導体チップ５は、平面視において、四角形状（長方形状）に形成されている。半導体チップ５は、互いに対向する第１辺５Ａおよび第２辺５Ｂと、互いに対向する第３辺５Ｃおよび第４辺５Ｄとを有している。この実施形態では、第１辺５Ａおよび第２辺５Ｂが半導体チップ５の長辺であり、第３辺５Ｃおよび第４辺５Ｄが半導体チップ５の短辺である。
半導体チップ５は、半導体基板４５と、第１電極４６と、第２電極４７と、表面保護膜４８とを備えている。
半導体基板４５は、たとえば、Ｓｉ基板、ＳｉＣ基板等の公知の半導体基板４５であってよい。半導体基板４５は、第１面４９、その反対側の第２面５０および当該第１面４９と第２面５０とを接続する第３面５１を有している。別の言い方では、半導体基板４５の第１面４９は上面であり、第２面５０は裏面であり、第３面５１は側面であってもよい。半導体基板４５の第１面４９には、たとえば、ＭＯＳＦＥＴ５２（スイッチング素子）および当該ＭＯＳＦＥＴ５２の保護回路（図示せず）等の半導体素子が形成されている。ＭＯＳＦＥＴ５２は、第１電極４６と第２電極４７との間を半導体基板４５の厚さ方向に電流が流れる縦型素子である。
第１電極４６は、半導体基板４５の第２面５０に形成され、たとえば、第２面５０の全体を覆っている。第１電極４６は、半導体基板４５のＭＯＳＦＥＴ５２に電気的に接続されている。第１電極４６は、たとえば、アルミニウム（アルミニウム合金を含む）等の金属膜からなっていてもよい。なお、第１電極４６は、ＭＯＳＦＥＴ５２のドレイン電極と称してもよいし、半導体装置１の裏面電極と称してもよい。
第２電極４７は、たとえば、図示しない層間絶縁膜等の絶縁膜を介して、半導体基板４５の第１面４９上に形成されている。第２電極４７は、たとえば、アルミニウム（アルミニウム合金を含む）等の金属膜からなり、所定のパターンで形成されていてもよい。なお、第２電極４７の１つは、ＭＯＳＦＥＴ５２のソース電極と称してもよいし、半導体装置１の表面電極と称してもよい。また、他の第２電極４７は、ＭＯＳＦＥＴ５２のゲート電極と称してもよい。
表面保護膜４８は、第２電極４７を覆っている。表面保護膜４８は、たとえば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）等の公知の絶縁膜であってよい。表面保護膜４８には、第１開口５３および第２開口５４が形成されている。第１開口５３から第２電極４７の一部が第１パッド５５として露出しており、第２開口５４から第２電極４７の一部が第２パッド５６として露出している。第１パッド５５および第２パッド５６は、互いに離れており、絶縁されている。図３を参照して、この実施形態では、第１パッド５５が相対的に大きな面積を有し、第２パッド５６が第１パッド５５よりも小さな面積を有している。
第１パッド５５は、封止樹脂６の第１辺６Ａ側に配置されている。第１パッド５５は、封止樹脂６の第１辺６Ａに沿って間隔を空けて複数配列されている。この実施形態では、２つの第１パッド５５が配列されている。そして、１つの第１パッド５５と１つの第１インナーリード３１とが、複数の第１ワイヤ５７で接続されている。第１パッド５５における複数の第１ワイヤ５７の接合部間の距離は、第１インナーリード３１における複数の第１ワイヤ５７の接合部間の距離よりも狭くなっている。
第２パッド５６は、封止樹脂６の第２辺６Ｂ側に配置されている。第２パッド５６は、封止樹脂６の第２辺６Ｂに沿って間隔を空けて複数配列されている。この実施形態では、８つの第１パッド５５が配列されている。そして、１つの第２パッド５６と１つの第２インナーリード３４とが、１本の第２ワイヤ５８で接続されている。
第１ワイヤ５７および第２ワイヤ５８は、Ａｕワイヤ、Ｃｕワイヤ等の公知のボンディングワイヤであってよい。
半導体チップ５は、接合材４上に配置されており、かつ第１電極４６が接合材４に直接接している。また、図３を参照して、半導体チップ５を第２面５０側（裏面側）から支持する接合材４の一部は、平面視において、半導体チップ５の１辺のみ、または２辺のみから漏れ出している。
図３では、半導体チップ５の第２辺５Ｂおよび第４辺５Ｄから漏れ出した接合材４の漏れ出し部分５９が示されている。より具体的には、半導体チップ５の第３辺５Ｃおよび第４辺５Ｄと、アイランド２の第３辺２Ｃおよび第４辺２Ｄとの距離Ｌ３は、半導体チップ５の第１辺５Ａおよび第２辺５Ｂと、アイランド２の第１辺２Ａおよび第２辺２Ｂとの距離Ｌ４よりも長くなっている。これにより、半導体チップ５の第４辺５Ｄから漏れ出した接合材４の漏れ出し部分５９が、アイランド２の第４辺２Ｄに達していない一方、半導体チップ５の第２辺５Ｂから漏れ出した接合材４の漏れ出し部分５９は、アイランド２の第２辺２Ｂに達している。また、半導体チップ５の第２辺５Ｂから漏れ出した接合材４の漏れ出し部分５９は、図４Ａに破線で示すように、アイランド２の第２面２０に達していなければ、アイランド２の第３面２１を部分的に覆っていてもよい。
このように、接合材４の漏れ出し部分５９がアイランド２の第２面２０まで達し難い要因は、アイランド２の第１面１９の算術平均粗さＲａが０．１μｍ未満であることに加え、アイランド２の第３面２１の算術平均粗さＲａが０．１μｍ未満であるためである。アイランド２の第１面１９および第３面２１は、後述するように、いずれも共通のめっき工程で形成された第１表層めっき層１５で構成されている。したがって、接合材４の漏れ出し部分５９がアイランド２の第２辺２Ｂに達しても、アイランド２の第３面２１でも毛細管現象が抑制され、結果として、接合材４が第２面２０まで広く拡大することが抑制される。
また、アイランド２の第２辺２Ｂでは、アイランド２の第１面１９と第３面２１とが交差している。そのため、接合材４の漏れ出し部分５９が、この交差部に達したときに、漏れ出し部分５９の表面張力によって、漏れ出し部分５９の第３面２１への拡大が抑制され、漏れ出し部分５９が交差部に留まりやすくなる。その結果、接合材４の漏れ出し部分５９がアイランド２の第２面２０まで達し難くなる。
なお、接合材４の漏れ出し部分５９は、半導体チップ５の第２辺５Ｂおよび第４辺５Ｄの他、第１辺５Ａおよび第３辺５Ｃのいずれかに形成されていてもよいし、第１辺５Ａ～第４辺５Ｄのうちの任意の１辺または２辺に形成されていてもよい。
封止樹脂６は、エポキシ樹脂を主成分とする材料からなる。エポキシ樹脂としては、たとえば、公知の封止樹脂材料を適用できる。封止樹脂６は、前述のように直方体形状に形成されており、第１面６０、その反対側の第２面６１および当該第１面６０と第２面６１とを接続する第３面６２を有している。別の言い方では、封止樹脂６の第１面６０は上面であり、第２面６１は裏面であり、第３面６２は側面であってもよい。
封止樹脂６は、アイランド２、リード３、接合材４および半導体チップ５を覆うことによって、これらを封止しており、かつアイランド２の第２面２０（裏面）を裏面端子として露出させている。図２、図４Ａおよび図４Ｂを参照して、この実施形態では、アイランド２の第２面２０の全体が、封止樹脂６の第２面６１から露出している。露出したアイランド２の第２面２０は、たとえば、実装基板への半導体装置１の実装時、実装基板の回路を構成する配線に接続される。これにより、半導体チップ５をその厚さ方向に流れる電流を、接合材４を介してアイランド２へ縦方向に流し、さらにアイランド２の第２面２０（裏面）から実装基板上の配線に流すことができる。
また、封止樹脂６の互いに対向する一対の第３面６２から、第１アウターリード３０および第２アウターリード３３が、それぞれクランク状に延びている。
次に、半導体装置１の作用効果について説明する。まず、参考例に係る半導体装置について検討する。
参考例に係る半導体装置では、アイランド６３の第１面６４の表面状態が、図６の通りとなっている。このような層構成を有するアイランド６３の第１面６４の算術平均粗さＲａは、０．１μｍ未満ではない。より具体的には、参考例に係る半導体装置のアイランド６３の第１面６４には、その全体にわたって、多数の球状の凸部６５若しくは粒子６６が散在している。そのため、球状の凸部６５や粒子６６間の微細な溝６７（隙間）が、アイランド６３の第１面６４の全体にわたって、たとえば蜘蛛の巣状に張り巡らされている。
すなわち、参考例のアイランド６３の第１面６４では、凸部６５や粒子６６の寸法（たとえば、径）が前述の半導体装置１の凸部２２の寸法よりも大きく、一方で、凸部６５や粒子６６間の溝の幅は、半導体装置１の凹部２３の幅よりも、はるかに小さくなっている。そして、参考例の球状の凸部６５、粒子６６および溝６７の凹凸構造が形成されたアイランド６３の第１面６４の算術平均粗さＲａは、０．１μｍ未満ではい。図６のＳＥＭ画像の表面の算術平均粗さＲａは、０．１４３μｍである。このような参考例の構造では、アイランド６３の第１面６４上の接合材４は、蜘蛛の巣状の溝６７の毛細管現象により、広く拡大する場合がある。
これに対し、半導体装置１のように、アイランド２の第１面１９の算術平均粗さＲａが０．１μｍ未満であれば、当該毛細管現象を抑制することができるので、結果として、接合材４が広く拡大することを抑制することができる。たとえば、接合材４の厚さが２０μｍ～８０μｍであっても、半導体チップ５からの接合材４の漏れ出し部分５９を、半導体チップ５の１辺のみ、または２辺のみに留めることができる。つまり、アイランド２の第１面１９における毛細管現象が抑制されており、結果として、接合材４が広く拡大することが抑制されている。
その結果、接合材４を比較的厚く（たとえば、２０μｍ～８０μｍ）することができる。接合材４を厚くすることによって、接合材４とアイランド２との間の線膨張係数の差に起因して接合材４に発生する応力を緩和することができる。これにより、当該応力による接合材４のクラックの発生を抑制することができ、接合材４の抵抗の増加を抑制することができる。その結果、半導体チップ５からアイランド２へ向かって縦方向に電流を良好に流すことができる。
また、リード３の表面全体が、第２表層めっき層３８によって、算術平均粗さＲａが０．１μｍ未満となっている。これにより、リード３に対する封止樹脂６の余計な引っ掛かりを抑制することができる。その結果、半導体装置１の製造工程において、たとえば、第１アウターリード３０および第２アウターリード３３等に余分な封止樹脂６が密着することによる封止樹脂６のバリの発生を抑制することができる。また、たとえバリが発生しても、リード３に対する封止樹脂６の密着力が小さいので、当該バリを簡単に除去することができる。
図７Ａ～図７Ｇは、半導体装置１の製造工程の一部を工程順に示す図である。図８は、スパンカー７１による接合材４の成形に関連する工程を示す図である。なお、図７Ａ～図７Ｇは、図４Ａに対応する断面を示している。
次に、図７Ａ～図７Ｇを参照して、半導体装置１の製造方法について説明する。
まず、図７Ａを参照して、Ｃｕを主成分とする母材からなるリードフレーム６８が準備される。リードフレーム６８は、アイランド２およびリード３を一体的に備えている。なお、図７Ａでは、アイランド２とリード３とを一体的に接続するリード３（たとえば、吊りリード３）を省略している。
次に、図７Ｂを参照して、アイランド２およびリード３の表面に、第１表層めっき層１５および第２表層めっき層３８が形成される。第１表層めっき層１５および第２表層めっき層３８は、たとえば、電解めっき法で形成されるが、無電解めっき法で形成されてもよい。また、めっき液としては、Ｎｉを主成分とする金属からなるめっき液が使用される。この際、Ｎｉめっき液の組成およびめっき条件（たとえば、電流密度、時間等）を調整することによって、第１表層めっき層１５および第２表層めっき層３８の表面の算術平均粗さＲａを１μｍ未満にすることができる。
次に、図７Ｃを参照して、アイランド２の中央部に、所定の長さ分の糸はんだ６９を溶融させる。これにより、アイランド２上に溶融はんだ７０が形成される。使用される糸はんだ６９の長さＬは、たとえば、アイランド２の第１面１９を基準に測定してもよい。
次に、図７Ｄを参照して、溶融はんだ７０がスパンカー７１を用いて成形されることによって接合材４が形成される。この実施形態では、溶融はんだ７０は、図８に示すように、スパンカー７１を用いて平面視四角形状に成形される。
次に、図７Ｅを参照して、たとえば、チップマウンター（図示せず）を用いて、接合材４上に半導体チップ５がマウントされる。
次に、図７Ｆを参照して、半導体チップ５の第１パッド５５と第１インナーリード３１とが第１ワイヤ５７で接続され、半導体チップ５の第２パッド５６と第２インナーリード３４とが第２ワイヤ５８で接続される。
次に、７Ｇを参照して、アイランド２、リード３、接合材４および半導体チップ５が、封止樹脂６で封止される。その後、個片化工程が行われることによって、前述の半導体装置１が得られる。
以上、本発明の一実施形態について説明したが、本発明は、他の形態で実施することもできる。
たとえば、半導体装置１のパッケージの形式は、ＳＯＰに限らず、他の表面実装形のパッケージ形式であってもよい。たとえば、ＳＯＪ（Small Outline J-leaded Package）、ＳＯＪ(Small Outline J-leaded Package)、ＱＦＰ（Quad Flat Package）等の公知の半導体パッケージや、これらに類する種々の半導体パッケージが適用されてもよい。
また、接合材４の一部が半導体チップ５の１辺のみ、または２辺のみからしか漏れ出していないのであれば、アイランド２の第１面１９の算術平均粗さＲａは１μｍ以上であってもよい。逆に、アイランド２の第１面１９の算術平均粗さＲａが１μｍ未満であれば、接合材４の一部は、半導体チップ５の３辺以上から漏れ出していてもよい。
また、半導体チップ５に内蔵される素子は、ＭＯＳＦＥＴ５２に代えて、たとえば、ＩＧＢＴ、バイポーラトランジスタ、ダイオード等であってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
次に、本発明を実施例および参考例に基づいて説明するが、本発明は下記の実施例によって限定されるものではない。
＜実施例＞
まず、電解めっき法によって、Ｃｕを主成分とする母材からなるリードフレームの表面全体に、Ｎｉを主成分とする表層めっき層を形成した。この際、表層めっき層の表面（前述のアイランド２の第１面１９）の算術平均粗さＲａが１μｍ未満となるように、Ｎｉめっき液の組成およびめっき条件を調整した。得られた表層めっき層の表面の算術平均粗さＲａは、０．０８５μｍであった。つまり、図５で示した表面状態を有する表層めっき層が形成された。
次に、アイランド２の中央部に、所定の長さ分の糸はんだを溶融させ、当該溶融はんだを、スパンカーを用いて四角形状に成形した。次に、所定の押圧力で、半導体チップ５を溶融はんだの上にマウントした。なお、所定の押圧力は、溶融はんだに対する半導体チップ５の押し込みを停止したときの、アイランド２の第１面１９に対する半導体チップ５の高さ位置で定義した。
次に、半導体チップ５のマウント後のはんだの広がり状態を、マトリックス評価した。マトリックス評価では、縦軸に、半導体チップ５の押圧力を５段階で設定した。一方、横軸には、糸はんだの長さ、つまり、溶融はんだの量を５段階で設定した。結果を図９に示す。図９では、アイランド２を第２面２０側から見た半導体装置（封止樹脂は省略）を示している。
図９から、いずれの条件においても、はんだ（接合材）の漏れ出し部分５９が、アイランド２の第１面１９から第２面２０まで回り込むことなく第１面１９に留まっており（はんだの一部は、アイランド２の端縁に達しているが、第２面２０には達していない）、はんだがアイランド２の第１面１９から漏れ出ることがなかった。つまり、アイランド２と半導体チップ５との間のはんだの広がりを良好に制御できていた。
＜参考例＞
表層めっき層の表面の算術平均粗さＲａは、０．１４３μｍであった（図６で示した表面状態を有する表層めっき層）ことを除いて、実施例と同じ工程を経て、半導体チップ５を溶融はんだの上にマウントした。そして、実施例と同様に、半導体チップ５のマウント後のはんだの広がり状態を、マトリックス評価した。結果を図１０に示す。
図１０から、いずれの条件においても、はんだ（接合材）の漏れ出し部分７２がアイランド６３の第１面６４のほぼ全体に広がり、一部が第１面６４から第２面７３まで回り込んで広がっていた。つまり、アイランド６３と半導体チップ５との間のはんだの広がりを上手く制御できていなかった。つまり、参考例では、アイランド６３の第１面６４での毛細管現象によって、溶融はんだが広がったと推定される。
１ 半導体装置
２ アイランド
２Ａ （アイランド）第１辺
２Ｂ （アイランド）第２辺
２Ｃ （アイランド）第３辺
２Ｄ （アイランド）第４辺
３ リード
４ 接合材
５ 半導体チップ
５Ａ （半導体チップ）第１辺
５Ｂ （半導体チップ）第２辺
５Ｃ （半導体チップ）第３辺
５Ｄ （半導体チップ）第４辺
６ 封止樹脂
６Ａ （封止樹脂）第１辺
６Ｂ （封止樹脂）第２辺
６Ｃ （封止樹脂）第３辺
６Ｄ （封止樹脂）第４辺
１４ 第１母材
１５ 第１表層めっき層
１６ （第１母材）第１面
１７ （第１母材）第２面
１８ （第１母材）第３面
１９ （アイランド）第１面
２０ （アイランド）第２面
２１ （アイランド）第３面
２８ 第１リード
２９ 第２リード
３０ 第１アウターリード
３１ 第１インナーリード
３２ （第１アウターリード）延長部
３３ 第２アウターリード
３４ 第２インナーリード
３７ 第２母材
３８ 第２表層めっき層
３９ （第２母材）第１面
４０ （第２母材）第２面
４１ （第２母材）第３面
４２ （リード）第１面
４３ （リード）第２面
４４ （リード）第３面
４６ 第１電極
４７ 第２電極
５２ ＭＯＳＦＥＴ
５５ 第１パッド
５６ 第２パッド
５７ 第１ワイヤ
５８ 第２ワイヤ
５９ （接合材）漏れ出し部分

Claims (14)

  1. 第１面およびその反対側の第２面を有する導電性のアイランドと、
    前記アイランド上に形成され、はんだを主成分とする金属からなる導電性の接合材と、
    前記接合材上に形成され、前記接合材に接する第１電極を有する半導体チップと、
    前記アイランドの前記第２面が露出するように、前記アイランド、前記接合材および前記半導体チップを覆う封止樹脂とを含み、
    前記アイランドの前記第１面の算術平均粗さＲａは、０．１μｍ未満であり、
    前記半導体チップは、平面視四角形状に形成されており、
    平面視において、前記接合材の一部が前記半導体チップの１辺のみ、または２辺のみから漏れ出しており、
    前記半導体チップから漏れ出した前記接合材の部分は、前記アイランドの端縁に達しており、かつ前記アイランドの前記第２面に達していない、半導体装置。
  2. 前記接合材の厚さは、２０μｍ～８０μｍである、請求項１に記載の半導体装置。
  3. 第１面およびその反対側の第２面を有する導電性のアイランドと、
    前記アイランド上に形成され、２０μｍ～８０μｍの厚さを有し、かつ、はんだを主成分とする金属からなる導電性の接合材と、
    前記接合材上に形成され、前記接合材に接する第１電極を有し、かつ平面視四角形状に形成された半導体チップと、
    前記アイランドの前記第２面が露出するように、前記アイランド、前記接合材および前記半導体チップを覆う封止樹脂とを含み、
    平面視において、前記接合材の一部が前記半導体チップの１辺のみ、または２辺のみから漏れ出しており、
    前記半導体チップから漏れ出した前記接合材の部分は、前記アイランドの端縁に達しており、かつ前記アイランドの前記第２面に達していない、半導体装置。
  4. 前記アイランドは、前記アイランドの前記第１面と前記第２面とを接続する第３面を有し、
    前記半導体チップから漏れ出した前記接合材の部分は、前記アイランドの前記第１面から前記第３面に達している、請求項１～３のいずれか一項に記載の半導体装置。
  5. 前記アイランドは、Ｃｕを主成分とする金属からなる第１母材と、前記第１母材上に形成されたＮｉを主成分とする金属からなる第１表層めっき層とを含み、
    前記第１表層めっき層が、前記アイランドの前記第１面を形成している、請求項１～４のいずれか一項に記載の半導体装置。
  6. 前記第１母材は、第１面、その反対側の第２面および当該第１面と第２面とを接続する第３面を有し、
    前記第１表層めっき層は、前記第１母材の前記第１面、前記第２面および前記第３面の全てを覆っている、請求項５に記載の半導体装置。
  7. 前記半導体チップは、前記半導体チップの厚さ方向において前記第１電極の反対側に形成された第２電極を含み、
    前記半導体装置は、
    前記アイランドから離れており、かつ第１面およびその反対側の第２面を有するリードと、
    前記リードと前記第２電極とを接続するワイヤとを含み、
    前記リードの前記第１面の算術平均粗さＲａは、０．１μｍ未満である、請求項１～６のいずれか一項に記載の半導体装置。
  8. 前記リードは、Ｃｕを主成分とする金属からなる第２母材と、前記第２母材上に形成されたＮｉを主成分とする金属からなる第２表層めっき層とを含み、
    前記第２表層めっき層が、前記リードの前記第１面を形成している、請求項７に記載の半導体装置。
  9. 前記第２母材は、第１面、その反対側の第２面および当該第１面と第２面とを接続する第３面を有し、
    前記第２表層めっき層は、前記第２母材の前記第１面、前記第２面および前記第３面の全てを覆っている、請求項８に記載の半導体装置。
  10. 前記リードは、第１リード、および前記第１リードとは異なる第２リードを含み、
    前記第１リードは、前記封止樹脂から露出した複数の第１アウターリードと、前記複数の第１アウターリードの延長部を前記封止樹脂内で連結する第１インナーリードとを含み、
    前記第２リードは、前記封止樹脂から露出した複数の第２アウターリードと、各前記第２アウターリードに対して１対１で接続された第２インナーリードとを含む、請求項７～９のいずれか一項に記載の半導体装置。
  11. 前記封止樹脂は、平面視四角形状に形成されており、
    前記第１リードは、前記封止樹脂の第１辺側に配置されており、
    前記第２リードは、前記第１辺に対向する前記封止樹脂の第２辺側に配置されている、請求項１０に記載の半導体装置。
  12. 前記封止樹脂の第３辺側、および前記第３辺に対向する第４辺側に、前記リードが配置されていない、請求項１１に記載の半導体装置。
  13. 前記半導体チップの前記第２電極は、相対的に大きい第１パッドと、前記第１パッドよりも小さな面積を有する第２パッドとを含み、
    前記ワイヤは、１つの前記第１パッドと１つの前記第１インナーリードとを接続する複数の第１ワイヤと、１つの前記第２パッドと１つの前記第２インナーリードとを接続する１本の第２ワイヤとを含む、請求項１０～１２のいずれか一項に記載の半導体装置。
  14. 前記封止樹脂は、エポキシ樹脂を主成分とする材料からなる、請求項１～１３のいずれか一項に記載の半導体装置。
JP2019090177A 2019-05-10 2019-05-10 半導体装置 Active JP7423197B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019090177A JP7423197B2 (ja) 2019-05-10 2019-05-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019090177A JP7423197B2 (ja) 2019-05-10 2019-05-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2020188078A JP2020188078A (ja) 2020-11-19
JP7423197B2 true JP7423197B2 (ja) 2024-01-29

Family

ID=73221090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019090177A Active JP7423197B2 (ja) 2019-05-10 2019-05-10 半導体装置

Country Status (1)

Country Link
JP (1) JP7423197B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108522A (ja) 2004-10-08 2006-04-20 Toyota Motor Corp モジュール基板およびその製造方法
JP2007258205A (ja) 2006-03-20 2007-10-04 Denso Corp 電子装置およびその製造方法
JP2010034278A (ja) 2008-07-29 2010-02-12 Rohm Co Ltd 半導体装置
JP2013048280A (ja) 2012-10-30 2013-03-07 Renesas Electronics Corp 半導体装置の製造方法
JP2013251477A (ja) 2012-06-04 2013-12-12 Rohm Co Ltd ワイヤボンディング構造および半導体装置
JP2016129205A (ja) 2015-01-09 2016-07-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2017045804A (ja) 2015-08-25 2017-03-02 ローム株式会社 半導体装置およびその製造方法
JP2017130522A (ja) 2016-01-19 2017-07-27 凸版印刷株式会社 樹脂付リードフレーム基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108522A (ja) 2004-10-08 2006-04-20 Toyota Motor Corp モジュール基板およびその製造方法
JP2007258205A (ja) 2006-03-20 2007-10-04 Denso Corp 電子装置およびその製造方法
JP2010034278A (ja) 2008-07-29 2010-02-12 Rohm Co Ltd 半導体装置
JP2013251477A (ja) 2012-06-04 2013-12-12 Rohm Co Ltd ワイヤボンディング構造および半導体装置
JP2013048280A (ja) 2012-10-30 2013-03-07 Renesas Electronics Corp 半導体装置の製造方法
JP2016129205A (ja) 2015-01-09 2016-07-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2017045804A (ja) 2015-08-25 2017-03-02 ローム株式会社 半導体装置およびその製造方法
JP2017130522A (ja) 2016-01-19 2017-07-27 凸版印刷株式会社 樹脂付リードフレーム基板

Also Published As

Publication number Publication date
JP2020188078A (ja) 2020-11-19

Similar Documents

Publication Publication Date Title
US8698289B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
JP3602453B2 (ja) 半導体装置
JP5232367B2 (ja) 半導体装置
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
US8492882B2 (en) Semiconductor device and method of manufacturing same
US6340837B1 (en) Semiconductor device and method of fabricating the same
JP3839178B2 (ja) 半導体装置
JP2019040994A (ja) 半導体装置およびその製造方法
US20100123243A1 (en) Flip-chip chip-scale package structure
US9171817B2 (en) Semiconductor device
CN111433910B (zh) 半导体装置以及半导体装置的制造方法
WO2013172139A1 (ja) 半導体デバイス
JP7423197B2 (ja) 半導体装置
JP2022143167A (ja) 半導体装置
JP7292352B2 (ja) 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
EP4156247A2 (en) Semiconductor device with a semiconductor chip bonded between a first, plate-shaped electrode with a groove and a second electrode
WO2023063064A1 (ja) 半導体装置
US20240170373A1 (en) Semiconductor device
JP7147173B2 (ja) 半導体装置
KR100281122B1 (ko) 반도체패키지
JP2022143166A (ja) 半導体装置
JP2022143168A (ja) 半導体装置
KR0179808B1 (ko) 비엘피 패키지
JP2022143169A (ja) 半導体装置
CN116153874A (zh) 多芯片封装结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240117

R150 Certificate of patent or registration of utility model

Ref document number: 7423197

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150