KR0179808B1 - 비엘피 패키지 - Google Patents

비엘피 패키지 Download PDF

Info

Publication number
KR0179808B1
KR0179808B1 KR1019950068662A KR19950068662A KR0179808B1 KR 0179808 B1 KR0179808 B1 KR 0179808B1 KR 1019950068662 A KR1019950068662 A KR 1019950068662A KR 19950068662 A KR19950068662 A KR 19950068662A KR 0179808 B1 KR0179808 B1 KR 0179808B1
Authority
KR
South Korea
Prior art keywords
lead
package
semiconductor chip
paddle
blp
Prior art date
Application number
KR1019950068662A
Other languages
English (en)
Other versions
KR970053779A (ko
Inventor
유중하
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950068662A priority Critical patent/KR0179808B1/ko
Publication of KR970053779A publication Critical patent/KR970053779A/ko
Application granted granted Critical
Publication of KR0179808B1 publication Critical patent/KR0179808B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 비엘피 패키지에 관한 것으로, 종래의 비엘피 패키지가 제조작업의 작업성이 좋지 않고 열방출특성이 불량하며 제조원가가 많이 드는 문제점이 있어 이를 해결하기 위한 것이다. 이와 같은 본 발명은 리드프레임(13)의 패들(14)에 액체형 접착제(17)를 사용하여 반도체칩(12)을 부착하고, 상기 리드프레임(13)의 인너리드(16)와 상기 반도체칩(12)의 칩패드(12')를 와이어(18)로 연결하며, 상기 반도체칩(12)과 인너리드(16)를 일정 면적몰딩하여 패키지몸체(11)를 형성하여, 상기 리드프레임(13)의 바탐리드(15)와 패들(14)의 하면을 패키지몸체(11)의 하면으로 드러나도록 하여 납도금한다. 이와 같은 본 발명에 의하면 패키지의 열방출특성 및 제조작업의 작업성이 좋아지고 제조원가가 절감되는 이점이 있다.

Description

비엘피 패키지
제1도는 종래 기술에 의한 비엘피 패키지의 단면구조를 도시한 단면도.
제2도는 종래 기술에 의한 비엘피 패키지의 저면구조를 도시한 저면도.
제3도는 본 발명에 의한 비엘피 패키지의 일실시례의 단면구조를 도시한 단면도.
제4도는 본 발명에 의한 비엘피 패키지의 일실시례의 저면구조를 도시한 저면도.
제5도는 본 발명에 의한 비엘피 패키지의 다른 실시례의 단면구조를 도시한 단면도.
제6도는 본 발명에 의한 비엘피 패키지의 다른 실시례의 저면구조를 도시한 저면도.
제7도는 본 발명에 의한 비엘피 패키지의 제조방법을 순차적으로 표시한 순서도.
* 도면의 주요부분에 대한 부호의 설명
11 : 패키지몸체 12 : 반도체칩
12' : 칩패드 13 : 리드프레임
14 : 패들 15 : 바탐리드
15' : 납도금 16 : 인너리드
17 : 접착제 18 : 와이어
본 발명은 비엘피(Bottom Leaded Package)패키지에 관한 것으로, 반도체칩을 리드프레임의 패들상에 접착제를 사용, 부착하여 작업성 및 열방출성을 개선한 비엘피 패키지에 관한 것이다.
제1도는 종래 기술에 의한 비엘피 패키지의 단면구조를 도시한 단면도이고, 제2도는 종래 기술에 의한 비엘피 패키지의 저면구조를 도시한 저면도이다.
이에 도시된 바와 같이, 종래 기술에 의한 비엘피 패키지(1)는 반도체칩(2)이 리드프레임(3)의 바탐리드(5)상에 부착되어 있고, 상기 반도체칩(2)의 본드패드(2')와 리드프레임(3)의 인너리드(4)가 와이어(6)로 본딩되어 있으며, 상기 반도체칩(2)과 리드프레임(3)이 일정 면적 몰딩되어 패키지몸체(1')를 형성하게 된다.
상기 바탐리드(5)는, 제2도에 도시된 바와 같이, 패키지몸체(1')의 저면으로 드러나도록 몰딩되어 있으며, 이와 같이 패키지몸체(1')의 저면으로 드러나 있는 바탐리드(5)에는 바탐리드(5)의 부식을 방지하고 기판(미도시)에의 실장을 용이하게 하기 위한 납도금(5')이 되어 있다.
상기 바탐리드(5)상에 반도체칩(2)을 부착하는 것은 접착테이프나 고형접착제를 사용하여 수행하게 된다.
상기한 바와 같은 종래 기술에 의한 비엘피 패키지(1)를 제조하는 방법은 다음과 같다.
먼저, 바탐리드(5) 상부에 반도체칩(2)을 부착을 위한 접착테이프나 고형접착제(7)가 구비된 리드프레임(3)에 반도체칩(2)을 부착하고 와이어(6)를 사용하여 상기 반도체칩(2)의 본드패드(2')와 인너리드(4)를 전기적으로 연결하여 준다.
그리고, 상기 반도체칩(2)과 리드프레임(3)을 외부의 충격이나 환경으로부터 보호하기 위해 일정면적 몰딩하여 패키지몸체(1')를 형성하여 주게 된다. 이때, 상기 리드프레임(3)의 바탐리드(5)는 상기 패키지몸체(1')의 저면으로 드러나도록하여 준다.
상기와 같이 한 후, 상기 패키지몸체(1')의 저면으로 드러나 있는 바탐리드(5)상에 납도금(5')을하여 패키지(1)를 기판(미도시)상에 실장할 때 납땜성을 좋게 하고 바탐리드(5)의 부식을 방지하여 주도록 한다.
그러나, 상기한 바와 같은 종래 기술에 의한 비엘피 패키지(1)는 반도체칩(2)과 리드프레임(3)의 접착을 위해 고형접착제나 접착테이프(7)를 사용하게 되는데, 이와 같은 접착테이프나 고형접착제(7)는 고가의 제품이며 이와 같은 접착제부착을 위한 공정이 추가됨으로 인한 패키지제조작업의 작업성 저하되는 문제점이 있다.
그리고, 상기와 같이 리드프레임(3)의 바탐리드(5) 상부에 구비된 고형접착제나 접착테이프(7)에 반도체칩(2)을 부착하는 작업은 매우 번거로운 작업이므로 작업성이 떨어지고 이와 같은 작업을 위한 설비가 고가이어서 제조원가가 크게 높아지는 문제점이 있다.
또한 상기와 같은 종래 기술에 의한 비엘피 패키지(1)에서는 반도체칩(2)에서 발생되는 열이 패키지몸체(1')의 외부로 방출될 수 있는 통로가 바탐리드(5)밖에 없어 열방출특성이 좋지 않은 문제점이 있다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로 반도체칩을 리드프레임에 부착하는 공정을 저가의 접착제를 사용하여 용이하게 수행하도록 하는 것이다.
본 발명의 다른 목적은 반도체칩에서 발생되는 열을 패키지몸체의 외부로 보다 원활하고 신속하게 방출하여 반도체칩의 동작특성을 향상시키는 것이다.
상기한 바와 같은 본 발명의 목적은 리드프레임의 패들에 액체형 접착제를 사용하여 반도체칩을 부착하고, 상기 리드프레임의 인너리드와 상기 반도체칩의 칩패드를 와이어로 연결하며, 상기 반도체칩과 인너리드를 일정면적몰딩하여 패키지몸체를 형성하여, 상기 리드프레임의 바탐리드와 패들의 하면을 패키지몸체의 하면으로 드러나도록하여 납도금함을 특징으로 하는 비엘피 패키지에 의해 달성된다.
상기 패들에는 다수개의 요입부를 구비하여 상기 리드프레임의 바탐리드가 위치되도록하여 상기 바탐리드를 통해 반도체칩에서 발생되는 열을 방출하도록 된다.
한편, 상기 패키지몸체의 하면으로 드러난 바탐리드에만 납도금하고 패들의 하면에는 납도금하지 않을 수도 있으며, 상기 패들에는 방향표시부가 구비된다.
상기한 바와 같은 본 발명에 의한 비엘피 패키지의 실시례들을 첨부된 도면을 참고하여 상세히 설명하면 다음과 같다.
제3도는 본 발명에 의한 비엘피 패키지의 일실시례의 단면구조를 도시한 단면도이고, 제4도는 본 발명에 의한 비엘피 패키지의 일실시례의 저면구조를 도시한 저면도이다.
이에 도시된 바와 같이, 본 발명의 일실시례에 의한 비엘피 패키지(10)는 리드프레임(13)의 패들(14)에 액체형 접착제 또는 에폭시수지(17)를 사용하여 반도체칩(12)을 부착하고, 상기 리드프레임(13)의 인너리드(16)와 상기 반도체칩(12)의 칩패드(12')를 와이어(18)로 연결함, 상기 반도체칩(12)과 인너리드(16)를 일정면적몰딩하여 패키지몸체(11)를 형성하여 구성된다.
그리고, 상기 패키지몸체(11)를 형성할 때, 상기 리드프레임(13)의 바탐리드(15)와 패들(14)의 하면을 패키지몸체(11)의 하면으로 드러나도록하여 바탐리드(15)와 패들(14)의 부식을 방지하고 기판(미도시)상에의 실장이 용이하게 수행되도록 납도금(15', 14')하여 준다. 그러나, 이와 같은 납도금(15')은 상기 바탐리드(15)에만 수행하여 줄 수도 있다.
그리고 상기 리드프레임(13)의 바탐리드(15)는 제4도에 도시된 바와 같이, 패들(14)의 양측에 나란히 배열된다.
또한, 상기 패들(14)의 일측에는 패키지의 방향표시를 위한 방향표시부(14P)가 구비된다.
상기한 바와 같은 본 발명의 일실시례에 의한 비엘피 패키지(10)의 작용효과는 다음과 같다.
상기와 같은 본 발명에 의한 비엘피 패키지(10)는 종래의 비엘피 패키지와는 달리 반도체칩(12)을 리드프레임(13)의 패들(14)에 에폭시수지나 액체형접착제(17)를 사용하여 접착시켜 주므로 제조작업의 작업성이 좋아지게 된다. 그리고, 그 저면이 패키지몸체(11)의 저면으로 드러나 있는 패들(14)상에 반도체칩(12)이 부착되어 있으므로 반도체칩(12)에서 발생되는 열의 방출이 원활하게 이루어지게 된다.
한편, 본 발명에 의한 다른 실시례의 비엘피 패키지(11')가 제5도 및 제6도에 도시되어 있는데, 이에 도시된 바와 같이 본 발명의 다른 실시례의 구성을 반도체칩(12)이 부착되는 리드프레임(13)의 패들(14)에 다수개의 요입부(14G)를 구비하고 이와 같은 요입부(14G)에 리드프레임(13)의 바탐리드(15)가 위치되도록 한 것이다.
상기와 같이 되면 제5도에 도시된 바와 같이 패들(14)에 부착되어 있는 반도체칩(12)의 양측변 하측과 상기 리드프레임(13)의 바탐리드(15)의 상면이 인접하게 되어 상기 바탐리드(15)를 통해서도 반도체칩(12)에서 발생되는 열이 방출된다.
그리고, 상기 반도체칩(12)을 리드프레임(13)의 상면에 부착하는 것은 에폭시수지나 액체형 접착제(17)를 사용하여서 이루어진다.
이와 같은 본 발명의 다른 실시례에 의한 비엘피 패키지(11')도 역시 패들(14)에 방향표시부(14P)가 구비되어 있다.
그외의 다른 구성은 본 발명의 상기 일실시례와 동일하므로 여기서는 그 설명을 생략한다.
상기한 바와 같은 본 발명의 다른 실시례에 의한 비엘피 패키지(11')의 작용효과는 다음과 같다.
즉, 반도체칩(12)을 리드프레임(13)의 패들(14)에 액체형 접착제나 에폭시수지(17)를 사용하여 부착하게 되므로 그 작업이 매우 용이하게 수행된다. 그리고 상기와 같은 비엘피 패키지(11')가 사용될 때, 반도체칩(12)에서 발생되는 열은 반도체칩(12)이 부착되어 있는 패들(14)을 통해서 패키지몸체(11)의 외부로 방출될 뿐 만 아니라, 상기 패들(14)의 요입부(14G)에 배치되어 반도체칩(12)의 하면에 위치되는 리드프레임(13)의 바탐리드(15)를 통해서도 이루어지게 되므로 열방출이 매우 원활하게 된다.
상기에서 설명한 본 발명에 의한 비엘피 패키지의 제조방법을 설명하면 다음과 같다.
먼저, 리드프레임(13)의 패들(14) 상면에 에폭시수지나 액체형 접착제(17)를 도포하고 반도체칩(12)을 부착하여 준다. 그리고, 와이어(18)를 사용하여 반도체칩(12)의 패드(12')와 리드프레임(13)의 인너리드(16)를 전기적으로 결선시킨다.
그리고, 상기 반도체칩(12)과 인너리드(16) 및 와이어(18) 등을 외부의 충격이나 환경으로부터 보호하기 위해 일정면적 몰딩하여 패키지몸체(11)를 형성하여 주게 된다. 이때, 상기 리드프레임(13)의 바탐리드(15)와 패들(14)의 저면은 패키지몸체(11)의 저면으로 드러나도록 한다.
상기와 같이 한 후, 상기 패키지몸체(11)의 저면으로 드러나 있는 바탐리드(15) 및 패들(14)에 납도금(15', 14')을 하여 패키지(10)를 기판(미도시)상에 실장할 때 납땜성을 좋게 하고 바탐리드(15) 및 패들(14)의 부식을 방지한다. 이와 같은 납도금은 필요한 경우 상기 바탐리드(15)에만 수행할 수도 있다.
그리고 나서, 절단작업과 외관검사 및 전기적기능검사 등을 수행하여 단품패키지를 완성하게 된다.
위에서 상세히 설명한 바와 같은 본 발명에 의한 비엘피 패키지는 반도체칩을 리드프레임의 리드상에 부착하지 않고 패들에 액체형 접착제나 에폭시수지를 사용하여 접착하여 주게 되므로 반도체칩 부착작업의 작업성이 현저하게 개선됨은 물론 제조원가의 면에서도 많은 절감효과를 가져올 수 있다.(일반적으로 리드프레임의 리드에 접착테이프나 고형접착제가 구비되어 있는 것은 그렇지 않은 것에 비해 제조원가가 5배이상 높다.)
그리고, 반도체칩에서 발생되는 열을 패들이나 바탐리드를 통해 패키지몸체의 외부로 원활하게 방출할 수 있으므로 열방출이 원활하게 이루어져 패키지의 열특성이 개선되는 효과가 있으며, 패들에 패키지 방향표시부가 구비되어 있어 패키지의 방향식별이 용이하게 되는 효과가 있다.

Claims (4)

  1. 리드프레임의 패들에 액체형 접착제를 사용하여 반도체칩을 부착하고, 상기 리드프레임의 인너리드와 상기 반도체칩의 칩패드를 와이어로 연결하며, 상기 반도체칩과 인너리드를 일정면적몰딩하여 패키지몸체를 형성하여, 상기 리드프레임의 바탐리드와 패들의 하면을 패키지몸체의 하면으로 드러나도록 하여 납도금함을 특징으로 하는 비엘피 패키지.
  2. 제1항에 있어서, 상기 패들에는 다수개의 요입부를 구비하여 상기 리드프레임의 바탐리드가 위치되도록하여 상기 바탐리드를 통해 반도체칩에서 발생되는 열을 방출하도록 됨을 특징으로 하는 비엘피 패키지.
  3. 제1항에 있어서, 상기 패키지몸체의 하면으로 드러난 바탐리드에만 납도금함을 특징으로 하는 비엘피 패키지.
  4. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 패들에는 방향표시부가 구비됨을 특징으로 하는 비엘피 패키지.
KR1019950068662A 1995-12-30 1995-12-30 비엘피 패키지 KR0179808B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950068662A KR0179808B1 (ko) 1995-12-30 1995-12-30 비엘피 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950068662A KR0179808B1 (ko) 1995-12-30 1995-12-30 비엘피 패키지

Publications (2)

Publication Number Publication Date
KR970053779A KR970053779A (ko) 1997-07-31
KR0179808B1 true KR0179808B1 (ko) 1999-03-20

Family

ID=19448174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950068662A KR0179808B1 (ko) 1995-12-30 1995-12-30 비엘피 패키지

Country Status (1)

Country Link
KR (1) KR0179808B1 (ko)

Also Published As

Publication number Publication date
KR970053779A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US6630373B2 (en) Ground plane for exposed package
KR960012449A (ko) 반도체장치
KR960705357A (ko) 반도체 장치
US6340837B1 (en) Semiconductor device and method of fabricating the same
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
JP2010524260A (ja) 光カプラ・パッケージ
JP2001210777A (ja) 半導体装置
US5442232A (en) Thin semiconductor package having many pins and likely to dissipate heat
JPS60167454A (ja) 半導体装置
US10002841B2 (en) Semiconductor device
US5093713A (en) Semiconductor device package
US20130049180A1 (en) Qfn device and lead frame therefor
KR0179808B1 (ko) 비엘피 패키지
US11515238B2 (en) Power die package
JP2861725B2 (ja) 半導体装置及びそのリードフレーム
KR100201379B1 (ko) 솔더블을 이용한 반도체 칩 부착방법 및 구조
JP7423197B2 (ja) 半導体装置
KR940006580B1 (ko) 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
KR0167281B1 (ko) 비엘피 패키지
KR100567045B1 (ko) 반도체 패키지
KR100281122B1 (ko) 반도체패키지
KR100352120B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
KR970077561A (ko) 금속 기판을 이용한 칩 스케일 패키지(Chip Scale Package)
JP2006032773A (ja) 半導体装置
JPH02146751A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee