KR0167281B1 - 비엘피 패키지 - Google Patents

비엘피 패키지 Download PDF

Info

Publication number
KR0167281B1
KR0167281B1 KR1019950048309A KR19950048309A KR0167281B1 KR 0167281 B1 KR0167281 B1 KR 0167281B1 KR 1019950048309 A KR1019950048309 A KR 1019950048309A KR 19950048309 A KR19950048309 A KR 19950048309A KR 0167281 B1 KR0167281 B1 KR 0167281B1
Authority
KR
South Korea
Prior art keywords
chip
bus board
pad
package
attached
Prior art date
Application number
KR1019950048309A
Other languages
English (en)
Other versions
KR970053650A (ko
Inventor
전동석
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950048309A priority Critical patent/KR0167281B1/ko
Publication of KR970053650A publication Critical patent/KR970053650A/ko
Application granted granted Critical
Publication of KR0167281B1 publication Critical patent/KR0167281B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 비엘피 패키지에 관한 것으로, 종래의 패키지가 규격화된 리드구성때문에 칩의 본드패드의 설계자유도가 떨어지는 등의 문제점이 있어 이를 해결하기 위한 것이다. 이와 같은 본 발명은 히트싱크(12)의 상면에 부착되는 칩(11)과, 상기 히트싱크(12)상의 칩(11)주변부에 부착되어 칩(11)과 인너리드(17)의 전기적인 연결을 수행하는 버스보드(20)와, 상기 버스보드(20)의 외주부 가장자리가 부착되고 버스보드(20)와의 전기적인 연결을 위한 와이어(15)가 본딩되는 인너리드(17)가 구비된 리드프레임(16)으로 구성되어 이들 구성요소가 몰딩컴파운드로 일정 면적 몰딩되어 패키지몸체(10')를 이루도록 된다. 이와 같은 본 발명에 의하면 패키지에 사용되는 칩의 패드설계 자유도가 높아지고 따라서 다핀이 요구되는 제품이나 높은 파워가 요구되는 제품의 설 제가 용이하게 되는 이점이 있다.

Description

비엘피 패키지
제1도는 종래 기술에 의한 일반적인 비엘피 패키지의 구조를 도시한 단면도.
제2도는 본 발명에 의한 비엘피 패키지의 구조를 도시한 단면도.
제3도는 본 발명에 의한 비엘피 패키지의 구성을 도시한 저면도.
제4도의 (a)(b)(c)(d)(e)(f)는 본 발명에 의한 비엘피 패키지의 제조 공정을 순차적으로 도시한 도면.
제5도는 본 발명에 의한 비엘피 패키지의 제조공정을 도시한 순서도.
* 도면의 주요부분에 대한 부호의 설명
10' : 패키지몸체 11 : 칩
12 : 히트싱크 14,15 : 와이어
16 : 리드프레임 17 : 인너리드
18 : 아웃리드 20 : 버스보드
21 : 입력패드 22 : 배선부
23 : 출력패드 24 : 통공
본 발명은 비엘피 패키지에 관한 것으로, 특히 반도체칩과 인너리드 사이의 전기적인 연결에 버스보드를 사용하여 칩의 패드배치설계의 자유도를 향상시켜 다핀형 패키지등에 적용가능한 비엘피 패기지에 관한 것이다.
제1도는 종래 기술에 의한 일반적인 비엘피 패기지의 구조를 도시한 단면도인데, 이에 도시된 바와 같이, 종래 기술에 의한 비엘피 패기지(1)는 리드프레임(4)의 칩본딩부(5)에 양면테이프(8)로 칩(3)의 가장자리가 접착되어 고정되고, 상기 칩(3)의 패드(미도시)와 리드프레임(4)의 인너리드(6)가 와이어(9)를 통해 전기적으로 연결되어 있으며, 상기 칩(3)과 리드프레임(4)이 몰딩컴파운드로 일정면적 몰딩되어 패키지몸체(2)를 형성하게 된다.
한편 상기 리드프레임(4)의 칩본딩부(5)의 반대쪽면은 패키지몸체(2)의 외부로 드러나도록 몰딩되어 바탐리드(7)를 이루고, 상기 리드프레임(4)의 인너리드(6)의 외측은 패키지몸체(2)의 외부로 드러나도록 몰딩되어 있다.
그러나, 상기와 같은 구조를 가지는 종래 기술에 의한 패키지(1)에 있어서는 규격화되어 있는 리드 구성때문에 칩(3)의 패드(미도시) 위치를 설계하는 것이 용이하지 않은 문제점이 있으며, 따라서 다핀을 필요로 하는 제품(ASIC)에의 적용과, 높은 파워를 필요로 하는 제품에의 적용은 더욱 어려운 문제점이 있었다.
따라서, 본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하는 것으로, 칩의 패드와 리드프레임의 인너리드 사이를 전기적으로 연결하여 주는 버스보드를 채용하여 칩의 본드패드의 설계자유도를 높여주는 것이다.
상기한 바와 같은 본 발명의 목적은 히트싱크의 상면에 부착되어 있는 칩과, 상기 히트싱크상의 칩주변부에 부착되어 칩과 인너리드의 전기적인 연결을 수행하는 버스보드와, 상기 버스보드의 외주부 가장자리가 부착되고 버스보드와의 전기적인 연결을 위한 와이어가 본딩되는 인너리드가 구비된 리드프레임으로 구성되어 이들 구성요소를 몰딩컴파운드로 몰딩하여 패키지몸체를 이룸을 특징으로 하는 비엘피 패키지에 의해 달성된다.
상기 버스보드는 상기 칩의 패드와의 와이어연결을 위한 입력패드가 칩의 패드와 인접되는 부위에 형성되고, 리드프레임의 인너리드와의 와이어 연결을 위한 출력패드가 가장자리 둘레에 형성되며, 상기 입력패드와 출력패드를 연결하는 배선부가 구비되어 구성됨을 특징으로 한다.
상기 버스보드는 중앙에 상기 칩이 위치되는 장방형의 통공이 형성된 장방형의 판상으로 형성됨을 특징으로 한다.
상기한 바와 같은 본 발명에 의한 비엘피 패키지를 첨부된 도면에 도시된 실시예를 참고하여 상세히 설명하면 다음과 같다.
제2도는 본 발명에 의한 비엘피 패기지의 구조를 도시한 단면도이고, 제3도는 본 발명에 의한 비엘피 패기지의 구성을 도시한 저면도이며, 제4도의 (a)(b)(c)(d)(e)(f)는 본 발명에 의한 비엘피 패기지의 제조공정을 순차적으로 도시한 도면이다.
이에 도시된 바와 같이, 본 발명에 의한 비엘피 패키지(10)의 실시예의 구성은 히트싱크(12)의 상면에 부착되는 칩(11)과, 상기 히트싱크(12)상의 칩(11)주변부에 부착되어 칩(11)과 인너리드(17)의 전기적인 연결을 수행하는 버스보드(20)와, 상기 버스보드(20)의 외주부 가장자리가 부착되고 버스보드(20)와의 전기적인 연결을 위한 와이어(15)가 본딩되는 인너리드(17)가 구비된 리드프레임(16)으로 구성된다. 그리고 상기와 같은 구성요소들을 몰딩컴파운드로 몰딩하여 패키지몸체(10')를 형성하게 된다. 여기서 상기 패키지몸체(10')의 외부로, 제3도에 도시되어 있는 바와 같이, 히트싱크(12)와 리드프레임(16)의 아웃리드(18)가 드러나도록 몰딩된다.
상기 버스보드(20)는 상기 칩(11)의 패드(미도시)와의 와이어(14)연결을 위한 입력패드(21)가 칩(11)과 인접되는 부위에 형성되고, 리드프레임(16)의 인너리드(17)와의 와이어(15) 연결을 위한 출력패드(23)가 가장자리 둘레에 형성되며, 상기 입력패드(21)와 출력패드(23)를 연결하는 배선부(22)가 구비되어 구성되는 것으로, 그 형상은 중앙에 상기 칩(11)이 위치되는 장방형의 통공(24)이 형성된 장방형의 판상이다.
여기서, 상기 히트싱크(12)는 금속이나 세라믹등의 열전도율이 높은 재질을 사용하여 형성되며, 상기 버스보드(20)는 배선부(22)의 형성이 가능한 무기, 유기재료를 사용하여 형성되고, 상기 버스보드(20)상의 배선부(22)는 전달되는 신호의 지연현상을 방지하기 위해 금(Au) 또는 구리(Cu)등의 금속재질을 사용한다.
도면중 미설명 부호는 이다.
상기와 같은 구성을 가지는 본 발명에 의한 패키지의 제조공정을 제4도와 제5도를 참고하여 상세히 설명하면 다음과 같다.
먼저, 입력패드(21)와 출력패드(23) 그리고 배선부(22)가 구비된 버스보드(20)를 제조하고, 이와 같이 버스보드(20)의 통공(24) 내측 주변부를, 제4도의 (b)에 도시된 바와 같이, 히트싱크(12)의 상면 가장자리와 접착시킨다.
그리고, 상기 버스보드(20)의 통공(24)의 내부인 히트싱크(12)의 상면에, 제4도의 (c)와 같이 칩(11)을 부착한다. 그리고 상기 버스보드(20)의 외측 가장자리의 하면에, 제4도의 (d)에 도시된 바와 같이, 리드프레임(16)을 접착하게 된다. 여기서, 상기 제4도의 (b)에서 (d)에 도시되어 있는 공정은 한번에 수행할 수도 있다.
상기와 같은 공정이 완성된 후에는 상기 칩(11)의 패드(미도시)와 버스보드(20)의 입력패드(21), 버스보드(20)의 출력패드(23)와 리드프레임(16)의 인너리드(17)의 전기적인 결선을 위해, 제4도의 (e)에 도시된 바와 같이, 와이어(14)(15) 본딩작업을 수행하게 된다. 여기서 사용되는 와이어(14)(15)는 금이나 알루미늄등의 재질을 사용하게 된다.
그리고 마지막으로 제4도의 (f)에 도시된 바와 같이, 몰딩컴파운드로 몰딩하여 패키지몸체(10')를 형성하여 주는 몰딩공정이 수행된다.
위에서 상세히 설명한 바와 같은 본 발명에 의한 패키지는 칩의 본드패드의 설계자유도를 높이기 위해 칩의 패드와 인너리드를 직접연결하지 않고 배선부가 구비되어 있는 버스보드를 사용하여 연결함으로 인해 칩에 구비되는 회로설계시에 본드패드의 배치설계가 용이해지는 효과가 있으며, 이에 따라 점차 다핀화가 요구되는 칩의 설계에 대응하여 다핀의 바텀리드를 구비하는 것이 가능하게 되며, 하이파워 디바이스의 탑재시에 발생되는 열방출이 상기 히트싱크를 통해 용이하게 수행되는 효과가 있다.

Claims (3)

  1. 히트싱크의 상면에 부착되어 있는 칩과, 상기 히트싱크상의 칩주변부에 부착되어 칩과 인너리드의 전기적인 연결을 수행하는 버스보드와, 상기 버스보드의 외주부 가장자리가 부착되고 버스보드와의 전기적인 연결을 위한 와이어가 본딩되는 인너리드가 구비된 리드프레임으로 구성되어 이들 구성요소가 몰딩컴파운드로 일정면적 몰딩되어 패키지몸체를 이룸을 특징으로 하는 비엘피 패키지.
  2. 제1항에 있어서, 상기 버스보드는 상기 칩의 패드와의 와이어 연결을 위한 입력패드가 칩의 패드와 인접되는 부위에 형성되고, 리드프레임의 인너리드와의 와이어 연결을 위한 출력패드가 가장자리 둘레에 형성되며, 상기 입력패드와 출력패드를 연결하는 배선부가 구비되어 구성됨을 특징으로 하는 비엘피 패키지.
  3. 제2항에 있어서, 상기 버스보드는 중앙에 상기 칩이 위치되는 장방형의 통공이 형성된 장방형의 판상으로 형성됨을 특징으로 하는 비엘피 패키지.
KR1019950048309A 1995-12-11 1995-12-11 비엘피 패키지 KR0167281B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950048309A KR0167281B1 (ko) 1995-12-11 1995-12-11 비엘피 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950048309A KR0167281B1 (ko) 1995-12-11 1995-12-11 비엘피 패키지

Publications (2)

Publication Number Publication Date
KR970053650A KR970053650A (ko) 1997-07-31
KR0167281B1 true KR0167281B1 (ko) 1998-12-15

Family

ID=19438999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950048309A KR0167281B1 (ko) 1995-12-11 1995-12-11 비엘피 패키지

Country Status (1)

Country Link
KR (1) KR0167281B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585585B1 (ko) * 1999-07-05 2006-06-07 삼성테크윈 주식회사 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585585B1 (ko) * 1999-07-05 2006-06-07 삼성테크윈 주식회사 반도체 패키지

Also Published As

Publication number Publication date
KR970053650A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US6303997B1 (en) Thin, stackable semiconductor packages
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
JP2582013B2 (ja) 樹脂封止型半導体装置及びその製造方法
US5559306A (en) Electronic package with improved electrical performance
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
KR970067817A (ko) 반도체 패키지 및 그 제조방법
KR930022534A (ko) 열 강화 반도체 장치 및 그 제조 방법
KR960012449A (ko) 반도체장치
JP2001313363A (ja) 樹脂封止型半導体装置
KR101555300B1 (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
JPH06283650A (ja) 半導体装置
US6313519B1 (en) Support for semiconductor bond wires
US5719748A (en) Semiconductor package with a bridge for chip area connection
KR0167281B1 (ko) 비엘피 패키지
JPH0582582A (ja) 半導体装置
KR970001891B1 (ko) 반도체장치와 반도체장치의 제조방법
JP2690248B2 (ja) 表面実装型半導体装置
KR0119757Y1 (ko) 반도체 패키지
JPS6329413B2 (ko)
KR100212392B1 (ko) 반도체 패키지
JP2522182B2 (ja) 半導体装置
KR100381836B1 (ko) 반도체패키지
KR950013049B1 (ko) 다중-칩 리드온칩(loc) 구조를 갖는 반도체 패키지
KR100369501B1 (ko) 반도체패키지
KR100567045B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee