KR950013049B1 - 다중-칩 리드온칩(loc) 구조를 갖는 반도체 패키지 - Google Patents

Abstract

내용 없음.

Description

다중-칩 리드온칩(LOC) 구조를 갖는 반도체 패키지

제 1 도는 본 발명에 따른 멀티-칩 LOC 구조를 나타내는 단면도.

제 2 도는 본 발명에 따른 반도체 패키지를 크로스 섹션한 상태를 나타내는 단면도.

제 3 도를 종래 기술에 따른 노말 LOC 구조를 나타내는 단면도.

본 발명은 MCM(MULTI-CHIP MOLULE)에 관한 것으로, 보다 상세하게는 기존의 LOC(LEAD ON CHIP) 구조를 이용하여 2개 이상의 칩이 하나의 패키지(PACKAGE) 내에 탑재될 수 있도록 한 다중-칩(MULTI-CHIP) LOC(LEAD ON CHIP) 구조를 갖는 반도체 패키지에 관한 것이다.

메모리의 고집적화에 따라 칩 사이즈는 증가하는 반면 패키지는 경박단소화되어 고밀도 실장이 가능하게 되었으나 기존의 패키지 구조로는 탑재가능한 칩사이즈의 한계에 도달하였다. 새로운 칩 접착방법을 도입한 LOC 기술은 패키징의 기술적인 문제점을 극복하여 탑재 가능한 칩 사이즈의 확대와 패키지의 신뢰성 및 디바이스의 특성 향상 등 다양한 장점을 가지고 있으며, 최근에는 칩내의 노이즈 분석 뿐만 아니라 패키지(out area)에서의 노이즈, 딜레이 타임(delay time)에 영향을 주는 전기적인 파라미터에 대한 분석이 요구되고 있다.

일반적으로 반도체 패키징 기술은 리드 프레임 다이 패드(Die Pad)가 있고, 그 위에 접착제인 에폭시를 도포한 후 반도체 칩을 올려 놓는 방법이 이용되었다. 그런데 근래에 와서는 반도체 패키지를 더욱 소형화하기 위하여 다이 패드를 제거하고 반도체 칩 위에 리드를 직접 부착할 수 있는 즉, 다이패드가 없는 칩 온리드(Chip on Lead : 이하 COL 이라 한다) 또는 리드 온 칩(Lead on Chip : 이하 LOC라 한다)의 리드프레임이 이용되고 있다. 이를테면 다이 패드로 인한 반도체 신뢰성 문제 및 패키지 디자인의 제약으로 COL 또는 LOC 리드 프레임이 사용되고 있으며, 최근에는 전자기기의 추세가 다양한 사용자의 요구에 충족시키기 위하여 점차 고기능화, 박형화, 다핀화 되어가고 있다.

반도체 패키지의 접적회로가 형성된 반도체 칩을 보호하기 위하여 일련의 반도체 제조공정을 거쳐 몰드성형되고, 패키지 몸체의 측벽으르 돌출되는 다수의 리드를 인쇄회로기판(PCB)상에 적정 위치하고 납땜하여 실장되거나 데스트 소켓(TEST SOCKER)에 삽탈하여 사용된다.

이러한 반도체 패키지는 반도체 칩을 리드 프레임 상에 탑재하고 다이 본딩함과 아울러 요구되는 본딩을 한 후 리드 프레임을 금형 내에 넣어 트랜스퍼 몰드(TRANSFER MOLD)를 형성하여 제작된다.

한편, LOC 기술는 본딩 패드(BONDING PAD)를 칩 상의 임의 위치에 배치가능하므로 회로의 최적 배치가 용이하여 레이아웃(LAYOUT) 설계의 자유도가 증대될 수 있다는 잇점을 가지고 있으며, 또한 칩과 패키지 아웃라인(OUTLINE)간 거리가 0.5mm까지 트랜스퍼 몰드 가능하여 맥스칩(MAX CHIP) 점유율을 90%까지 확보할 수 있게 되어 대형 칩을 실장 가능하게 된다.

뿐만 아니라 칩내의 알루미늄(Al) 배선을 단축하여 고속호가 가능하며, 칩내의 각 회로 블록(BLOCK)의 레이아웃 설계가 용이하므로 다 비트(BIT)구성으로 전개 가능하고, 버스바(BUSBAR), 리드를 배선으로 사용하므로 알루미늄 배선의 저항저감이 가능할뿐 아니라 본딩 와이어(BONDING WIRE)의 본수(本數)를 자유로 취할 수 있으므로 센스(SENSE) AMP 동작시와 DOUT 출력시의 노이즈를 줄일 수 있다는 장점을가지고 있다.

일반적인 구조를 갖는 반도체 패키지 내에 2개 이상의 칩을 탑재하기 위해서는 보드(BOARD)를 이용한 MCM(MULTI-CHIP MODULE) 방식으로 이용하거나 또는 리드 프레임 패드(LEAD FRAME PAD)를 크게 하는 방식이나 패드를 2개 이상 설계하여 리드 프레임 패드 위에 칩을 탑재시키는 방식을 따랐었다.

즉, 보드를 이용한 MCM은 기존 어셈블리(ASSEMBLY) 공정과는 다른 부가되는 공정이 필요로 되어지고 또한 보드 자체가 상기 공정에 맞도록 특수제작 되어야 하는 문제점이 있으며, 또한 패드를 변형시킨 구조는 여러개의 칩을 탑재시키는데 무리가 따르게 된다.

상술한 사항을 기초로 하여 반도체 패키지와 관련된 종래의 노말 LOC 패키지를 제 3 도를 참조하여 설명한다.

일반적인 LOC 패키지의 형성방법은 반도체 칩(A)을 리드프레임 하단에 부착된 필름에 부착 시킨 후 전기적 연결을 위해 리드프레임과 반도체 칩상의 칩 패드를 미세한 금속으로 연결하는 와이어 본딩을 실시한 후, EMC(Epoxy Molding Compound) 수지를 이용하여 몰딩하는 공정을 실시하여 패키지화 한다.

상기 공정에 의해 제조된 패키지는 상기 도면에 제시된 바와 같이 일측 하단에 필름(B)이 부착되어 꺾이어진 형상을 가지고 양측에 형성된 리드프레임(C)과, 양측에 형성된 상기 필름(B)의 하측에 어테치(attach)되어 있는 반도체칩(A)과 필름(B)이 부착되어 있는 측의 리드프레임(C) 상단과 반도체 칩(A) 상단을 본딩처리하기 위하여 연결된 와이어(E)와 상기 소자들을 패키지화 하기 위한 EMC 수지로 이루어진 구조를 갖는다.

또한 통상적으로 사용되고 있는 종래 기술에 의하면 하나의 패키지 내에 2개 이상의 반도체 칩을 적용시킬 수 있는 패키지 중에 멀티 칩 모들(Multi-chip Module)은 다층(Multi-layer)으로 된 보드(Board)를 이용하여 여러개의 반도체 칩을 탑재하는 패키지이다. 이러한 보드를 이용한 MCM방식은 칩을 보드상에 어테치 한 후 진기적 연결을 위해 와이어 본딩(WIRE BONDING) 후 실링(SEALING)을 하게 되는데 이러한 방법은 제조공정이 복잡하고 어려우며 제조원가가 매우 많이 드는 문제점을 안고 있다.

또 다른 방법으로 보드를 이용하지 않고 리드 프레임 패드를 크게 해서 2개 이상의 칩을 리드 프레임 패드 상에 어테치 하여 와이어 본딩을 실시하는 경우를 들 수 있는데 이것 역시 패드 사이즈 및 탑재할 수 있는 칩의 한계성이라는 측면에서 문제가 따르게 된다.

이에 본 발명은 상기와 같은 점을 감안하여 이루어진 것으로 보드 대신에 리드 프레임을 사용하여 2개 이상의 칩을 탑재할 수 있는 플라스틱 패키지를 만듦으로서 제조원가를 현저하게 낮출 수 있는 다중칩 LOC구조를 갖는 반도체 패키지를 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 다중칩 LOC 구조를 갖는 반도체 패키지는 외측 리드프레임 하단과 내측 리드프레임 하단에 접착을 위하여 상기 리드프레임의 중앙이 노출되도록 형성된 필름과, 상기 외측 리드프레임의 하단에 형성된 필름과 내측 리드프레임의 하단에 형성된 필름의 일측 아래에 부착된 반도체칩과, 각각의 상기 리드프레임들과 반도체칩을 본딩처리하기 위하여 선으로 연결된 와이어와, 상기 소자들을 패키지화 하기 위한 EMC 수지로 이루어진다.

본 발명은 상술한 구성에 의해 기존의 LOC 구조에서 여러개의 칩을 탑재하기 위해서 사용하던 멀티-레이어(Multi-layer)로 된 보드 대신에 리드프레임을 이용하여 2개 이상의 칩이 하나의 패키지 내에 탑재될 수 있도록 설계하므로써, 제조공정을 단순화 시킬 수 있고 제조원가를 현저히 줄일 수 있게 된다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.

제 1 도는 본 발명에 따른 멀티칩 LOC 구조를 나타내는 단면도를 도시한 것이며, 제 2 도는 본 발명에 따른 반도체 패키지를 크로스섹션한 상태를 나타내는 단면도를 도시한 것이다.

상기 도면에서 알 수 있듯이 본 발명에 따른 다중 칩 LOC 구조를 갖는 반도체 패키지를 외측 리드프레임(C) 하단과 내측 리드프레임(C') 하단에 접착을 위하여 상기 리드프레임의 중앙이 노출되도록 형성된 필름(B)과, 상기 외측 리드프레임(C)의 하단에 형성된 필름과 내측리드프레임(C'')의 하단에 형성된 필름의 일측 아래에 부착된 반도체 칩(A)과, 각각의 상기 리드프레임(C),(C')들과 반도체 칩(A)을 본딩처리하기위하여 선으로 연결된 와이어(E)와, 상기 소자들을 패키지화 하기 위한 EMC 수지(D)로 이루어짐을 알 수 있다.

상술한 바와 같이 보드를 이용하지 않고 리드프레임을 이용한 MCM을 달성하기 위해서는 일반 플라스틱(plastic) 패키지에 적용되는 리드프레임과는 달리 리드에 부착된 필름(film) 밑에 여러개의 칩을 탑재 가능하도록 설계되어져야 한다.

즉, 이것은 LOC 구조를 가진 리드프레임에 2개 이상의 칩을 탑재하여 다양한 기능을 부여한 패키지가 되도록 설계되어야 함을 의미한다.

이때 필름(B)의 형상은 전기적 연결을 위해 다양하게 설계되어진다. 예컨데, 필름에 홀을 뚫어 그 사이로 드러난 칩 패드와 리드프레임이 전기적으로 연결되도록 설계한다.

계속해서 상기 구조를 갖는 패키지 형성공정을 간략하게 설명하면 아래와 같다.

상기 공정은 원자재 리드프레임(C),(C')에 필름(B)이 부착된 상태에서 다이 어테치(Die Attach)시 열을 가하여 리드프레임과 칩을 부착할 수도 있고, 또 다른 방법으로는 리드프레임(C),(C,,) 위에 필름(B)을 별도로 부착하여 다이 어테치를 실시할 수도 있다.

이 두가지 방법 모두 다이 어테치 후 전기적 연결을 위해 와이어 본딩(Wire Bonding)을 실시하며, 그 이후의 공정의 일반 플라스틱 패키지 조립공정과 동일하게 실시하므로써 오동작이 발생되지 않는다.

실시예로서 제 2 도에 도시된 단면도에서는 반도체 칩(A)을 2개만 탑재시켰지만 그 이상의 칩도 탑재 가능하다. 여기서 내측 리드프레임(Inner Lead Frame)은 칩(chip)의 전기적 연결과 지지(support) 역할을 수행할 수 있도록 설계되어지며, 또한 리드에 부착된 필름 역시 칩과 리드프레임과의 전기적 연결을 할 수 있도록 구성되어진다. 예를들어 필름에 홀(hole)을 뚫어 그 흘 사이로 드러난 칩 패드(chip pad)와 리드프레임과의 전기적 연결을 할 수 있도록 설계되어 진다.

상술한 바와같이 본 발명에 의하여 LOC의 리드프레임 구조를 이용하여 여러개의 칩을 하나의 패키지 내에 탑재 시키므로써, 패키지에 다양한 기능을 부여할 수 있게 되고 모듈(Module) 보다 높은 실장밀도를 가질 수 있을 뿐만 아니라 제조원가도 훨씬 절감시킬 수 있게 된다.

Claims (4)

1. 다수의 리드가 구비된 리드프레임의 패드 상에 회로 및 여러개의 외부단자가 형성된 반도체 칩이 부착되어 반도체 칩과 리드프레임이 와이어 본딩되는 LOC(Lead On Chip) 구조를 가진 반도체 패키지에 있어서, 외측 리드프레임 하만과 내측 리드프레임 하단에 접착을 위하여 상기 리드프레임의 중앙이 노출되도록 형성된 필름과, 상기 외측 리드프레임의 하단에 형성된 필름과 내측 리드프레임의 하단에 형성된 필름의 일측 아래에 부착된 반도체 칩과, 각각의 상기 리드프레임들과 반도체 칩을 본딩 처리하기 위하여 선으로 연결된 와이어와, 상기 소자들을 패키지화 하기 위한 EMC 수지로 이루어짐을 특징으로 하는 다중-칩 LOC구조를 갖는 반도체 패키지.
2. 제 1 항에 있어서, 상기 리드프레임은 반도체 칩상의 패드와 전기적으로 연결될 수 있도록 설계됨을 특징으로 하는 다중-칩 LOC 구조를 갖는 반도체 패키지.
3. 제 1 항에 있어서, 상기 내측 리드프레임은 칩의 전기적 연결과 칩을 지지하는 기능을 할 수 있도록 적절한 형상으로 구성됨을 특징으로 하는 다중-칩 LOC 구조를 갖는 반도체 패키지.
4. 제 1 항에 있어서, 상기 필름은 홀을 뚫은 뒤 그 홀 사이로 드러난 칩패드와 리드프레임이 전기적으로 연결될 수 있도록 설계됨을 특징으로 하는 다중-칩 LOC 구조를 갖는 반도체 패키지.