KR950008240B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR950008240B1
KR950008240B1 KR1019920017753A KR920017753A KR950008240B1 KR 950008240 B1 KR950008240 B1 KR 950008240B1 KR 1019920017753 A KR1019920017753 A KR 1019920017753A KR 920017753 A KR920017753 A KR 920017753A KR 950008240 B1 KR950008240 B1 KR 950008240B1
Authority
KR
South Korea
Prior art keywords
lead frame
semiconductor
chip
pad
package
Prior art date
Application number
KR1019920017753A
Other languages
English (en)
Other versions
KR940008052A (ko
Inventor
안상호
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019920017753A priority Critical patent/KR950008240B1/ko
Publication of KR940008052A publication Critical patent/KR940008052A/ko
Application granted granted Critical
Publication of KR950008240B1 publication Critical patent/KR950008240B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices

Abstract

내용 없음.

Description

반도체 패키지
제1도는 종래 기술에 따른 반도체 패키지의 평면도.
제2도는 종래 기술에 따른 제1도의 단면도.
제3도는 이 발명의 일 실시예를 나타내는 반도체 패키지의 평면도.
제4도 내지 제5도는 이 발명의 일 실시예에 따른 반도체 패키지의 단면도.
제6도는 이 발명의 다른 실시예를 나타내는 반도체 패키지의 평면도이다.
이 발명은 COL기술을 이용한 반도체 패키지에 관한 것으로, 더욱 상세하게는 기존의 COL(Chip on Lead)구조를 이용하여 2개 이상의 반도체 칩이 하나의 패키지내에 탑재될 수 있도록 리드 프레임을 설계한 반도체 패키지에 관한 것이다
일반적으로 반도체 패키징 기술은 리드 프레임 다이 패드(die Pad)가 있고, 그 위에 접착제인 에폭시를 도포한 후 반도체 칩을 올려놓는 방법이 이용되었다. 그런데 근래에 와서는 반도체 패키지를 더욱 소형화하기 위하여 다이 패드를 제거하고 반도체 칩위에 리드를 직접 부착할 수 있는 즉 다이 패드가 없는 리드 온 칩(Chip On Lead ; 이하 COL이라 한다) 또는 칩 온 리드(Lead On Chip ; 이하 LOC이라 한다)의 리드 프레임이 이용되고 있다. 이를테면 다이 패드로 인한 반도체 신뢰성 문제 및 패키지 디자인의 제약으로 COL 또는 LOC 리드 프레임을 사용하고 있다.
최근 전자기기의 추세가 다양한 사용자의 요구에 충족시키기 위하여 점차 고기능화, 박형화, 다핀화되어 가고 있다.
종래 기술에 따른 일반적인 플라스틱 패키지의 형성방법은 제1도에 도시한 바와 같이, 반도체 칩(10)을 리드 프레임 패드(12)상에 부착시킨 후 전기적 연결을 위해 리드 프레임(14)과 도시하지 않은 반도체 칩(10)상의 칩 패드를 미세한 금속선으로 연결하는 와이어 본딩(16)을 실시한후, 제2도에 도시한 바와 같이, 봉지수지를 이용하여 몰딩하는 공정을 실시하여 패키지화한다.
또한, 통상적으로 사용되는 종래 기술에 의하면, 하나의 패키지내에 2개 이상의 반도체 칩을 적용시킬 수 있는 패키지중에 멀티 칩 모듈(Multi-Chip Module)은 다층(multi-layer)으로 된 보드(board)를 이용하여 여러개의 반도체 칩을 탑재하는 패키지이다. 이러한 종래 기술의 구성은 크게 2가지로 분류하였다. 그 구성은 하나의 패키지내에 2개 이상의 반도체 칩을 탑재하는 경우로서 보드(board)를 이용한 멀티 칩 모듈과 리드 프레임 패드를 더 크게 설계하여 패드위에 2개 이상의 반도체 칩을 탑재시키거나 2개 이상의 패드를 설치하는 것으로 나뉘어진다.
한편 이와 같이 보드를 이용한 종래의 멀티 칩 모듈은 제조공정이 복잡하고 어려우며, 그리고 제조원가가 매우 많이 드는 문제점을 내포하고 있다.
또한, 리드 프레임 패드상에 2개 이상의 반도체 칩을 탑재하는 경우는 리드 프레임의 패드 크기 및 탑재할 수 있는 반도체 칩의 한계를 갖는 문제점을 내포하고 있다.
이 발명은 종래의 단점을 해결하기 위한 것으로 보드 대신에 리드 프레임을 사용하여 2개 이상의 반도체 칩을 탑재시킬 수 있는 반도체 패키지를 제공하는 것이다.
이 발명의 다른 목적은 여러개의 반도체 칩을 COL기술을 이용하여 하나의 패키지화시킬 수 있는 반도체 패키지를 제공하는 것이다.
이 발명의 또 다른 목적은 제조 원가의 저감화 및 다양한 반도체 칩을 탑재할 수 있는 플라스틱 패키지를 제작할 수 있는 반도체 패키지를 제공하는 것이다.
상기한 목적을 달성하기 위하여 이 발명에 따른 반도체 패키지는 리드 프레임상에 전기적으로 절연하기 위한 접착 테이프를 리드 프레임의 중앙 패드가 노출되도록 부착하고, 상기 리드 프레임에 부착된 접착 테이프위에 여러개의 반도체 칩을 탑재하여 리드 프레임과 각각의 반또체 칩들이 와이어 본딩되도록 설계되어 있다.
이와 같이 구성된 이 발명의 반도체 패키지를 첨부된 도면과 관련하여 설명하면 다음과 같다.
제3도는 이 발명의 반도체 패키지의 평면도로써, 일반 플라스틱 패키지에 적용되는 리드 프레임과 달리 리드 프레임 패드(30) 뿐만 아니라 리드 프레임(32)에 부착된 접착 테이프(34)위에 여러개의 반도체 칩(36)을 탑재 가능하도록 하기 위하여 반도체 리드 프레임을 설계하였다. 여기서 리드 프레임(32)은 도시하지 않은 반도체 칩(36)상의 칩 패드와 전기적으로 연결할 수 있도록 설계되어지며, 반도체 칩(36)과 리드 프레임(32)과의 접착을 위해 접착 테이프(34)가 부착되어 있다. 또한, 리드 프레임 패드(30)의 형상은 적절한 형상으로 구성할 수 있다. 즉 이 리드 프레임 패드(30)위에 반도체 칩(36)을 탑재하지 않고 리드 프레임(32)을 지지하는 역할을 하거나, 리드 프레임 패드(30)위에 반도체 칩(36)을 탑재하여 다른 전자적인 기능을 부여할 수 있도록 한다.
즉 이와 같이 COL구조를 가진 리드 프레임(32)에 2개 이상의 반도체 칩(36)을 탑재한후 미세한 금속선을 이용하여 와이어 본딩(38)을 한다.
이와 같이 구성된 이 발명에서는 반도체 칩(36)을 리드 프레임(32)의 사방으로도 탑재할 수 있으며, 또한 반도체 리드 프레임(32)의 패드(30)위에도 반도체 칩(36)을 탑재할 수 있다. 그리고, 리드 프레임 패드(30)의 역할은 반도체 칩(36)을 탑재시키는 역할과 리드 프레임(32)을 지지(support)하는 기능을 할 수 있게 설계되었다. 또한, 리드 프레임 패드(30)위에 반도체 칩(36)을 탑재시키지 않고 리드 프레임(32)을 지지하는 기능만 부여하여 조립할 수 있는 것이다.
제4도는 중앙에 형성된 리드 프레임 패드(30)위에 반도체 칩(36)을 탑재시키지 않고 리드 프레임(32)에 부착된 접착 테이프(34)위에 여러개의 반도체 칩(36)을 탑재한후 리드 프레임(32)과 반도체 칩(36)을 전기적으로 연결하기 위해 미세한 금속선으로 와이어 본딩(38)하며 봉지수지를 이용하여 몰딩한 패키지의 단면도를 나타내며, 제5도는 일반 플라스틱 패키지에 적용되는 리드 프레임과 달리 리드 프레임 패드(30) 뿐만 아니라 리드 프레임(32)에 부착된 접착 테이프(34)위에 여러개의 반도체 칩(36)을 탑재한후 리드 프레임(32)과 반도체 칩(36)을 전기적으로 연결하기 위해 미세한 금속선으로 와이어 본딩(38)하며 봉지수지를 이용하여 몰딩한 패키지의 단면도를 나타낸다.
그리고 접착 테이프의 구조는 홀(hole)이 형성되어 있는 형태와 흘이 형성되어 있지 않은 형태로 나뉘어진다. 이러한 홀의 형성에 따른 접착 테이프의 구조에 의하면 제6도에 도시한 바와 같이, 리드 프레임(32)에 부착된 접작 테이프(34)에 홀(40)이 형성되어 있는 경우는 그 홀(40) 사이에 노출된 리드 프레임(32)과 반도체 칩(36)상에 형성된 도시하지 않은 칩 패드와 와이어 본딩(38)하여 리드 프레임(32)과 반도체 칩(36)과의 전기적 연결을 하기 위해서이다.
이와 같이 구성된 이 발명은 COL구조를 가진 리드 프레임위에 여러개의 반도체 칩을 적용시켜 하나의 패키지를 실현함으로서 제조공정의 단순화 및 제조원가를 현저히 줄일 수 있어서 매우 효과적이다.

Claims (7)

  1. 다수의 리드가 구비된 리드 프레임의 패드상에 주면에 회로 및 여러개의 외부단자가 형성된 반도체 칩이 부착되어 반도체 칩의 칩 패드와 와이어 본딩되는 COL(Chip On Lead)구조를 가진 반도체 패키지에 있어서, 리드 프레임상에 전기적으로 절연하기 위한 접착 테이프를 리드 프레임의 중앙 패드가 노출되도록 부착하고, 상기 리드 프레임에 부착된 접착 테이프위에 여러개의 반도체 칩을 탑재하여 리드 프레임과 각각의 반도체 칩들이 와이어 본딩되도록 설계된 반도체 패키지.
  2. 제1항에 있어서, 상기 리드 프레임은 반도체 칩상의 칩 패드와 전기적으로 연결할 수 있도록 설계된 반도체 패키지.
  3. 제1항에 있어서, 상기 리드 프레임의 중앙 패드는 반도체 칩을 탑재하여 다른 전자적인 기능을 부여할 수 있거나, 리드 프레임 패드위에 반도체 칩을 탑재하지 않고 리드 프레임을 지지하는 기능을 할 수 있도록 적절한 형상으로 구성된 반도체 패키지.
  4. 제1항에 있어서, 상기 접착 테이프의 형상은 2개 이상의 반도체 칩이 다이 어태치 및 와이어 본딩이 가능하도록 설계된 반도체 패키지.
  5. 제1항에 있어서, 반도체 패키지는 일반 플라스틱 패키지에 적용되는 리드 프레임과 달리 리드 프레임 패드 뿐만 아니라 리드 프레임에 부착된 접착 테이프위에 여러개의 반도체 칩이 탑재 가능하도록 설계된 반도체 패키지.
  6. 다수의 리드가 구비된 리드 프레임에 패드상에 주면에 회로 및 여러개의 외부단자가 형성된 반도체 칩이 부착되어 반도체 칩의 칩 패드와 와이어 본딩되는 COL(Chip On Lead)구조를 가진 반도체 패키지에 있어서, 리드 프레임이 노출되도록 홀(hole)이 형성된 절연용의 접착 테이프를 부착하고, 상기 리드 프레임에 부착된 접착 테이프위에 여러개의 반도체 칩을 탑재하여 리드 프레임과 각각의 반도체 칩들이 와이어 본딩되도록 설계된 반도체 패키지.
  7. 제6항에 있어서, 상기 홀의 형성은 그 홀 사이에 노출된 리드 프레임과 반도체 칩과의 전기적으로 연결하기 위한 반도체 패키지.
KR1019920017753A 1992-09-29 1992-09-29 반도체 패키지 KR950008240B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920017753A KR950008240B1 (ko) 1992-09-29 1992-09-29 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920017753A KR950008240B1 (ko) 1992-09-29 1992-09-29 반도체 패키지

Publications (2)

Publication Number Publication Date
KR940008052A KR940008052A (ko) 1994-04-28
KR950008240B1 true KR950008240B1 (ko) 1995-07-26

Family

ID=19340269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920017753A KR950008240B1 (ko) 1992-09-29 1992-09-29 반도체 패키지

Country Status (1)

Country Link
KR (1) KR950008240B1 (ko)

Also Published As

Publication number Publication date
KR940008052A (ko) 1994-04-28

Similar Documents

Publication Publication Date Title
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
US6545347B2 (en) Enhanced leadless chip carrier
US6731015B2 (en) Super low profile package with stacked dies
KR100393448B1 (ko) 반도체 패키지 및 그 제조 방법
US6876087B2 (en) Chip scale package with heat dissipating part
JPH08250641A (ja) 半導体装置とその製造方法
KR950008240B1 (ko) 반도체 패키지
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
KR100639700B1 (ko) 칩 스케일 적층 칩 패키지
KR20020050556A (ko) 반도체 리드프레임과 이를 채용한 반도체 패키지
KR950013049B1 (ko) 다중-칩 리드온칩(loc) 구조를 갖는 반도체 패키지
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR100216065B1 (ko) 멀티 리드 온 칩 패키지
KR100481927B1 (ko) 반도체패키지및그제조방법
KR950000516B1 (ko) 반도체 조립장치
KR100216989B1 (ko) 2칩 1패키지용 리드 프레임
KR100192395B1 (ko) 다층 패키지 구조 및 제조방법
KR20040013736A (ko) 반도체 패키지 제조방법
KR100567045B1 (ko) 반도체 패키지
KR200154510Y1 (ko) 리드 온 칩 패키지
KR960004090B1 (ko) 반도체 패키지
KR100369501B1 (ko) 반도체패키지
KR970013137A (ko) 칩 캐비티(cavity)가 형성된 멀티칩 패키지의 제조방법
KR19980044244A (ko) 반도체 패키지의 구조
KR20010046879A (ko) 반도체 칩 조립 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010607

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee