KR950000516B1 - 반도체 조립장치 - Google Patents

Abstract

내용 없음.

Description

반도체 조립장치

제 1 도는 종래 일반적인 반도체 조립장치의 구조를 보인 단면도.

제 2 도 및 제 3 도는 본 발명에 의한 반도체 조립장치에 사용되는 패키지 몸체의 구조를 보인 도면으로써, 제 2 도는 평면도, 제 3 도는 제 2 도의 A-A선 단면도.

제 4 도의 (a)(b)(c)는 본 발명에 의한 반도체 조립장치의 구조 및 제작과정을 설명하기 위한 제조 공정도.

* 도면의 주요부분에 대한 부호의 설명

11 : 반도체 칩 11a : 본드패드

12 : 패키지 몸체 12a : 요홈부

12b : 도전패턴 13 : 접속부재

14 : 절연수지

본 발명은 반도체 조립장치에 관한 것으로, 특히 패키지의 경박단소화에 기여할 뿐만 아니라 최근 다핀화인 피치(fine pitch)화 되어 가고 있는 디바이스(Device)의 패키징(Packaging)에 적합하도록한 반도체 조립장치에 관한 것이다.

종래의 일반적인 반도체 조립장치는 제 1 도에 도시한 바와같이 주변부에 복수개의 본드패드(Bond pad)(1a)가 구비된 반도체 칩(1)과, 상기 반도체 칩(1)이 부착 고정되는 패들(paddle)(2a)이 구비됨과 아울러 상기 반도체 칩(1)에 와이어 본딩되는 복수개의 인너리드(Inner lead)(2b)와 외부연결단자인 아웃리드(out lead)(2c)가 구비된 리드프레임(lead frame)(2)과, 상기 리드프레임(2)의 패들(2a) 위에 부착 고정된 반도체 칩(1)의 동작 신호를 외부로 전달시키기 위하여 칩(1)의 본드패트(1a)와 리드프레임(2)의 인너리드(2b)를 전기적으로 접속 연결시키는 금속와이어(3)와, 와이어 본딩된 상기 칩(1)과 리드프레임(2)의 인너리드(2b)를 포함하는 일정 부위를 밀폐시키는 에폭시 몰딩 컴파운드(EMC: Epoxy Molding Compound)(4)로 구성된다.

상기 리드프레임(2)의 아웃리드(2c)는 몰딩부위 외부로 돌출되어 기판과 접속 연결되며 통상 소정 형태로 절곡 형성되는 바, 상기 아웃리드(2c)의 절곡 형태에 따라 듀얼인라인 패키지(Dip), 스몰아웃리드 패키지(SOP) 및 스몰 아웃라인 J-리드패키지(SOJ) 등으로 분류된다.

도면은 아웃리드(2c)의 형상이 걸(Gull) 폼인 스몰아웃라인 패키지를 도시한 것이다.

이와같이 구성되는 종래 반도체 조립장치의 제조 과정을 설펴보면, 먼저 리드프레임(2)의 패들(2a) 위에 에폭시계 또는 폴리이미드계, 접착제(adhesive)를 도포한 후, 웨이퍼로부터 절단(Sawing) 된 칩(1)을 부착하는 다이 본딩(Die bonding) 공정을 수행하고, 다이본딩된 칩(1)의 본드 패드(1a)와 리드프레임(2)의 인너리드(2b)를 알루미늄(Al)이나 금(Au) 등과 같은 금속와이어(3)로 전기적 접속을 가능하게 하는 와이어 본딩(Wire bonding) 공정을 수행하며, 칩(1)이 탑재되는 패들(2a)과 인너리드(2b)를 포함하는 일정 면적을 에폭시 몰딩 컴파운드(4)로 몰딩한 다음, 패들(2a)을 지지하고 있는 서포트바(Support : 도시되지 않음)와, 각 리드를 연결하는 댐버(damber: 도시되지 않음)와, 섹션바(Section bar : 도시되지 않음)를 절단하는 트림(Trim)공정을 실시하여 독립된 패키지를 제작한 후, 마지막으로 패키지의 각 아웃리드(2c)를 소정형태로 절곡하는 포밍(forming)공정을 수행함으로써 제 1 도와 같은 반도체 조립장치를 제작하게 되는 것이다.

그러나, 상기한 바와같은 종래 기술에 의한 반도체 조립장치는 도시하고 상술한 바와같이 인너리드(2b)부분이 몰딩되어야 하므로 패키지의 크기가 증대하게 되고 리드프레임(2)의 패들(2a) 두께로 인하여 몰딩 두께가 커지게 되므로 패키지의 전체적인 부피가 증대되어, 소자의 경박단소화에 기여하지 못하는 결점이 있었으며, 또한 다핀 화인 피치화 되어 가고 있는 최근의 반도체 패키지 추세에 있어서, 리드프레임 제작상의 한계로 인하여 인너리드(2b)의 와이어 본딩 부위와 칩(1)의 본드패드(1a)간의 거리가 멀어져 금속 와이어(3)의 길이가 길어지게 되고, 이에따라 와이어의 세깅(Sagging) 및 스위핑(Sweeping) 현상이 발생하여 소자의 제기능을 충분한 발휘하지 못하는 등의 여러 문제점이 있었다.

이를 감안항 안출한 본 발명의 목적은 리드프레임의 사용을 배제하여 패키지의 크기를 보다 작게 함과 아울러 금속와이어의 길이를 짧게 하여 와이어의 새깅 및 스위핑 현상을 방지하고, 최근 다핀 화인 피치화 되어 가고 있는 니바이스의 패키징에 적합하도록 한 반도체 조립장치를 제공함에 있다.

상기와 같은 본 발명의 목적을 달성하기 위하여 반도체 칩을 다이 어태치하기 위한 요홈부가 형성됨과 아울러 주변부에는 상기 반도체 칩에 와이어 본딩되는 다수개의 도전 패턴이 등간격으로 배열된 소정 형태의 패키지 몸체에 접착제를 이용하여, 다수개의 본드패드가 구비된 반도체 칩을 부착 고정하고, 다이 어태치된 상기 칩의 또는 패드와 패키지 몸체의 도전패턴을 전기적으로 접속연결시키기 위한 접속부재와, 상기 반도체 칩과 패키지 몸체의 상면을 포함하는 일정부위를 밀폐시키는 절연수지를 구비하여 구성함을 특징으로 하는 반도체 조립장치가 제공된다.

상기 접속부재는 통상적인 금속와이어 이외에도 범프리드나, 메탈라인이 형성된 절연테이프 등을 사용할 수 있다.

이하, 상기와 같은 본 발명의 반도체 조립장치를 첨부한 도면에 의거하여 보다 상세히 설명한다.

제 2 도 및 제 3 도는 본 발명에 의한 반도체 조립장치에 사용되는 패키지 몸체의 구조를 보인 평면도 및 제 2 도의 A-A선 단면도이고, 제 4 도의 (a)(b)(c)는 본 발명에 의한 반도체 조립장치의 구조 및 제작 과정을 보인 제조 공정도로써, 이에 도시한 바와같이 본 발명에 의한 반도체 조립장치는 신호 연결단자인 다수개의 본드패드(11a)를 주변부에 갖는 반도체 칩(11)과, 상기 반도체 칩(11)을 다이 어태치하기 위한 요홈부(12a)가 형성됨과 아울러 주변부에는 상기 반도체 칩(11)에 와이어 본딩되는 다수개의 도전패턴(12b)이 구비한 소정크기의 사각형 패키지 몸체(12)와, 다이어태치된 상기 칩(11)의 각 본드패드(11a)와 패키지몸체(12)에 형성된 각각의 도전패턴(12b)을 전기적으로 접속 연결하기 위한 접속부 제(13)와, 와이어 본딩된 상기 칩(11)과 패키지몸체(12)의 상면을 포함하는 일정부분을 밀페시키기 위한 절연수지(14)로 구성되어 있다.

상기 패키지 몸체(12)는 일반적인 일반적인 PCB와 같은 절연성의 어떠한 재질로 형성하여도 무방하나, 내장되는 칩(11)을 보호할 수 있는 정도의 강도를 가진 절연필림으로 형성함이 바람직하다.

또한, 패키지 몸체(12)의 중간부에 형성되는 다이 어태치를 위한 요홈부(12a)는 반도체 칩(11)의 삽입이 용이하도록 그 상측을 하측보다 약간 크게 형성하며, 다이 어태치되는 칩(11)의 높이와 같은 깊이로 형성함이 바람직하다.

또한, 상기 패키지 몸체(12)의 주변부에 등간격으로 배열되는 다수개의 도전패턴(12b)은 그 상, 하단부가 패키지 몸체(12)의 상, 하면으로 노출되도록 형성되며, 상단부에는 일단부가 반도체 칩(11)의 본드패드(11a)에 연결된 접속부재(13)의 타단부가 연결되고, 하단부는 본 발명의 반도체 조립장치를 장착시킬 PCB기판(15)에 형성된 솔더범프(15a)에 접속 연결되어 반도체 칩(11)의 동작신호를 전달하도록 되어 있다.

상기 접속부재(13)는 도면에 도시한 바와같이 알루미늄이나 골드등과 같은 도전성의 금속와이어 또는 도시하지는 않았지만 범프 리드(Bumb lead)나 메탈라인이 형성된 절연테이프가 사용되나, 이를 꼭 한정할 필요는 없다. 이때, 접속부재(13)로 범프리드나 메탈라인이 형성된 절연테이프를 사용함에 있어서는 그의 접속력을 향상시키기 위하여 칩(11)의 본드패드(11a)와 패키지 몸체(12)의 도전패턴(12a)의 상단부에 도전범프를 형성함이 바람직하다.

이러한 본 발명의 반도체 조립장치를 PCB기판(15)에 장착시킴에 있어서는 상술한 바와같이 패키지 몸체(12)의 하면으로 노출된 도전패턴(12b)의 하단부를 PCV기판(15)의 솔더범프(15a)의 셀프 어라인먼트(Self alignment) 효과에 의해 약간의 미스어라인이 발생하여도 자체적으로 보정되어 요구하는 정확한 위치에 장착된다.

이와같이 구성된 본 발명에 의한 반도체 조립장치의 제조과정 및 작용효과를 설명한다.

제 4 도의 (a)(b)(c)에 도시한 바와같이, 먼저 소정 크기의 사각형 절연필림의 중간부에 반도체 칩(11)을 다이 어태치하기 위한 요홈부(12a)를 형성하고, 주변부에는 다수개의 도전패턴(12b)을 형성하여 패키지 몸체(12)을 제거한 후 상기 패키지 몸체(2)의 요홈부(12a)에 에폭시계 또는 폴리이미드계 접착제를 이용하여 반도체 칩(11)을 부착 고정하는 다이 어태치 공정을 수행한다.

이후, 상기 반도체 칩(11)의 각 본드패드(11a)와 패키지 몸체(12)의 각 도전패턴(12b)을 금속와이어나 범프리드 같은 접속부재(13)를 이용하여 전기적으로 접속 연결시키는 와이어 본딩 공정을 수행하고, 와이어 본딩된 상기 칩(11)을 외부 환경으로부터 보호하기 위하여 상기 칩(11)과 패키지 몸체(12)의 상면을 포함하는 일정 부분을 절연수지(14)로 밀페시키는 인캡슐레이션 공정을 행하는 순서로 제작하여 제 4 도의 (c)와 같은 반도체 조립장치를 제작하는 것이다.

이와같이 제작된 반도체 조립장치는 기판(15)에 형성된 솔더범프(15a)에 도전패턴(12b)의 하단부를 일치시켜 가압 열압착하는 것에 의하여 장착된다.

이상에서 상세히 설명한 바와같은 본 발명에 의한 반도체 조립장치는 기존에 일반적으로 사용되는 리드프레임이 제거되므로 패키지의 크기를 보다 작게할 수 있고, 보다 많은 수의 도전패턴 형성이 가능하므로 다핀 화인 피치화되어 가고 있는 디바이스의 패키징에 매우 유리하며, 금속와이어의 길이가 짧아지므로 소자의 전기적인 특성이 향상될 뿐만 아니라 와이어의 새깅 및 스위핑현상을 방지할 수 있는 효과가 있다.

또한, 제조공정상에서 살펴보면 인캡슐레이션 고정 이후의 고정(예컨데, 종래의 트림 및 포밍공정)을 생략할 수 있으므로 공정이 간소화되고 제조원가를 절감시킬 수 있는 효과도 기대할 수 있다.

Claims (4)

1. 반도체 조립장치에 있어서, 신호연결단자인 다수개의 본드패드(11a)가 상면에 배열된 반도체 칩(11)과, 상기 반도체 칩(11)을 다이 어태치하기 위한 요홈부(12a)가 형성됨과 아울러 주변부에는 상기 반도체 칩(11)에 와이어 본딩되는 다수개의 도전패턴(12b)이 등간격으로 배열된 소정 형태의 패키지 몸체(12)와, 다이 어태치된 상기 칩(11)의 각 본드패드(11a)와 패키지 몸체(12)에 형성된 각각의 도전패턴(12b)을 전기적으로 접속 연결하기 위한 접속부재(13)와, 와이어 본딩된 상기 칩(11)과 패키지 몸체(12)의 상면을 포함하는 일정부분을 밀페시키기 위한 절연수지(14)로 구성됨을 특징으로 하는 반도체 조립장치.
2. 제 1항에 있어서, 상기 접속부재(13)는 전도성의 금속와이어인 것을 특징으로 하는 반도체 조립장치.
3. 제 1 항에 있어서, 상기 접속부재(13)는 범프리드인 것을 특징으로 하는 반도체 조립장치.
4. 제 1 항에 있어서, 상기 접속부재(13)는 메탈라인이 형성된 절연테이프인 것을 특징으로 하는 반도체 조립장치.