KR200154510Y1 - 리드 온 칩 패키지 - Google Patents

리드 온 칩 패키지 Download PDF

Info

Publication number
KR200154510Y1
KR200154510Y1 KR2019960063201U KR19960063201U KR200154510Y1 KR 200154510 Y1 KR200154510 Y1 KR 200154510Y1 KR 2019960063201 U KR2019960063201 U KR 2019960063201U KR 19960063201 U KR19960063201 U KR 19960063201U KR 200154510 Y1 KR200154510 Y1 KR 200154510Y1
Authority
KR
South Korea
Prior art keywords
chip
lead
vss
leads
vcc
Prior art date
Application number
KR2019960063201U
Other languages
English (en)
Other versions
KR19980050030U (ko
Inventor
한창성
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR2019960063201U priority Critical patent/KR200154510Y1/ko
Publication of KR19980050030U publication Critical patent/KR19980050030U/ko
Application granted granted Critical
Publication of KR200154510Y1 publication Critical patent/KR200154510Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 VSS 및 VCC 보다 리드의 높이를 높혀 평평한 구조의 리드 프레임보다 VSS 및 VCC 리드와의 숏트를 방지할 수 있는 리드 온 칩 패키지를 제공하는 것으로, 중앙부에 외부 연결 단자인 본드 패드가 배열된 반도체 칩과, 칩의 상면에 접착제의 개재하에 칩에 부착됨과 더불어 금속 와이어에 의해 칩의 패드에 연결되어 칩의 외부로의 전기적 전달 경로를 이루는 리드 프레임과, 칩의 중앙을 중심으로 양 측의 리드 사이에 나란히 부착된 VSS 및 VCC 리드가 구비된 리드 온 칩 구조의 반도체 패키지에 있어서, 리드 프레임의 리드는 칩의 상면에 부착된 부분으로 부터 VSS 및 VCC 리드와 소정 높이 만큼 단차를 갖는 것을 특징으로 한다.

Description

리드 온 칩 패키지
본 고안은 반도체 패키지에 관한 것으로, 특히 리드 온 칩(Lead On Chip : LOC) 패키지에 관한 것이다.
종래 일반적으로 알려진 반도체 패키지는 하나의 반도체 칩을 에폭시 몰딩 컴파운드 등과 같은 수지로 몰딩한 구조로 되어 있으며, 또한 기판에 실장하기 위한 외측 리드를 갖는 리드 프레임이라는 구조물을 이용하여 신호 전달 체계를 이루고 있다.
도 1은 종래의 리드 온 칩 패키지의 일부를 나타낸 평면도이고, 도 2는 상기 리드 온 칩 패키지를 나타낸 정면도로서, 각각의 도면부호 10은 반도체 칩이고, 11은 본드 패드, 20은 리드 프레임, 21은 VSS 리드, 22는 VDD 리드, 30은 접착제, 40은 금속 와이어이다.
도 1 및 도 2에 도시된 바와 같이, 리드 온 칩 패키지는 반도체 칩(10) 상면에 리드 프레임(20)의 리드가 접착제(30)이 개재하에 부착됨과 더불어 VSS 및 VCC 리드(21, 22)가 상기 리드들 사이에서 나란히 칩(10)의 상단에 부착되어 있다. 그리고, 칩(10)의 중앙부에는 본드 패드(11)가 배열되어 있고, 이 패드(11)와 리드 프레임(20)이 금속 와이어(40)에 의해 연결되어 전기적인 접속을 이루고, 칩(10)과 금속 와이어(40) 및 리드가 에폭시 수지 등으리 봉지채(도시되지 않음)로 봉해져 있다.
이와 같은 리드 온 칩 패키지는 통상의 반도체 패키지와 같이, 외측으로 돌출된 리드 프레임의 리드를 기판에 솔더링 하는 것에 의하여 실장되어 소정의 전기적인 신호를 입출력하는 작용을 하게 되는데, 같은 외형의 패키지에 비하여 더 큰 칩을 탑재할 수 있을 뿐만 아니라 칩의 신호 전달 패드와 리드 프레임과의 연결을 훨씬 자유롭게 할 수 있다는 잇점등으로 개발되어 실용화되고 있다.
그러나, 상기한 종래의 리드 온 칩 패키지에 있어서는 도 1 및 도 2에 도시된 바와 같이, 리드 프레임의 리드와 VSS 및 VCC 리드가 서로 평평한 구조로 배치되어 접착제의 개재하에 칩에 부착됨에 따라, 리드 프레임과 패드와의 본딩시 금속와이어가 VSS 및 VCC 리드를 넘어서 패드와 본딩함으로써, 본딩시 숏트(short) 문제를 일으킨다.
이에, 본 고안은 상기한 문제점을 감안하여 안출된 것으로서, VSS 및 VCC 보다 리드의 높이를 높혀 평평한 구조의 리드 프레임보다 VSS 및 VCC 리드와의 숏트를 방지할 수 있는 리드 온 칩 패키지를 제공함에 그 목적이 있다.
제1도는 종래의 리드 온 칩 패키지의 일부를 나타낸 평면도.
제2도는 상기 리드 온 칩 패키지를 나타낸 정면도.
제3도는 본 고안에 따른 리드 온 칩 패키지를 나타낸 정면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 칩 11 : 본드 패드
20 : 리드 프레임 21 : VSS 리드
22 : VCC 리드 30 : 접착제
40 : 금속 와이어
상기 목적을 달성하기 위한 본 고안에 따른 리드 온 칩 패키지는 중앙부에 외부 연결 단자인 본드 패드가 배열된 반도체 칩과, 상기 칩의 상면에 접착제의 개재하에 상기 칩에 부착됨과 더불어 금속 와이어에 의해 상기 칩의 패드에 연결되어 칩의 외부로의 전기적 전달 경로를 이루는 리드 프레임과, 상기 칩의 중앙을 중심으로 상기 양 측의 리드 사이에 나란히 부착된 VSS 및 VCC 리드가 구비된 리드 온 칩 구조의 반도체 패키지에 있어서, 상기 리드 프레임의 리드는 상기 칩의 상면에 부착된 부분으로부터 상기 VSS 및 VCC 리드와 소정 높이 만큼 단차를 갖는 것을 특징으로 한다.
상기 구성으로 된 본 고안에 의하면, VSS 및 VCC 보다 리드의 높이를 높힌 LOC 구조를 에 의해 VSS 및 VCC와 평평한 구조의 리드 프레임보다 VSS 및 VCC 리드와의 숏트를 방지할 수 있다.
(실시예)
이하, 첨부된 도면을 참조하여 본 고안의 실시예를 설명한다.
도 3은 본 고안의 실시예에 따른 리드 온 칩 반도체 패키지를 나타낸 정면도이다.
도 3에 도시된 바와 같이, 본 고안에 따른 리드 온 칩 반도체 패키지는 반도체 칩(10) 상면에 리드 프레임(20)의 리드가 접착제(30)의 개재하에 소정 부분이 부착됨과 더불어 VSS 및 VCC 리드(21, 22)가 상기 리드들 사이에서 나란히 칩(10)의 상단에 부착되어 있고, 리드 프레임(20)의 리드는 상기 부착면으로부터 VSS 및 VCC 리드(21, 22)와 소정 높이 만큼 단차를 갖는다. 즉, 리드 프레임(20)의 리드는 상기 VSS 및 VCC 리드(21, 22)와 평행함과 더불어 소정 높이 만큼 상하로 서로 이격된 구조를 갖는다.
그리고, 칩(10)의 중앙부에는 본드 패드(11)가 배열되어 있고, 이 패드(11)와 단차를 갖는 리드 프레임(20)의 리드가 금속 와이어(40)에 의해 연결되어 전기적인 접속을 이루고, 칩(10)과 금속 와이어(40) 및 리드가 에폭시 수지 등의 봉지채(도시되지 않음)로 봉해져 있다.
상기 실시예에 의하면, VSS 및 VCC 보다 리드의 높이를 높힌 LOC 구조를에 의해 VSS 및 VCC와 평평한 구조의 리드 프레임보다 VSS 및 VCC 리드와의 숏트를 방지할 수 있다.
또한, 본 고안은 상기 실시예에 한정되지 않고, 본 고안의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (2)

  1. 중앙부에 외부 연결 단자인 본드 패드가 배열된 반도체 칩과, 상기 칩의 상면에 접착제의 개재하에 상기 칩에 부착됨과 더불어 금속 와이어에 의해 상기 칩의 패드에 연결되어 칩의 외부로의 전기적 전달 경로를 이루는 리드 프레임과, 상기 칩의 중앙을 중심으로 상기 양 측의 리드 사이에 나란히 부착된 VSS 및 VCC 리드가 구비된 리드 온 칩 패키지에 있어서,
    상기 리드 프레임의 리드는 상기 칩의 상면에 부착된 부분으로부터 상기 VSS 및 VCC 리드와 소정 높이 만큼 단차를 갖는 것을 특징으로 하는 리드 온 칩 패키지.
  2. 제 1항에 있어서, 상기 리드 프레임의 리드는 상기 VSS 및 VCC 리드와 평행함과 더불어 소정 높이 만큼 상하로 서로 이격된 것을 특징으로 하는 리드 온 칩 패키지.
KR2019960063201U 1996-12-30 1996-12-30 리드 온 칩 패키지 KR200154510Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960063201U KR200154510Y1 (ko) 1996-12-30 1996-12-30 리드 온 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960063201U KR200154510Y1 (ko) 1996-12-30 1996-12-30 리드 온 칩 패키지

Publications (2)

Publication Number Publication Date
KR19980050030U KR19980050030U (ko) 1998-10-07
KR200154510Y1 true KR200154510Y1 (ko) 1999-08-16

Family

ID=19486655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960063201U KR200154510Y1 (ko) 1996-12-30 1996-12-30 리드 온 칩 패키지

Country Status (1)

Country Link
KR (1) KR200154510Y1 (ko)

Also Published As

Publication number Publication date
KR19980050030U (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
US6545347B2 (en) Enhanced leadless chip carrier
US5770888A (en) Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
US6087718A (en) Stacking type semiconductor chip package
US20030006055A1 (en) Semiconductor package for fixed surface mounting
US20070176269A1 (en) Multi-chips module package and manufacturing method thereof
US5861668A (en) Semiconductor package
US6753597B1 (en) Encapsulated semiconductor package including chip paddle and leads
WO2007018473A1 (en) Leadframe and semiconductor package
KR950007068A (ko) 적층형 반도체 장치의 제조방법 및 그에 따른 반도체 패키지
US20030038358A1 (en) Semiconductor package without outer leads
KR200154510Y1 (ko) 리드 온 칩 패키지
KR100220244B1 (ko) 솔더 범프를 이용한 스택 패키지
KR100214857B1 (ko) 멀티 칩 패키지
KR19990086280A (ko) 반도체 패키지
KR100218335B1 (ko) 칩 사이즈 패키지
KR100567045B1 (ko) 반도체 패키지
KR200157926Y1 (ko) 리드 온 칩 패키지
KR200169730Y1 (ko) 반도체 패키지의 리드프레임
KR100250148B1 (ko) 비지에이 반도체 패키지
KR20040013736A (ko) 반도체 패키지 제조방법
KR200286322Y1 (ko) 반도체패키지
KR950008240B1 (ko) 반도체 패키지
JPH0555452A (ja) 半導体集積回路装置
KR200295664Y1 (ko) 적층형반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee