KR200157926Y1 - 리드 온 칩 패키지 - Google Patents

리드 온 칩 패키지 Download PDF

Info

Publication number
KR200157926Y1
KR200157926Y1 KR2019960017877U KR19960017877U KR200157926Y1 KR 200157926 Y1 KR200157926 Y1 KR 200157926Y1 KR 2019960017877 U KR2019960017877 U KR 2019960017877U KR 19960017877 U KR19960017877 U KR 19960017877U KR 200157926 Y1 KR200157926 Y1 KR 200157926Y1
Authority
KR
South Korea
Prior art keywords
lead
chip
lead frame
semiconductor chip
package
Prior art date
Application number
KR2019960017877U
Other languages
English (en)
Other versions
KR980005488U (ko
Inventor
송호욱
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR2019960017877U priority Critical patent/KR200157926Y1/ko
Publication of KR980005488U publication Critical patent/KR980005488U/ko
Application granted granted Critical
Publication of KR200157926Y1 publication Critical patent/KR200157926Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 리드 온 칩 패키지에 관한 것으로, 중간부에 외부 연결 단자인 다수개의 본드 패드가 배열된 적어도 하나의 반도체 칩과, 상기 칩의 본드 패드에 연결되어 칩의 외부로의 전기적 신호 전달 경로를 이루는 리드 프레임을 포함하고, 상기 리드 프레임은 반도체 칩의 상면에 접착제의 개재하에 부착되어 칩의 외부 연결 단자와 전기적으로 접속되는 리드 온 칩 패키지에 있어서, 상기 반도체 칩의 외부 연결 단자인 본드 패드에는 리드 프레임과의 접속을 위한 소정 높이의 솔더 볼이 상향 돌출 형성되고, 리드 프레임의 리드에는 반원 형상의 접속 홈이 형성되어 반도체 칩의 외부 연결 단자와 리드 프레임의 리드가 범프 본딩된 것을 특징으로 한다. 이와 같은 본 고안에 따른 리드 온 칩 패키지는, 반도체 칩의 외부 연결 단자인 본드 패드와 리드 프레임의 리드가 범프 본딩됨으로써 패키지 몸체의 상부 몰딩부를 얇게 할 수 있어 패키지의 박형화를 이룰 수 있다. 또한 본 고안은 범프 본딩을 하므로 종래 와이어로 접속함으로써 야기되는 신뢰성을 문제를 근본적으로 해소할 수 있다는 부수적인 효과도 있다.

Description

리드 온 칩 패키지
제1도는 종래 일반적인 리드 온 칩 패키지의 구조를 보인 단면도.
제2도 내지 제5도는 본 고안에 의한 리드 온 칩 패키지를 설명하기 위한 도면으로써,
제2도는 전체 구조를 보인 단면도이고,
제3도는 칩의 패드와 리드와의 접속 관계를 보인 평면도이며,
제4도는 칩에 형성되는 솔더 범프를 나타낸 사시도이고,
제5도는 리드의 형상을 보인 사시도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 칩 1a : 본드 패드
2 : 리드 프레임 3 : 접착제
5 : 패키지 몸체 10 : 솔더 볼
20 : 접속 홈 21 : 솔더 메탈
[고안이 속하는 기술 분야]
본 고안은 반도체 패키지에 관한 것으로, 특히 칩 위에 리드가 위치하여 칩의 본도 패드와 접속되는 리드 온 칩 패키지에 관한 것이다.
[종래 기술]
상기와 같은 리드 온 칩(Lead On Chip) 패키지의 전형적인 한 예가 제1도에 도시되어 있는 바, 이를 간단한 살펴보면 다음과 같다.
도면은 리드 온 칩 패키지의 단면도로서, 도면에서 1은 반도체 칩이고, 2는 상기 칩(1)의 외부로의 전기적인 접속 경로를 이루는 리드 프레임이다.
도시된 바와 같이, 상기 반도체 칩(1)에 상면에 리드 프레임(2)의 리드가 접착제(3)의 개재하에 부착되어 있다. 상기 칩(1)의 중앙부에 본드 패드(1a)가 배열되어 있고, 이 패드(1a)와 리드 프레임(2)의 리드가 금속 와이어(4)에 의해 연결되어 전기적인 접속을 이루고 있다.
그리고, 도면에서 부호 5는 패키지 몸체로서, 이는 와이어 본딩된 반도체 칩(1)을 몰드 다이로 이송하여 에폭시 수지 등과 같은 수지를 주입, 충진하는 것에 의하여 형성된다.
이와 같은 리드 온 칩 패키지는 통상의 반도체 패키지와 같이, 패키지 몸체(5)의 외측으로 돌출되어 리드 프레임의 리드를 기판에 솔더링 하는 것에 의하여 실장되어 소정의 전기적인 신호를 입출력 하는 작용을 하게 되는데, 같은 외형의 패키지에 비하여 더 큰 칩을 탑재할 수 있을 뿐만 아니라 칩의 신호 전달 패드와 리드 프레임과의 연결을 훨씬 자유롭게 할 수 있다는 잇점등으로 개발되어 실용화되고 있다.
[고안이 이루고자 하는 기술적 과제]
그러나, 상기와 같은 종래의 리드 온 칩 패키지는 반도체 칩의 패드와 리드 프레임의 리드를 금속 와이어로 연결함으로써 패키지의 두께를 줄이는데 한계가 있다는 문제가 제기되었다. 즉 제1도와 같이, 금속 와이어의 루프가 차지하는 공간이 필요하게 되므로 패키지 몸체의 두께가 커질 수밖에 없게 되는 것이다.
본 고안은 상기와 같은 점을 감안하여 안출한 것으로, 칩과 리드 프레임과의 본딩 구조를 개선하여 초박형의 리드 온 칩 패키지를 제공하는데 그 목적이 있다.
[고안의 구성 및 작용]
상기와 같은 목적을 달성하기 위한 본 고안에 의한 리드 온 칩 패키지는, 중간부에 외부 연결 단자인 다수개의 본드 패드가 배열된 적어도 하나의 반도체 칩과, 상기 칩의 본드 패드에 연결되어 칩의 외부로의 전기적 신호 전달 경로를 이루는 리드 프레임을 포함하고, 상기 리드 프레임은 반도체 칩의 상면에 접착제의 개재하에 부착되어 칩의 외부 연결 단자와 전기적으로 접속되는 리드 온 칩 패키지에 있어서, 상기 반도체 칩의 외부연결 단자인 본드 패드에는 리드 프레임과의 접속을 위한 소정 높이의 솔더 볼이 상향 돌출 형성되고, 리드 프레임의 리드에는 반원 형상의 접속 홈이 형성되어 반도체 칩의 외부 연결 단자와 리드 프레임의 리드가 범프 본딩된 것을 특징으로 한다.
이와 같은 본 고안에 따른 리드 온 칩 패키지는, 반도체 칩의 외부 연결 단자인 본드 패드와 리드 프레임의 리드가 범프 본딩됨으로써 패키지 몸체의 상부 몰딩부를 얇게 할 수 있어 패키지의 박형화를 이룰 수 있다. 또한 본 고안은 범프 본딩을 하므로 종래 와이어로 접속함으로써 야기되는 신뢰성을 문제를 근본적으로 해소할 수 있다는 부수적인 효과도 있다.
[실시예]
이하, 상기한 바와 같은 본 고안에 의한 리드 온 칩 패키지의 바람직한 실시예를 첨부한 도면에 의거하여 설명한다.
첨부한 제2도 내지 제5도는 본 고안에 의한 리드 온 칩 패키지를 설명하기 위한 도면으로써, 제2도는 전체 구조를 보인 단면도이고, 제3도는 칩의 본드 패드와 리드와의 접속 관계를 보인 평면도이며, 제4도는 칩에 형성되는 솔더 범프를 나타낸 사시도이고, 제5도는 리드의 접속 홈 형상을 보인 사시도이다.
도시된 바와 같이, 본 고안에 의한 리드 온 칩 패키지는 반도체 칩(1)의 상면에 상기 칩의 외부로의 신호 전달 경로를 이루는 리드 프레임(2)이 접착제(3)의 개재하에 부착되어 있다.
상기 반도체 칩(1)의 중간부에는 외부 연결 단자인 다수개의 본드 패드(1a)가 배열되어 있고, 이 본드 패드(1a)에 리드 프레임(2)의 리드가 범프 본딩되어 전기적인 접속을 이루고 있다.
보다 구체적으로 보면, 상기 반도체 칩(1)의 본드 패드(1a)에는 리드와의 접속을 위한 솔더 볼(10)이 일정 높이로 형성되어 있고, 리드에는 반원 형상의 접속 홈(20)이 형성되어 있는 바, 상기 솔더 볼(10)에 리드의 접속 홈(20)을 일치시켜 솔더링 하는 것으로 본딩하도록 되어 있다.
여기서, 상기 솔더 볼(10)은 하부에서 상부로 갈수록 폭이 점점 좁아지는 형태로 형성함이 좋고, 또 리드의 접속 홈(20)에는 솔더 메탈(21)을 형성하여 상호간에 솔더링이 용이하도록 함이 바람직하다.
상기 솔더 볼(10)은 적어도 2.5MIL이상의 높이로 형성되며, 패키지의 두께 정도에 따라 초대의 높이를 결정한다.
도면에서 미설명 부호 5는 패키지 몸체로서, 이는 종래와 같은 구조 및 방법으로 형성되어 내부의 반도체 칩을 외부 환경으로부터 보호하는 역할을 하게 되는데, 종래에 비하여 보다 얇게 형성할 수 있다. 부연하면 종래에는 패키지 몸체(5)의 내부에 금속 와이어가 존재함으로써 그 루프만큼의 공간을 확보하여야 하였으므로 패키지 몸체가 비교적 두껍게 형성되어야 하였으나, 본 고안에서는 반도체 칩과 리드 프레임이 범프 본딩됨으로써 와이어 루프만큼의 공간을 작게할 수 있는 것이다. 따라서 보다 얇은 패키지를 제조할 수 있는 것이다.
[고안의 효과]
이상에서 설명한 바와 같이, 본 고안에 의한 리드 온 칩 패키지는 반도체 칩의 외부 연결 단자인 본드 패드와 리드 프레임의 리드가 범프 본딩됨으로써 패키지 몸체의 상부 몰딩부를 얇게 할 수 있어 패키지의 박형화를 이룰 수 있다. 또한 본 고안은 범프 본딩을 하므로 종래 와이어로 접속함으로써 야기되는 신뢰성을 문제를 근본적으로 해소할 수 있다는 부수적인 효과도 있다.
이상에서는 본 고안에 의한 리드 온 칩 패키지를 실시하기 위한 하나의 실시예에 대하여 도시하고 또한 설명하였으나, 본 고안은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 고안의 요지를 벗어남이 없이 당해 고안이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (3)

  1. 중간부에 외부 연결 단자인 다수개의 본드 패드가 배열된 적어도 하나의 반도체 칩과, 상기 반도체 칩의 본드 패드에 연결되어 칩의 외부로의 전기적 신호 전달 경로를 이루는 리드 프레임을 포함하고, 상기 리드 프레임은 반도체 칩의 상면에 접착제의 개재하에 부착되어 칩의 외부 연결 단자와 전기적으로 접속되는 리드 온 칩 패키지로서, 상기 반도체 칩의 외부 연결 단자인 본드 패드에는 리드 프레임과의 접속을 위한 소정 높이의 솔더 볼이 상향으로 돌출 형성되고, 상기 리드 프레임의 인너 리드에는 반원 형상의 접속홈이 형성되어, 상기 접속홈이 솔더 볼의 측면에 접촉되는 것에 의해 반도체 칩의 외부 연결 단자와 리드 프레임의 리드가 범프 본딩된 것을 특징으로 하는 리드 온 칩 패키지.
  2. 제1항에 있어서, 상기 솔더 볼은 최소 2.5MIL의 높이로 형성되는 것을 특징으로 하는 리드 온 칩 패키지.
  3. 제1항 또는 제2항에 있어서, 상기 리드 프레임의 리드에 형성되는 접속홈에는 솔더 메탈이 코팅된 것을 특징으로 하는 리드 온 칩 패키지.
KR2019960017877U 1996-06-27 1996-06-27 리드 온 칩 패키지 KR200157926Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960017877U KR200157926Y1 (ko) 1996-06-27 1996-06-27 리드 온 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960017877U KR200157926Y1 (ko) 1996-06-27 1996-06-27 리드 온 칩 패키지

Publications (2)

Publication Number Publication Date
KR980005488U KR980005488U (ko) 1998-03-30
KR200157926Y1 true KR200157926Y1 (ko) 1999-10-01

Family

ID=19459752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960017877U KR200157926Y1 (ko) 1996-06-27 1996-06-27 리드 온 칩 패키지

Country Status (1)

Country Link
KR (1) KR200157926Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460072B1 (ko) * 1998-06-30 2005-02-24 주식회사 하이닉스반도체 반도체패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460072B1 (ko) * 1998-06-30 2005-02-24 주식회사 하이닉스반도체 반도체패키지

Also Published As

Publication number Publication date
KR980005488U (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US6080264A (en) Combination of semiconductor interconnect
US8053278B2 (en) Multi-chip package type semiconductor device
US6124546A (en) Integrated circuit chip package and method of making the same
KR100192028B1 (ko) 플라스틱 밀봉형 반도체 장치
US20020024122A1 (en) Lead frame having a side ring pad and semiconductor chip package including the same
KR200157926Y1 (ko) 리드 온 칩 패키지
KR19990024255U (ko) 적층형 볼 그리드 어레이 패키지
KR100220244B1 (ko) 솔더 범프를 이용한 스택 패키지
KR100231842B1 (ko) 적층형 반도체 패키지
JP3545171B2 (ja) 半導体装置
US20080038872A1 (en) Method of manufacturing semiconductor device
KR100218335B1 (ko) 칩 사이즈 패키지
KR100401501B1 (ko) 칩 스택 패키지
KR20010028992A (ko) 반도체 패키지 및 그의 제조 방법
CN218160365U (zh) 封装结构
KR100258607B1 (ko) 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법
KR200211272Y1 (ko) 칩 사이즈 패키지
KR200154510Y1 (ko) 리드 온 칩 패키지
KR20030055834A (ko) 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지
KR100557976B1 (ko) 랜드 그리드 어레이 패키지 및 그 제조방법
KR200286322Y1 (ko) 반도체패키지
KR100431315B1 (ko) 반도체패키지및그제조방법
KR0145769B1 (ko) 반도체 패키지 및 그 제조방법
KR100258605B1 (ko) 반도체 l.o.c 패키지 구조
KR940005490Y1 (ko) 반도체장치용 리이드프레임

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050621

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee