KR19990086280A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR19990086280A
KR19990086280A KR1019980019187A KR19980019187A KR19990086280A KR 19990086280 A KR19990086280 A KR 19990086280A KR 1019980019187 A KR1019980019187 A KR 1019980019187A KR 19980019187 A KR19980019187 A KR 19980019187A KR 19990086280 A KR19990086280 A KR 19990086280A
Authority
KR
South Korea
Prior art keywords
lead
package
semiconductor package
semiconductor
semiconductor chip
Prior art date
Application number
KR1019980019187A
Other languages
English (en)
Inventor
정일규
이태구
지승은
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980019187A priority Critical patent/KR19990086280A/ko
Publication of KR19990086280A publication Critical patent/KR19990086280A/ko

Links

Abstract

본 발명은 반도체 패키지의 휨 현상(Warpage)을 방지하기 위한 반도체 패키지에 관한 것이다. 본 발명의 목적은 패키지 몸체의 수축률의 차이로 인한 휨 현상을 방지하기 위한 반도체 패키지를 제공하는 데 있다. 이러한 목적을 달성하기 위하여 본 발명은 다수의 전극 단자를 포함하는 반도체 칩과, 'ㄱ'자 형으로 절곡된 리드로서, 리드의 말단으로 전극 단자와 전기적으로 접속되는 접속부, 접속부와 소정의 각을 이루며 구부려진 측면부, 접속부로부터 멀어지는 방향으로 측면부에서 연장되며, 반도체 패키지를 외부 장치와 접속하기 위한 외부 리드를 포함하는 리드와, 반도체 칩의 전극 단자와 접속부를 전기적으로 접속하는 접속 수단 및 반도체 칩, 접속 수단, 접속부, 측면부를 봉지하는 성형 수지로 이루어진 패키지 몸체를 포함하는 반도체 패키지를 제공한다.

Description

반도체 패키지(Semiconductor package)
본 발명은 반도체 패키지에 관한 것으로서, 보다 구체적으로는 반도체 패키지의 휨 현상(Warpage)을 방지하기 위한 반도체 패키지에 관한 것이다.
반도체 패키지는 소형 경량화, 고속화, 고기능화라는 전자 기기의 요구에 부응하기 위해서 새로운 형태가 계속해서 개발되어 종류가 다양해지고 있다. 이러한 반도체 패키지 구조 중의 하나가 LOC(Lead-On-Chip, 이하 'LOC'라 한다) 패키지이다.
반도체 패키지에서 LOC 구조는 종래의 재래식 패키지(Conventional Package)에 비해 반도체 패키지 내의 칩 점유율을 증가시키기 위한 목적으로 사용되어 왔으나, 최근에는 칩 점유율이 매우 작은 반도체 패키지에도 LOC 구조를 채택하고 있다. 그 이유는 반도체 칩의 신호 패드(Signal Pad)를 칩의 중앙부에 배열함으로써 고속화 등 전기적 특성을 향상시킬 수 있고, 금속층(Metal Line)의 경로를 줄여 반도체 칩의 크기를 작게 하여 웨이퍼의 수율을 높일 수 있기 때문이다.
도 1은 리드 절곡 공정 이전의 일반적인 LOC 패키지의 단면도이고, 도 2는 리드 절곡 공정 이후의 일반적인 LOC 패키지의 단면도이다. 도 2에서 'a'는 내부 리드에서 패키지 몸체 상부면까지의 두께이고, 'b'는 내부 리드에서 패키지 몸체 하부면까지의 두께이다.
도 1과 도 2를 참조하면, LOC 패키지(10)는 상부면에 복수개의 전극 단자(Bonding Pad)(12)가 형성된 반도체 칩(14)과 내부 리드(16)가 알루미늄 또는 금과 같은 금속 세선(18)에 의해 전기적으로 접속되고, 성형 수지에 의한 성형(Mold), 다듬기(Trim), 리드 절곡(Form) 등의 공정을 거쳐 완성된다.
반도체 칩(14)은 은 에폭시(Ag Epoxy) 접착제(20)에 의해 내부 리드(16)와 접착된다. 내부 리드(16)와 대응하는 전극 단자(12)가 금속 세선(18)에 의해 전기적 접속이 이루어지고, 반도체 칩(14), 내부 리드(16) 및 금속 세선(18)을 포함하는 전기적 연결 부분 등이 성형 수지에 봉지되어 패키지 몸체(22)가 형성된다. 성형이 완료된 LOC 패키지(10)는 일정한 시간 동안 열을 가하여 성형 수지의 특성을 안정되게 함으로써, 외부로부터 화학적, 기계적으로 보호받게 된다.
성형이 완료된 LOC 패키지(10)와 외부 리드(24) 사이에는 에폭시 찌꺼기(Flash)가 잔존하므로, 이를 제거하고 리드(32)와 리드(32) 사이에 연결된 댐바(Dambar)(도시되지 않음)를 절단하는 다듬기 공정을 거친다. 외부 리드(24)는 내부 리드(16)와 각각 일체형으로 형성되어 외부 기판과 전기적, 기계적으로 연결된다.
이상과 같은 공정을 거친 후, 평면형 리드프레임(26)에서 필요한 만큼의 외부 리드(24)를 절단하고 LOC 패키지(10) 형태에 맞게 외부 리드(24) 모양을 절곡하여 LOC 패키지(10)가 독립된 형태로 인쇄 회로 기판에 장착 가능하도록 LOC 패키지(10) 형태를 최종적으로 형성시킨다.
외부 리드의 어깨부(Shoulder)(28)는 외부 리드(24)를 절곡할 때 절곡 장치의 틀(Die)과 외부 리드(24)의 접촉 부분에 의해 형성되어 패키지 몸체(22) 외부로 돌출된 부분이다. 이와 같은 외부 리드의 어깨부(28)는 반도체 패키지의 실장 면적이 증가하는 원인이 된다.
이와 같은 구조를 갖는 LOC 패키지(10)는 반도체 칩(14)의 위치가 패키지 몸체(22)의 상부 또는 하부의 한쪽에 편중되어 있고, 외부 리드(24)가 패키지 몸체(22)의 측면에서 패키지 몸체(22) 외부로 연장되므로 내부 리드(16)를 기준으로 패키지 몸체(22) 상부와 하부의 성형 수지의 수축률의 차이로 인한 휨 현상이 발생한다. 즉, 내부 리드(16)에서 패키지 몸체(22) 하부면까지의 두께 b가 내부 리드(16)에서 패키지 몸체(22) 상부면까지의 두께 a보다 크기 때문에 내부 리드(16) 아래쪽 패키지 몸체(22)의 수축률이 커서 LOC 패키지(10)가 아래쪽으로 휘어진다.
이러한 LOC 패키지(10)의 휨 현상을 방지하기 위해서는 반도체 칩(14)이 패키지 몸체(22)의 중심에 위치하도록 패키지의 내부 구조를 변경하는 것이 바람직하다. 즉, 타이 바 꺽기(Tiebar Downset) 또는 내부 리드 꺽기(Innerlead Downset) 등의 방법으로 패키지 몸체(22) 내에서 반도체 칩(14)의 위치를 상하로 변경하여 휨 현상을 방지할 수 있다. 그러나, 반도체 패키지 종류마다 정확한 꺽기(Downset) 정도를 결정하기가 어렵기 때문에 이러한 방법도 구조적인 한계를 가지고 있다.
따라서, 본 발명의 목적은 내부 리드를 기준으로 상하로 나누어지는 패키지 몸체의 수축률의 차이로 인한 휨 현상을 방지하기 위한 반도체 패키지를 제공하는 데 있다.
도 1은 리드 절곡 공정 이전의 일반적인 LOC 패키지의 단면도,
도 2는 리드 절곡 공정 이후의 일반적인 LOC 패키지의 단면도,
도 3은 본 발명의 실시예에 따른 LOC 패키지의 성형 공정 이전의 단면도,
도 4는 본 발명의 실시예에 따른 LOC 패키지의 성형 공정 이후의 단면도이다.
<도면의 주요 부분에 대한 설명>
10, 100; LOC 패키지 12, 112; 전극 단자
14, 114; 반도체 칩 16; 내부 리드
18, 118; 금속 세선 20, 120; 접착제
22, 122; 패키지 몸체 24, 124; 외부 리드
26; 평면형 리드프레임 28; 외부 리드의 어깨부(Shoulder)
32, 132; 리드 123; 패키지 몸체의 하부면
126; 입체형 리드프레임 128; 접속부
130; 측면부
이러한 목적을 달성하기 위하여 본 발명은 다수의 전극 단자를 포함하는 반도체 칩과, 'ㄱ'자 형으로 절곡된 리드로서, 리드의 말단으로 전극 단자와 전기적으로 접속되는 접속부, 접속부와 소정의 각을 이루며 구부려진 측면부, 접속부로부터 멀어지는 방향으로 측면부에서 연장되며, 반도체 패키지를 외부 장치와 접속하기 위한 외부 리드를 포함하는 리드와, 반도체 칩의 전극 단자와 접속부를 전기적으로 접속하는 접속 수단 및 반도체 칩, 접속 수단, 접속부, 측면부를 봉지하는 성형 수지로 이루어진 패키지 몸체를 포함하는 반도체 패키지를 제공한다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명하고자 한다. 도면 전반에 걸쳐서 동일한 도면 부호는 동일한 구성 요소를 나타낸다. 또한, 본 발명은 LOC 패키지에 대한 본 발명의 실시예에 한정되는 것은 아니다.
도 3은 본 발명의 실시예에 따른 LOC 패키지의 성형 공정 이전의 단면도이고, 도 4는 본 발명의 실시예에 따른 LOC 패키지의 성형 공정 이후의 단면도이다.
도 3과 도 4를 참조하면, LOC 패키지(100)는 상부면에 복수개의 전극 단자(Bonding Pad)(112)가 형성된 반도체 칩(114)과 리드의 접속부(128)가 알루미늄 또는 금과 같은 금속 세선(118)에 의해 전기적으로 접속되고, 성형 수지에 의한 성형(Mold), 다듬기(Trim) 등의 공정을 거쳐 완성된다. 종래 기술과는 달리 본 발명의 실시예에서는 미리 리드(132)가 절곡된 입체형 리드프레임(126)을 사용하기 때문에 성형 공정 이후의 리드 절곡 공정이 필요없다.
반도체 칩(114)은 은 에폭시(Ag Epoxy) 접착제(120)와 같은 접착 수단에 의해 접속부(128)와 접착된다. 접속부(128)와 대응하는 전극 단자(112)가 금속 세선(118)에 의해 전기적 접속이 이루어지고, 반도체 칩(114), 접속부(128), 측면부(130) 및 금속 세선(118)을 포함하는 전기적 연결 부분이 성형 수지에 봉지되어 패키지 몸체(122)가 형성된다. 성형이 완료된 LOC 패키지(100)는 일정한 시간 동안 열을 가하여 성형 수지의 특성을 안정되게 함으로써, 외부로부터 화학적, 기계적으로 보호받게 된다.
본 발명의 실시예에 사용된 리드프레임(126)은 리드(132)가 'ㄱ'자 형으로 절곡된 입체형 리드프레임(126)이다. 입체형 리드프레임(126)의 리드(132)는 접속부(128), 측면부(130) 및 외부 리드(124)의 세 부분으로 이루어진다. 접속부(128)는 접착제(120)에 의해 반도체 칩(114) 표면 위에 접착된 리드(132)의 말단으로서, 대응하는 전극 단자(112)와 금속 세선(118)에 의해 전기적으로 접속되는 부분이다. 측면부(130)는 접속부(128)와 직각으로 구부려진 부분으로서, 반도체 칩(114)의 측면과 인접하여 위치한다.
외부 리드(124)는 접속부(128)의 반대쪽 말단에 해당하는 리드(132) 부분으로서, 패키지 몸체(122) 외부로 돌출되어 LOC 패키지(100)를 외부 장치와 접속하는 역할을 한다. 열경화성 성형 수지로 이루어진 패키지 몸체(122)가 반도체 칩(114), 금속 세선(118), 접속부(128) 및 측면부(130)를 봉지하기 때문에 외부 리드(124)가 패키지 몸체의 하부면(123)에서 패키지 몸체(122) 외부로 돌출된다.
이와 같이 외부 리드(124)가 패키지 몸체의 하부면(123)을 통해서 패키지 몸체(122) 외부로 연장되므로, 도 2에 도시된 바와 같은 외부 리드의 어깨부(28)에 해당하는 리드 부분이 패키지 몸체(122) 내부에 포함된다. 따라서, 외부 리드(124) 사이의 거리가 감소하여 같은 패키지 몸체 크기를 갖는 종래의 LOC 패키지에 비해서 패키지 실장 면적이 줄어들게 된다.
리드(132)가 패키지 몸체(122)의 측면으로부터 패키지 몸체(122) 외부로 돌출되지 않고 패키지 몸체 하부면(123)에서 돌출되므로, 본 발명의 실시예에 따르면 리드(132)를 기준으로 하여 패키지 몸체(122)를 이루는 성형 수지 양의 차이가 생기지 아니하여 패키지의 휨 현상을 방지할 수 있다. 즉, 내부 리드를 기준으로 패키지 몸체 상부와 하부의 두께 차이가 생기는 종래 기술에 따른 LOC 패키지(10)와는 달리, 패키지 몸체(122)가 리드(132)에 의해 상하로 분할되지 않으므로 수축률의 차이가 발생하지 않게 된다.
또한, 패키지 몸체(122)를 이루는 재료인 성형 수지보다 열전도도가 큰 재료로 만들어진 리드(132)를 통해서 보다 많은 열 방출이 이루어지므로 열 방출 면에서도 유리한 패키지 구조를 제공한다. 반도체 칩(114)의 측면에서 패키지 몸체(122)의 측면을 통해 열이 방출되는 경우, 열전도도가 낮은 성형 수지를 통해 열이 방출되는 것보다 반도체 칩(114)의 측면에 인접한 리드(132)의 측면부(130)를 통해서 외부 리드(124)로 열을 방출하는 것이 보다 더 효과적이다.
이상 설명한 바와 같이 본 발명에 의하면, 내부 리드를 기준으로 패키지 몸체가 상하로 나누어지지 않으므로 수축률의 차이로 인한 패키지 휨 현상을 방지하고, 반도체 칩의 점유율 감소에 따른 휨 현상을 방지하기 위해 패키지의 내부 구조를 변경할 필요가 없어서 보다 용이하게 반도체 패키지를 제조할 수 있다.
또한, 외부 리드가 패키지 몸체의 하부면에서 연장되므로 패키지의 실장면적을 감소시킬 수 있고, 반도체 칩의 측면에 인접한 리드를 통해 반도체 칩에서 발생하는 열을 방출하여 열방출 특성을 향상시킬 수 있다.

Claims (5)

  1. 반도체 패키지에 있어서,
    (1) 다수의 전극 단자를 포함하는 반도체 칩과,
    (2) 'ㄱ'자 형으로 절곡된 다수의 리드로서, (a) 상기 리드의 말단으로서 상기 전극 단자와 전기적으로 접속되는 접속부와, (b) 상기 접속부와 소정의 각을 이루며 구부려진 측면부 및 (c) 상기 접속부로부터 멀어지는 방향으로 상기 측면부에서 연장되며, 상기 반도체 패키지를 외부 장치와 접속하기 위한 외부 리드를 포함하는 리드와,
    (3) 상기 반도체 칩의 상기 전극 단자와 상기 접속부를 전기적으로 접속하는 접속 수단 및
    (4) 상기 반도체 칩, 상기 접속 수단, 상기 리드의 상기 접속부 및 상기 측면부를 봉지하는 성형 수지로 이루어진 패키지 몸체를 포함하는 반도체 패키지.
  2. 제 1항에 있어서, 상기 리드의 상기 외부 리드는 상기 패키지 몸체의 상부면 또는 하부면에서 상기 패키지 몸체의 외부로 연장된 것을 특징으로 하는 반도체 패키지.
  3. 제 1항에 있어서, 상기 반도체 패키지는 상기 전극 단자가 형성되어 있는 반도체 칩의 표면 위에 상기 리드의 상기 접속부가 위치하는 LOC 구조인 것을 특징으로 하는 반도체 패키지.
  4. 제 3항에 있어서, 상기 반도체 패키지는 상기 전극 단자와 상기 접속부를 접착하는 접착수단을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  5. 제 3항에 있어서, 상기 리드의 상기 측면부는 상기 접속부와 직각을 이루며, 상기 반도체 칩의 측면에 인접하여 상기 패키지 몸체 내부에 위치하는 것을 특징으로 하는 반도체 패키지.
KR1019980019187A 1998-05-27 1998-05-27 반도체 패키지 KR19990086280A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980019187A KR19990086280A (ko) 1998-05-27 1998-05-27 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019187A KR19990086280A (ko) 1998-05-27 1998-05-27 반도체 패키지

Publications (1)

Publication Number Publication Date
KR19990086280A true KR19990086280A (ko) 1999-12-15

Family

ID=65899904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019187A KR19990086280A (ko) 1998-05-27 1998-05-27 반도체 패키지

Country Status (1)

Country Link
KR (1) KR19990086280A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140086828A (ko) * 2012-12-28 2014-07-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패키지 강화용 장치 및 방법
US9287143B2 (en) 2012-01-12 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for package reinforcement using molding underfill
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
US10262964B2 (en) 2013-03-11 2019-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287143B2 (en) 2012-01-12 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for package reinforcement using molding underfill
KR20140086828A (ko) * 2012-12-28 2014-07-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패키지 강화용 장치 및 방법
US10262964B2 (en) 2013-03-11 2019-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US10714442B2 (en) 2013-03-11 2020-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US11043463B2 (en) 2013-03-11 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof

Similar Documents

Publication Publication Date Title
KR940007757Y1 (ko) 반도체 패키지
US6566164B1 (en) Exposed copper strap in a semiconductor package
US6781242B1 (en) Thin ball grid array package
US6396129B1 (en) Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package
US6639306B2 (en) Semiconductor package having a die pad with downward-extended tabs
KR100621555B1 (ko) 리드 프레임, 이를 이용한 반도체 칩 패키지 및 그의 제조방법
US8395246B2 (en) Two-sided die in a four-sided leadframe based package
US8349655B2 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
KR19990086280A (ko) 반도체 패키지
JPH11297917A (ja) 半導体装置及びその製造方法
US7951651B2 (en) Dual flat non-leaded semiconductor package
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
JPH11354673A (ja) 半導体装置
KR20000034120A (ko) Loc형 멀티 칩 패키지와 그 제조 방법
KR0124827Y1 (ko) 기판실장형 반도체 패키지
KR100567045B1 (ko) 반도체 패키지
JPH0521649A (ja) 半導体装置
KR20000027519A (ko) 멀티 칩 패키지
KR100649443B1 (ko) 노출된 와이어를 갖는 반도체 칩 패키지와 그 반도체 칩패키지가 기판에 부착된 구조
KR100250148B1 (ko) 비지에이 반도체 패키지
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)
KR100308393B1 (ko) 반도체패키지및그제조방법
KR20000006787U (ko) 멀티 칩 패키지
KR19980020728A (ko) 열방출 리드를 갖는 반도체 칩 패키지용 리드 프레임
KR20020065735A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination