KR20000034120A - Loc형 멀티 칩 패키지와 그 제조 방법 - Google Patents

Loc형 멀티 칩 패키지와 그 제조 방법 Download PDF

Info

Publication number
KR20000034120A
KR20000034120A KR1019980051320A KR19980051320A KR20000034120A KR 20000034120 A KR20000034120 A KR 20000034120A KR 1019980051320 A KR1019980051320 A KR 1019980051320A KR 19980051320 A KR19980051320 A KR 19980051320A KR 20000034120 A KR20000034120 A KR 20000034120A
Authority
KR
South Korea
Prior art keywords
chip
lead
bonding
bonding pad
package
Prior art date
Application number
KR1019980051320A
Other languages
English (en)
Inventor
최일흥
최희국
김병만
방정호
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980051320A priority Critical patent/KR20000034120A/ko
Publication of KR20000034120A publication Critical patent/KR20000034120A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Abstract

본 발명은 LOC형 멀티 칩 패키지와 그 제조 방법에 관한 것으로, 본딩패드를 갖는 제 1칩과 제 2칩과, 말단이 소정의 간격으로 이격되어 마주보도록 배열되어 있으며 제 1칩의 본딩패드 형성면과 제 2칩의 본딩패드 형성면이 접착 수단에 의해 부착되는 리드와, 각각의 본딩패드와 리드를 전기적으로 연결하는 본딩와이어, 및 제 1칩의 본딩패드 형성면의 반대면이 외부로 노출되고 리드가 노출된 면을 갖도록 하여 제 1칩과 제 2칩 및 본딩 와이어를 포함하도록 형성된 패키지 몸체를 구비하는 것을 특징으로 한다. 이의 제조 방법은 ⒜리드들을 가로지르도록 하여 리드의 상하면에 각각 접착 테이프가 부착된 리드프레임을 준비하는 단계와, ⒝제 1칩을 리드의 일면에 부착하고 본딩패드와 리드를 와이어 본딩하는 단계와, ⒞본딩패드가 형성된 제 2칩을 제 1칩이 부착된 면의 반대쪽 리드의 면에 부착하고 리드와 제 2칩의 본딩패드를 와이어 본딩하는 단계와, ⒟제 1칩의 본딩패드가 형성된 면의 반대면이 노출되도록 하여 성형 수지로 패키지 몸체를 성형하는 단계, 및 ⒠패키지 몸체의 외부로 돌출된 리드를 절단하고 리드의 노출면을 도금하는 단계를 구비하는 것을 특징으로 한다. 이에 따르면, 크기나 두께가 크게 감소되어 고밀도 실장이 가능한 초박형의 멀티 칩 패키지를 구현할 수 있고, 기존의 반도체 조립 공정을 그대로 이용할 수 있어서 비용측면에서도 매우 효과가 있고 대량생산도 가능하다.

Description

ＬＯＣ형 멀티 칩 패키지와 그 제조 방법(Multi chip package of LOC type and manufacturing method thereof)
본 발명은 복수의 칩으로 구성되는 멀티 칩 패키지(multi chip package)에 관한 것으로서, 더욱 상세하게는 패키지 소형화와 박형화에 적합한 구조를 갖도록 하기 위하여 리드에 반도체 칩을 실장시킨 LOC(Lead On Chip)형 멀티 칩 패키지와 그 제조 방법에 관한 것이다.
일반적으로 멀티 칩 패키지는 집적도의 향상 및 다기능화를 위해 다수의 칩으로 하나의 반도체 칩 패키지화시킨 반도체 제품이다. 특히, 이 멀티 칩 패키지는 반도체 소자의 소형화 및 경량화가 요구되는 분야에서 적용되고 실장면적의 축소와 대용량화를 가져올 수 있는 구조의 패키지이다. 멀티 칩 패키지의 구조는 두 개의 반도체 칩을 한 개의 패키지 몸체 안에 구성하는 구조의 것이 보편화되어 있다. 종래의 멀티 칩 패키지의 두 가지 예를 소개하기로 한다.
도 1a는 종래 기술에 따른 멀티 칩 패키지의 일 실시예를 나타낸 단면도이고, 도 1b는 종래 기술에 따른 멀티 칩 패키지의 다른 실시예를 나타낸 단면도이다.
먼저, 도 1a에 도시된 종래의 멀티 칩 패키지(50)는 다이패드(55)의 상하면에 각각 반도체 칩(51,53)이 실장되어 있고, 그 반도체 칩(51,53)의 본딩패드(52,54)와 리드(56)가 본딩 와이어(57,58)에 의해 전기적으로 연결된 구조로서, 성형 수지로 패키지 몸체(59)를 구성하여 외부환경으로부터 반도체 칩(51,53)의 전기적 기능의 수행을 확보하고 있다. 그리고, 외부와의 전기적 연결을 위하여 리드(56)의 소정 부분이 패키지 몸체(59)의 외부로 돌출되어 있다.
이와 같은 멀티 칩 패키지(50)는 본딩 와이어(57,58)의 루프(loop) 높이를 안정적으로 유지할 수 있는 장점이 있으나, 반도체 칩(51,53)들의 본딩패드(52,54) 형성면이 서로 반대 방향을 향하도록 하여 다이패드(55)에 실장되기 때문에, 다이 본딩(die attache) 공정과 와이어 본딩 공정 등에서의 핸들링(Handling)이 어려운 단점이 있다.
또한 도 1b에 도시된 종래의 멀티 칩 패키지(60)는 다이패드(65)의 상면에 반도체 칩(61)이 실장되어 있고 그 반도체 칩(61)의 상면에 또 다른 반도체 칩(63)이 실장되어 각각의 반도체 칩(61,63)의 본딩패드들(62,64)과 리드(66)가 본딩 와이어(67,68)에 의해 전기적으로 연결된 구조로서, 앞의 예와 마찬가지로 패키지 몸체(69)에 의해 외부환경으로부터 보호되고 있으며, 리드(66)의 소정 부분이 패키지 몸체(69) 외부로 돌출되어 있다. 여기서, 다이패드(65)에 실장되는 반도체 칩(61)은 그 반도체 칩(61)의 상면에 실장되는 반도체 칩(63)의 크기보다는 커야하며, 본딩패드(62)가 가장자리에 배치되어 있는 형태인 에지패드(edge pad)형 반도체 칩이어야 하는 제약이 있다. 또한, 상부에 위치한 반도체 칩(63)과 리드(66)와의 거리가 멀기 때문에 본딩 와이어(68)의 길이가 길어지게 되는 단점이 있다.
그런데 최근 전자기기가 소형화와 박형화에 박차를 가하고 있는 추세에 있어서 위에 소개된 종래의 멀티 칩 패키지들의 구조로는 고밀도 실장 및 초박형의 패키지 구조에 부응할 수 없게 되었다. 기본적으로 외부 실장 수단에의 실장이 가능하도록 패키지 몸체의 외부로 돌출된 리드를 구비하여야 하고, 또한 본딩 와이어의 보호를 위한 소정의 두께의 패키지 몸체 영역이 확보되어야 하는 제약 때문이라고 할 수 있다.
본 발명의 목적은 최근의 전자기기의 소형화와 박형화에 대응될 수 있도록 그 크기와 두께를 크게 감소시킬 수 있는 구조의 멀티 칩 패키지와 그 제조 방법을 제공하는 데 있다.
도 1a는 종래 기술에 따른 멀티 칩 패키지의 일 실시예를 나타낸 단면도,
도 1b는 종래 기술에 따른 멀티 칩 패키지의 다른 실시예를 나타낸 단면도,
도 2는 본 발명에 따른 멀티 칩 패키지의 제 1실시예를 나타낸 단면도,
도 3a내지 도 7b는 본 발명에 따른 멀티 칩 패키지 제 1실시예의 제조 공정도,
도 8은 본 발명에 따른 멀티 칩 패키지의 제 2실시예를 나타낸 단면도,
도 9는 본 발명에 따른 멀티 칩 패키지의 제 3실시예를 나태낸 단면도,
도 10은 본 발명에 따른 멀티 칩 패키지의 제 4실시예를 나타낸 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10,30,31,32; 멀티 칩 패키지 11,23; 제 1칩
12,14,24; 본딩패드 13; 제 2칩
16; 도금층 17,18; 접착 테이프
19,20; 본딩 와이어 21; 패키지 몸체
22; 비전도성 코팅재 25; 리드프레임
26; 리드
상기 목적을 달성하기 위한 본 발명에 따른 멀티 칩 패키지는 본딩패드를 갖는 제 1칩과 제 2칩과, 일측 말단이 소정의 간격으로 이격되어 마주보도록 배열되어 있으며 제 1칩의 본딩패드 형성면이 일면에 그리고 제 2칩의 본딩패드 형성면이 반대쪽 면에 직접 소정의 접착 수단에 의해 부착되는 리드와, 제 1칩과 제 2칩의 본딩패드와 그에 대응되는 리드를 전기적으로 연결하는 본딩와이어, 및 제 1칩의 본딩패드 형성면의 반대면이 외부로 노출되고 리드가 노출된 면을 갖도록 하여 제 1칩과 제 2칩 및 본딩 와이어를 포함하도록 형성된 패키지 몸체를 구비하는 것을 특징으로 한다.
또한, 본 발명에 따른 LOC형 멀티 칩 패키지 제조 방법은 ⒜일측 말단이 소정의 간격으로 이격되어 마주보도록 배열되어 있는 복수의 리드를 가로지르도록 하여 리드의 상하면에 각각 접착 테이프가 부착되어 있는 리드프레임을 준비하는 단계와, ⒝본딩패드가 형성된 제 1칩을 리드의 일면에 부착하고 본딩패드와 리드를 와이어 본딩에 의해 전기적으로 연결하는 단계와, ⒞본딩패드가 형성된 제 2칩을 제 1칩이 부착된 면의 반대쪽 리드의 면에 부착하고 리드와 제 2칩의 본딩패드를 와이어 본딩에 의해 전기적으로 연결하는 단계와, ⒟제 1칩의 본딩패드가 형성된 면의 반대면이 노출되도록 하고 제 1칩과 제 2칩의 전기적 연결을 보호하도록 성형 수지로 패키지 몸체를 성형하는 단계, 및 ⒠패키지 몸체의 외부로 돌출된 리드를 절단하고 리드의 노출면을 도전성 금속으로 도금하는 단계를 구비하는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 LOC형 멀티 칩 패키지와 그 제조 방법을 보다 상세하게 설명하고자 한다.
도 2는 본 발명에 따른 멀티 칩 패키지의 제 1실시예를 나타낸 단면도이다.
도 2를 참조하면, 여기에 나타난 멀티 칩 패키지(10)는 제 1칩(11)과 제 2칩(13)이 리드(26)의 상하면에 접착 테이프(17,18)에 의해 실장되어 있고, 본딩 와이어(18,19)에 의해 각각의 칩(11,13)들이 리드(26)에 전기적으로 연결되어 있으며, 패키지 몸체(21)에 의해 외부환경으로부터 보호되고 있는 구조를 가지고 있다.
제 1칩(11)은 중앙에 본딩패드(12)가 배열되어 있는 센터 패드(center pad)형 반도체 칩으로서 본딩패드(12)가 형성된 면이 리드(26)의 일면에 부착되어 있다. 이때, 본딩패드(12)는 마주보는 리드(26)의 내측 말단 사이에서 리드(26)와 와이어 본딩되고 있다. 제 2칩(13)은 가장자리 영역에 본딩패드가 배열되어 있는 에지 패드형 반도체 칩으로서 본딩패드(14)가 형성된 면의 반대쪽 면이 제 1칩(11)이 부착된 반대쪽 리드(26)의 면에 부착되어 있다. 그리고, 제 2칩(13)의 본딩패드(14)가 그에 대응되는 리드(26)와 와이어 본딩되어 있다. 제 1칩(11)과 제 2칩(13)의 와이어 본딩은 제 2칩(13)이 부착된 리드(26)의 면에서 동일하게 이루어진다.
한편 패키지 몸체(21)는 리드(26)가 패키지 몸체(21)의 외부로 돌출되지 않고 패키지 몸체(21)로부터 노출되도록 함과 동시에 제 1칩(11)의 밑면이 외부로 노출되도록 하여 성형수지로 형성되어 있다. 그리고, 리드(26)의 노출면에는 전기 전도성이 우수한 금속으로 도금층(16)이 형성되어 있다.
이와 같은 멀티 칩 패키지는 다음과 같은 단계들에 의해 제조될 수 있다.
도 3a내지 도 7b는 본 발명에 따른 멀티 칩 패키지 제 1실시예의 제조 공정도이다.
도 3a와 도 3b를 참조하면, 먼저 접착 테이프(17,18)가 부착된 LOC형 리드프레임(25)을 준비한다. LOC형 리드프레임(25)은 복수의 리드(26)가 그 내측 말단이 소정의 간격으로 이격되어 마주보도록 배열되어 있는 것으로 일반적인 리드프레임에서 볼 수 있는 다이패드를 가지고 있지 않다. 여기에서 리드프레임(25)은 양방향으로 리드(26)들이 배열되어 있는 형태의 것으로서 내측의 소정 부분이 다운-셋(down-set)되어 있다. 접착 테이프(17,18)는 복수의 리드(26)를 가로지르도록 하여 다운-셋된 리드(26)의 상하면에 각각 부착되어 있다.
도 4a와 도 4b를 참조하면, 다음에 센터패드형의 제 1칩(11)을 리드(26)에 부착하고 그 본딩패드(12)와 리드(26)를 와이어 본딩한다. 센터패드형의 제 1칩(11)과 리드(26)의 부착에는 리드(26)에 부착되어 있는 접착 테이프(17)를 이용하며 본딩패드(12)가 리드(26) 사이에 위치하도록 부착시킨다. 그리고, 제 1칩(11)의 본딩패드(12)를 제 1칩(11)이 부착된 면의 반대쪽 리드(26)의 면에 본딩 와이어(19)로 와이어 본딩한다.
도 5a와 도 5b를 참조하면, 제 1칩(11)의 부착과 와이어 본딩이 완료되면 에지패드형의 제 2칩(13)을 부착하고 와이어 본딩한다. 제 2칩(13)의 부착은 제 1칩(11)이 부착된 리드(26)의 반대쪽 면에서 접착 테이프(18)에 의해 이루어진다. 제 2칩(13)의 본딩패드(14)와 리드(26)의 와이어 본딩은 제 1칩(11)과 와이어 본딩에 이용되고 있는 동일한 면에 이루어지며, 제 2칩(13)이 제 1칩(11)의 와이어 본딩된 부분의 상부에 위치하게 된다.
도 6a와 도 6b를 참조하면, 제 1칩(11)과 제 2칩(13)의 부착과 전기적 연결이 완료되면 외부환경으로부터의 보호를 위하여 성형수지로 패키지 몸체(21)를 형성한다. 이때, 제 1칩(11)의 본딩패드(12)가 형성된 면의 반대면이 노출되도록 하고 리드(26)의 일면도 노출되도록 하여 패키지 몸체(21)를 형성한다.
도 7a와 도 7b를 참조하면, 패키지 몸체(21)의 형성이 완료되면 리드(26)의 패키지 몸체로부터 돌출된 부분을 절단하여 패키지 몸체(21)로부터 돌출된 부분이 없게 하고 절단된 면과 노출된 면을 전기 전도성이 우수한 금속으로 도금하여 도금층(16)을 형성하면 최종적인 멀티 칩 패키지(10)가 완성된다.
이상의 실시예에서와 같은 멀티 칩 패키지는 외부 실장 수단에 실장을 리드의 노출면에 형성된 도금층을 이용하기 때문에 종래와 같이 외부로 돌출될 필요가 없어 전체적인 패키지의 크기를 감소시킬 수 있다. 또한, 제 1칩의 밑면이 외부로 노출되도록 하여 패키지 두께가 감소되었고 동시에 우수한 열방출 효과를 낼 수 있다.
도 8은 본 발명에 따른 멀티 칩 패키지의 제 2실시예를 나타낸 단면도이고, 도 9는 본 발명에 따른 멀티 칩 패키지의 제 3실시예를 나태낸 단면도이며, 도 10은 본 발명에 따른 멀티 칩 패키지의 제 4실시예를 나타낸 단면도이다.
본 발명에 의한 멀티 칩 패키지는 위 실시예에 제한되지 않고 본 발명의 기술적 사상을 벗어나지 않는 범위에서 다양한 변형 실시가 가능하다. 도 8에서와 같이 제 1칩(11)의 본딩패드(12)와 리드(26)를 연결하는 본딩 와이어(19)를 보호하기 위해 비전도성 코팅재(22)로 봉지된 멀티 칩 패키지(30)와, 제 9도에서와 같이 제 2칩(13)의 실장이 접착 테이프 대신에 접착제(28)에 의해 이루어지도록 하고 그 접착제(28)가 제 1칩(11)과 와이어 본딩된 부분을 봉지하도록 하는 멀티 칩 패키지(32)는 패키지 신뢰성을 향상시킬 수 있다. 그리고, 제 10도에서와 같이 제 1칩(23)을 센터패드형의 반도체 칩을 사용하지 않고 에지패드형의 반도체 칩을 사용한 구조의 멀티 칩 패키지(31)도 그 예이다. 본딩패드(24)와 리드(26)의 전기적 연결은 역시 와이어 본딩에 의해 이루어질 수 있다.
이상과 같은 본 발명에 의한 LOC형 멀티 칩 패키지와 그 제조 방법에 따르면 크기나 두께가 크게 감소되어 고밀도 실장이 가능한 초박형의 멀티 칩 패키지를 구현할 수 있다. 또한, 그 제조 공정이 기존의 반도체 조립 공정을 그대로 이용할 수 있어서 비용측면에서도 매우 효과가 있고 대량생산도 가능한 이점(利點)이 있다.

Claims (10)

  1. 본딩패드를 갖는 제 1칩과 제 2칩;
    일측 말단이 소정의 간격으로 이격되어 마주보도록 배열되어 있으며 상기 제 1칩의 본딩패드 형성면이 일면에 그리고 상기 제 2칩의 본딩패드 형성면이 반대쪽 면에 직접 소정의 접착 수단에 의해 부착되는 리드;
    상기 제 1칩과 제 2칩의 본딩패드와 그에 대응되는 상기 리드를 전기적으로 연결하는 본딩와이어; 및
    상기 제 1칩의 본딩패드 형성면의 반대면이 외부로 노출되고 상기 리드가 노출된 면을 갖도록 하여 상기 제 1칩과 제 2칩 및 본딩 와이어를 포함하도록 형성된 패키지 몸체;
    를 구비하는 것을 특징으로 하는 LOC형 멀티 칩 패키지.
  2. 제 1항에 있어서, 상기 제 1칩은 본딩패드가 중앙에 형성되어 상기 있고, 상기 제 2칩은 본딩패드가 가장자리에 형성되어 있는 것을 특징으로 하는 LOC형 멀티 칩 패키지.
  3. 제 1항에 있어서, 상기 리드의 노출된 면에 도금층이 형성되어 있는 것을 특징으로 하는 LOC형 멀티 칩 패키지.
  4. 제 1항 또는 제 2항에 있어서, 상기 제 1칩의 본딩패드와 상기 리드를 전기적으로 연결하는 상기 본딩 와이어는 비전도성 코팅재로 봉지되는 것을 특징으로 하는 LOC형 멀티 칩 패키지.
  5. 제 1항에 있어서, 상기 제 1칩과 상기 제 2칩은 본딩패드가 가장자리에 형성되어 있는 것을 특징으로 하는 LOC형 멀티 칩 패키지.
  6. 제 5항에 있어서, 상기 본딩패드와 상기 리드를 전기적으로 연결하는 와이어 본딩은 상기 리드의 동일면에서 이루어지는 것을 특징으로 하는 LOC형 멀티 칩 패키지.
  7. 제 1항에 있어서, 상기 제 2칩과 상기 리드의 접착 수단은 비전도성 접착제이며, 상기 접착제가 상기 제 1칩과 상기 리드의 와이어 본딩된 부분을 봉지하는 것을 특징으로 하는 LOC형 멀티 칩 패키지.
  8. ⒜일측 말단이 소정의 간격으로 이격되어 마주보도록 배열되어 있는 복수의 리드를 가로지르도록 하여 상기 리드의 상하면에 각각 접착 테이프가 부착되어 있는 리드프레임을 준비하는 단계;
    ⒝본딩패드가 형성된 제 1칩을 상기 리드의 일면에 부착하고 상기 본딩패드와 상기 리드를 와이어 본딩에 의해 전기적으로 연결하는 단계;
    ⒞본딩패드가 형성된 제 2칩을 상기 제 1칩이 부착된 면의 반대쪽 상기 리드의 면에 부착하고 상기 리드와 상기 제 2칩의 본딩패드를 와이어 본딩에 의해 전기적으로 연결하는 단계;
    ⒟상기 제 1칩의 본딩패드가 형성된 면의 반대면이 노출되도록 하고 상기 제 1칩과 상기 제 2칩의 전기적 연결을 보호하도록 성형 수지로 패키지 몸체를 성형하는 단계;
    ⒠상기 패키지 몸체의 외부로 돌출된 리드를 절단하고 상기 패키지 몸체의 외부로 노출된 면을 전기 전도성 금속으로 도금하는 단계;
    를 구비하는 것을 특징으로 하는 LOC형 멀티 칩 패키지 제조 방법.
  9. 제 8항에 있어서, 상기 ⒝단계는 상기 제 1칩이 본딩패드가 중앙에 형성되어 있는 반도체 칩으로서 마주보는 상기 리드의 사이에 본딩패드가 배치되도록 부착되는 것을 특징으로 하는 LOC형 멀티 칩 패키지 제조 방법.
  10. 제 8항에 있어서, 상기 ⒠단계는 상기 리드의 절단면이 상기 패키지 몸체의 외주면과 동일면상에 위치하도록 절단되는 것을 특징으로 하는 LOC형 멀티 칩 패키지 제조 방법.
KR1019980051320A 1998-11-27 1998-11-27 Loc형 멀티 칩 패키지와 그 제조 방법 KR20000034120A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980051320A KR20000034120A (ko) 1998-11-27 1998-11-27 Loc형 멀티 칩 패키지와 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980051320A KR20000034120A (ko) 1998-11-27 1998-11-27 Loc형 멀티 칩 패키지와 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20000034120A true KR20000034120A (ko) 2000-06-15

Family

ID=19560070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980051320A KR20000034120A (ko) 1998-11-27 1998-11-27 Loc형 멀티 칩 패키지와 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20000034120A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100501878B1 (ko) * 2000-06-12 2005-07-18 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100525450B1 (ko) * 2001-02-14 2005-11-02 앰코 테크놀로지 코리아 주식회사 반도체 칩 적층형 반도체 패키지
KR100542672B1 (ko) * 2000-06-12 2006-01-12 앰코 테크놀로지 코리아 주식회사 반도체패키지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100501878B1 (ko) * 2000-06-12 2005-07-18 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100542672B1 (ko) * 2000-06-12 2006-01-12 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100525450B1 (ko) * 2001-02-14 2005-11-02 앰코 테크놀로지 코리아 주식회사 반도체 칩 적층형 반도체 패키지

Similar Documents

Publication Publication Date Title
US6853070B2 (en) Die-down ball grid array package with die-attached heat spreader and method for making the same
KR100477020B1 (ko) 멀티 칩 패키지
US5800958A (en) Electrically enhanced power quad flat pack arrangement
US6175149B1 (en) Mounting multiple semiconductor dies in a package
US6545347B2 (en) Enhanced leadless chip carrier
US7557454B2 (en) Assemblies with bond pads of two or more semiconductor devices electrically connected to the same surface of a plurality of leads
JP4195804B2 (ja) デュアルダイパッケージ
US6396129B1 (en) Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package
US6501161B1 (en) Semiconductor package having increased solder joint strength
KR100391094B1 (ko) 듀얼 다이 패키지와 그 제조 방법
KR20030027413A (ko) 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법
US5134459A (en) Lead frame for semiconductor device
JPS6042620B2 (ja) 半導体装置の封止体
KR20000034120A (ko) Loc형 멀티 칩 패키지와 그 제조 방법
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
KR20000040586A (ko) 회로배선이 형성된 기판을 갖는 멀티 칩 패키지
KR19990086280A (ko) 반도체 패키지
KR200295664Y1 (ko) 적층형반도체패키지
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR200286322Y1 (ko) 반도체패키지
KR0185571B1 (ko) 내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임 및 그를 이용한 반도체 칩 패키지
KR20000040218A (ko) 멀티 칩 패키지
KR100567045B1 (ko) 반도체 패키지
KR19990016571A (ko) 고방열 리드 온 칩 패키지
KR100273226B1 (ko) 버텀리드패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid