KR100273226B1 - 버텀리드패키지 - Google Patents
버텀리드패키지 Download PDFInfo
- Publication number
- KR100273226B1 KR100273226B1 KR1019970049039A KR19970049039A KR100273226B1 KR 100273226 B1 KR100273226 B1 KR 100273226B1 KR 1019970049039 A KR1019970049039 A KR 1019970049039A KR 19970049039 A KR19970049039 A KR 19970049039A KR 100273226 B1 KR100273226 B1 KR 100273226B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- lead frame
- package
- semiconductor chip
- molding
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 버텀리드 패키지에 관한 것으로, 종래에는 본드패드가 칩의 양측 사이드(side)에 부착되어 있고, 리드 프레임 위에 위치하고 있는 인너리드가 칩의 바깥쪽으로 위치함에 따라 패키지의 크기를 축소하는데 어려움이 있었고, 패키지 구조내에 열방출 경로가 없어 하이 파워 디바이스(High Power Device)의 적용이 어려운 문제점이 있었던바, 본 발명의 버텀리드 패키지는 외부와의 전기적인 신호연결을 위한 아웃 리드가 반도체 칩의 상부에 위치하도록 리드 프레임을 반도체 칩에 부착하고, 리드 프레임의 일단을 외부로 노출시킴으로써, 패키지의 크기를 줄이고 리드 프레임을 외부로의 열전달 경로로 사용하여 열방출이 가능하도록 한 것이다.
Description
본 발명은 반도체 패키지에 관한 것으로, 특히 보텀 리드(bottom lead)로 기판에 실장시키는 버텀리드 패키지에 관한 것이다.
첨부한 도 1은 종래의 버텀리드 패키지(Bottom Leaded Plastic) 패키지의 구조를 보인 종단면도로서, 이에 도시한 바와 같이 종래의 버텀리드 패키지는 리드 프레임 (4)의 상면에 부착된 양면 접착성 테이프(6)가 칩(3)의 가장자리와 접착고정되어 있고, 상기 칩(3)의 본드패드(7)와 리드 프레임(4)의 인너리드가 와이어(1)를 통하여 전기적으로 연결되어 있으며 상기 칩(3)과 리드 프레임(4)이 에폭시 몰딩 컴파운드(epoxy molding compound)(2)로 일정면적 몰딩되어 있다.
상기 칩(3)과 본딩되는 리드 프레임(4)의 칩 본딩부의 반대측은 패키지 몸체의 외부로 드러나도록 몰딩되어 보텀 리드(bottom lead)(5)를 이루고 있으며 상기 리드 프레임(4)의 인너리드의 외측은 패키지 몸체의 외부로 드러나도록 몰딩되어 있다.
그러나, 상기와 같은 종래의 버텀리드 패키지는 본드패드(7)가 칩(3)의 양측 사이드(side)에 부착되어 있고, 리드 프레임(4) 위에 위치하고 있는 인너리드가 칩(3)의 바깥쪽으로 위치함에 따라 패키지의 크기를 축소하는데 어려움이 있었고, 패키지 구조내에 열방출 경로가 없어 하이 파워 디바이스(High Power Device)의 적용이 어려운 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 감안하여 안출한 것으로서, 패키지의 크기를 줄임과 아울러 리드 프레임을 외부로의 열전달 경로로 사용하여 열방출이 가능한 버텀리드 패키지를 제공하는데 그 목적이 있다.
또한 본 발명은 다수개의 패키지를 적층형으로 실장 사용할 수 있도록 함으로써 실장 밀도를 높일 수 있도록 하는 데 목적이 있다.
도 1은 종래의 버텀리드 패키지의 구조를 보인 종단면도.
도 2는 본 발명의 버텀리드 패키지의 구조를 보인 종단면도.
도 3a 내지 도 3d는 본 발명의 버텀리드 패키지의 다른 실시례를 도시한 종단면도.
도 4는 본 발명의 버텀리드 패키지가 적층된 것을 도시한 종단면도.
(도면의 주요부분에 대한 부호의 설명)
1; 와이어 2; 몰딩부
3; 반도체 칩 7; 본드패드
10; 리드 프레임 11 : 인너 리드
12 : 아웃 리드 13 : 측면절곡부
14 : 하면절곡부
상기와 같은 본 발명의 목적을 달성하기 위하여 본드패드가 구비된 반도체 칩과, 외부와의 전기적인 신호연결을 위한 아웃 리드가 상기 반도체 칩의 상부에 위치하도록 상기 반도체 칩에 부착되는 리드 프레임과, 상기 본드패드와 상기 리드 프레임의 인너 리드를 전기적으로 연결하는 와이어와, 상기 칩과 상기 리드 프레임을 포함하는 일정 면적을 몰딩하는 몰딩부로 되는 버텀리드 패키지에 있어서, 상기 리드 프레임은 상기 몰딩부의 측면을 따라 절곡되어 외부로 노출되는 측면노출부가 일체로 형성된 것을 특징으로 하는 버텀리드 패키지가 제공된다.
또한 상기 리드 프레임의 측면노출부의 끝단에는 상기 몰딩부의 하면을 따라 절곡되어 외부로 노출되는 하면절곡부가 일체로 연장 형성된다.
상기 하면절곡부는 상기 아웃 리드의 직하방의 위치까지 연장 형성된다.
이하, 본 발명의 버텀리드 패키지를 첨부한 도면을 참조로 하여 상세히 설명하면 다음과 같다.
본 발명의 버텀리드 패키지는, 도 2에 도시한 바와 같이, 본드패드(7)가 구비된 반도체 칩(3)과, 외부와의 전기적인 신호연결을 위한 아웃 리드(out lead)가 상기 반도체 칩(3)의 상부에 위치하도록 상기 반도체 칩(3)에 부착되는 리드 프레임(10)과, 상기 본드패드(7)와 상기 리드 프레임(10)의 인너 리드(inner lead)를 전기적으로 연결하는 와이어(1)와, 상기 칩(3)과 상기 리드 프레임(10)을 포함하는 일정 면적을 몰딩하는 몰딩부(2)로 구성된다.
상기와 같은 구성을 가진 본 발명의 버텀리드 패키지의 제조방법을 설명하면 다음과 같다.
본 발명의 버텀리드 패키지는 외부와의 전기적인 신호연결을 위한 아웃 리드(11)가 반도체 칩(3)의 상부에 위치하도록 하여 상기 반도체 칩(3)에 리드 프레임(10)을 부착하는 단계와, 상기 반도체 칩(3)과 상기 리드 프레임(10)의 인너 리드(11)를 전기적으로 연결되도록 와이어(1)로 연결하는 단계와, 상기 아웃 리드(12)를 제외한 상기 리드 프레임(10)과 상기 반도체 칩(3)을 포함하는 일정 면적을 몰딩하는 단계의 순서로 제조되는 것이다.
첨부한 도 3a 내지 도 3d는 본 발명의 다른 실시례를 도시한 종단면도로서, 도 3a는 리드 프레임(10)의 아웃 리드의 반대측 일단이 패키지 몸체의 외부로 노출되도록 상기 리드 프레임(10)의 일단이 몰딩부(2)와 일직선을 이루도록 절단된 것을 보여준다.
상기와 같이 패키지의 양측면이 절단되면 칩(3)의 크기와 패키지의 크기가 비슷한 칩 사이즈 패키지(chip size package)를 구현할 수 있다.
첨부한 도 3b는 본 발명의 리드 프레임의 또 다른 실시례로서, 리드 프레임(10)을 통한 열전달 효과를 높이기 위해서 상기 리드 프레임(10)의 아웃 리드(12)의 반대측 일단이 패키지의 외부로 돌출된 상태에서 상기 몰딩부(2)의 측면을 따라 절곡되어 몰딩부(2)에 부착되며 패키지 몸체의 외부로 노출된 측면절곡부(13)를 형성한 것이다.
첨부한 도 3c는 도 3b에서와 같이 열방출을 위한 리드 프레임(10)의 탄성복원력을 최소로하기 위하여 측면절곡부(13)의 끝단에 몰딩부(2)의 하면을 따라 내측으로 절곡되는 하면절곡부(14)를 형성한 것이다.
또한, 첨부한 도 3d는 상기 몰딩부(2)의 형상을 따라 하방향과 내측방향으로 2차 절곡된 리드 프레임(10)의 하면절곡부(14)를 상기 아웃 리드(12)의 직하방의 위치까지 연장하여 다수개의 적층된 상태로 실장할 수 있도록 한 것이다.
즉, 본 실시례에서는 도 4에 도시한 바와 같이 다수개의 패키지를 적층하였을 때 상층 패키지의 하면절곡부(14)가 측면노출부(13)을 통해 하층 패키지의 아웃 리드(12)에 전기적으로 접속되는 상태로 적층되므로 실장 밀도를 높일 수 있게 되는 것이다.
본 발명의 버텀리드 패키지에 의하면 패키지의 크기를 줄여 작은 실장면적을 가질 수 있으며 리드 프레임을 열방출이 가능한 히트 싱크(heat sink)로 사용함으로써 하이 파워 디바이스(High Power Device)의 적용이 가능한 효과가 있다. 또한 다수개의 반도체 패키지를 적층형으로 실장함으로써 실장 밀도를 높일 수 있게 되는 효과가 있다.
Claims (3)
- 본드패드가 구비된 반도체 칩과, 외부와의 전기적인 신호연결을 위한 아웃 리드가 상기 반도체 칩의 상부에 위치하도록 상기 반도체 칩에 부착되는 리드 프레임과, 상기 본드패드와 상기 리드 프레임의 인너 리드를 전기적으로 연결하는 와이어와, 상기 칩과 상기 리드 프레임을 포함하는 일정 면적을 몰딩하는 몰딩부로 되는 버텀리드 패키지에 있어서, 상기 리드 프레임의 아웃 리드는 상기 몰딩부의 측면을 따라 절곡되어 외부로 노출되는 측면노출부가 일체로 형성된 것을 특징으로 하는 버텀리드 패키지.
- 제1항에 있어서, 상기 아웃 리드의 측면노출부의 끝단에는 상기 몰딩부의 하면을 따라 절곡되어 외부로 노출되는 하면절곡부가 일체로 연장 형성된 것을 특징으로 하는 버텀리드 패키지.
- 제 1 항에 있어서, 상기 아웃 리드의 측면노출부의 하면절곡부는 상기 아웃 리드의 직하방의 위치까지 연장 형성된 것을 특징으로 하는 버텀리드 패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970049039A KR100273226B1 (ko) | 1997-09-26 | 1997-09-26 | 버텀리드패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970049039A KR100273226B1 (ko) | 1997-09-26 | 1997-09-26 | 버텀리드패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990026748A KR19990026748A (ko) | 1999-04-15 |
KR100273226B1 true KR100273226B1 (ko) | 2000-12-15 |
Family
ID=19521748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970049039A KR100273226B1 (ko) | 1997-09-26 | 1997-09-26 | 버텀리드패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100273226B1 (ko) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960003135U (ko) * | 1994-06-08 | 1996-01-22 | 버텀 리드형 반도체 패키지 |
-
1997
- 1997-09-26 KR KR1019970049039A patent/KR100273226B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960003135U (ko) * | 1994-06-08 | 1996-01-22 | 버텀 리드형 반도체 패키지 |
Also Published As
Publication number | Publication date |
---|---|
KR19990026748A (ko) | 1999-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5646831A (en) | Electrically enhanced power quad flat pack arrangement | |
US6215175B1 (en) | Semiconductor package having metal foil die mounting plate | |
KR970006533B1 (ko) | 반도체장치 및 그 제조방법 | |
US6271581B2 (en) | Semiconductor package structure having universal lead frame and heat sink | |
JP3943165B2 (ja) | チップ・スタックおよびコンデンサ取付の配置 | |
JPH113957A (ja) | 薄型パワーテープボールグリッドアレイパッケージ | |
KR100273226B1 (ko) | 버텀리드패키지 | |
JPS6318860B2 (ko) | ||
JPH03238852A (ja) | モールド型半導体集積回路 | |
KR100549312B1 (ko) | 반도체패키지 및 그 제조 방법 | |
KR0159965B1 (ko) | 히트싱크가 내장된 반도체 패키지 | |
JPS634652A (ja) | 半導体装置 | |
KR200154509Y1 (ko) | 열방출형 반도체 패키지 | |
KR200169730Y1 (ko) | 반도체 패키지의 리드프레임 | |
KR100431501B1 (ko) | 고전력 패키지 구조 및 제조 방법 | |
KR0156513B1 (ko) | 반도체패키지 | |
KR100343462B1 (ko) | 열방출이 용이한 칩 사이즈 패키지 | |
KR20000034120A (ko) | Loc형 멀티 칩 패키지와 그 제조 방법 | |
KR0185571B1 (ko) | 내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임 및 그를 이용한 반도체 칩 패키지 | |
KR200286322Y1 (ko) | 반도체패키지 | |
KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
KR960002764A (ko) | 캐패시터를 구비한 반도체 패키지 및 그 제조방법 | |
JPH0366150A (ja) | 半導体集積回路装置 | |
JP2504262Y2 (ja) | 半導体モジュ―ル | |
KR950004510A (ko) | 버텀리드형 반도체 패키지의 구조 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |