JPH03238852A - モールド型半導体集積回路 - Google Patents

モールド型半導体集積回路

Info

Publication number
JPH03238852A
JPH03238852A JP3537790A JP3537790A JPH03238852A JP H03238852 A JPH03238852 A JP H03238852A JP 3537790 A JP3537790 A JP 3537790A JP 3537790 A JP3537790 A JP 3537790A JP H03238852 A JPH03238852 A JP H03238852A
Authority
JP
Japan
Prior art keywords
integrated circuit
mold resin
semiconductor integrated
lead
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3537790A
Other languages
English (en)
Inventor
Keiichi Hirai
平井 敬一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3537790A priority Critical patent/JPH03238852A/ja
Publication of JPH03238852A publication Critical patent/JPH03238852A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、モールド型半導体集積回路に関し、特に半導
体集積回路がらの発熱量の多い電力半導体集積回路のプ
リント板等への実装時の放熱効果の改善に関する。
〔従来の技術〕
従来、モールド型半導体集積回路は、半導体集積回路チ
ップをリードフレームの一部に搭載し、残りのリードフ
レームにワイヤボンディングによりチップとリードフレ
ーム間を電気的に接続し、全体をモールド樹脂でカバー
した構造を有していた。この種のモールド型半導体集積
回路には、半導体集積回路チップを搭載しているリード
フレームの裏面がモールド樹脂の表面に露出しているも
のもあった。
〔発明が解決しようとする課題〕
上述した従来のモールド型半導体集積回路がらの放熱は
、プリント板等に実装後は、リードフレームを通じての
外部への放熱およびモールド樹脂表面からの放熱によっ
ていた。またチップ搭載リードフレームが表面に露出し
ている半導体集積回路台の場合は、リードフレームをプ
リント板へ半田付することにより更に放熱していた。
上述の放熱方法では、増々高機能・高集積・高密度化し
、また高スピード化する半導体集積回路においては、発
熱量の増大ないし発熱密度の増大は避は難く、放熱効果
が不十分であった。この放熱不足を改善するためにモー
ルド樹脂の表面に外付ラジェータを接着する放熱方法等
がとられているが、これもモールド樹脂の熱伝導性が悪
いため、必ずしも十分とは言えなかった。
〔課題を解決するための手段〕
本発明のモールド型半導体集積回路は、半導体集積回路
チップと、このチップを搭載し、あるいは外部に電気端
子を引き出すためのリート端子を構成するリードフレー
ムと、これらをカバーするモールド樹脂とを有し、さら
に前記チップを搭載しているリードフレームに接続した
放熱板をモールド樹脂内に有し、その−面はモールド樹
脂表面に露出している。放熱板は基板リードを折り曲げ
て形成してもよいし、別体を基板リードに接着すること
により設けてもよい。
上述した本発明のモールド型半導体集積回路のモールド
樹脂表面に露出している放熱板に、外部ラジェータを接
着することにより、従来の集積回路に比べて著しく放熱
効果が改善されることが期待される。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図(a>、(b)、(c)は本発明の第1の実施例
の夫々正面図、縦断面図および横断面図である。半導体
集積回路チップ1はリードフレーム上の基板リード2上
に接着搭載され、リードフレーム上の8本のリード端子
3と金線等の細線4により接続され、モールド樹脂5に
よりカバーされ封着されている。第1図(a)、(b)
(c)かられかるように、基板リード2はその一端部は
折り曲げられ、半導体集積回路チップ1の放熱板22と
してモールド樹脂5の表面に露出している。また基板リ
ード2の他端部の先端21およびリード端子3の先端は
モールド樹脂の外で折り曲られてプリント配線板等への
半田付実装が容易にされるように、モールド樹脂の他の
表面とほぼ同一平面上に曲られている。
第2図は本発明の第1の実施例、すなわち第1図(a)
、(b)、(C)のモールド型半導体集積回路をプリン
ト配線板に実装した一例の側面図を示す、モールド樹脂
より外部に出ている基板リードの先端21及びリード端
子3がプリント配線板6に半田付されており、集積回路
チップ1から熱を逃すための放熱板22が露出している
モールド樹脂5の表面には接着剤8を介して外付ラジェ
ータ7が接着されている。半導体集積回路チップからの
発熱は、基板リード2を伝わり先端21を経てプリント
配線板へ、またモールド樹脂リード端子を介してプリン
ト配線板へと発散して行くばかりでなく本発明の特徴で
ある基板リードと接続されているモールド樹脂的放熱板
22を介して直接に外付ラジェータへの発散して行くこ
とができる。
次に本発明の第2の実施例について説明する。
第2の実施例は、前述の第1の実施例の第1図(a)、
(b)、(c)において、モールド樹脂5の表面に露出
している放熱板22を第1の実施例のように基板リード
を折り曲げて延長して作るのではなく、半導体集積回路
チップ1を完全に覆うように別の金属板を基板リードに
接着または溶接したものである。第2の実施例はチップ
1を基板リード2に接着搭載し、リード端子3に細線4
により電気的接続した後に基板リード2の一部に放熱板
22を接着または溶接して作ることができ、その他の構
造は第1の実施例と全く同様である。第2の実施例はチ
ップ1の表面をも完全に覆うことができるので、放熱板
22の面積をモールド樹脂表面積−杯に広く取ることが
でき、モールド樹脂表面からの熱放散は第1の実施例よ
りすぐれている。
なお、第1および第2の実施例のように必ずしも基板リ
ードを外部により出さなくともよく、また基板リードが
モールド樹脂の他の面に露出している構造でも良い。ま
た第2図におけるモールド樹脂表面と外付ラジェータと
の接着剤としては、半田付によっても良い。
〔発明の効果〕
以上説明したように本発明のモールド型半導体集積回路
は、モールド樹脂内にチップ搭載リード以外に、もう−
個の放熱板を有しており、しかもその−面がモールド樹
脂表面に露出しているので、この放熱板に外付ラジェー
タを接着することにより、高密度、熱消費の多い電力型
ICの放熱性を大幅に改善することができ、集積回路の
信頼性向上に多大の貢献をすることができる。
21・・・基板リードの先端、22・・・放熱板、3・
・・リード端子、4・・・細線、5・・・モールド樹脂
、6・・・プリント配線板、7・・・外付ラジェータ、
8・・・接着剤。

Claims (1)

  1. 【特許請求の範囲】 1、半導体集積回路チップと、このチップを搭載し外部
    に電気端子を取り出すために設けられたリードフレーム
    と、前記チップとリードフレームをカバーしてなるモー
    ルド樹脂とを有するモールド型半導体集積回路において
    、前記チップを搭載しているリードフレームと接続され
    た放熱板が、前記モールド樹脂内に設けられ、該放熱板
    の一面はモールド樹脂の外面に露出していることを特徴
    とするモールド型半導体集積回路。 2、前記放熱板が半導体集積回路チップを搭載している
    基板リードを折り曲げることによって形成されている請
    求項1記載のモールド型半導体集積回路。
JP3537790A 1990-02-15 1990-02-15 モールド型半導体集積回路 Pending JPH03238852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3537790A JPH03238852A (ja) 1990-02-15 1990-02-15 モールド型半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3537790A JPH03238852A (ja) 1990-02-15 1990-02-15 モールド型半導体集積回路

Publications (1)

Publication Number Publication Date
JPH03238852A true JPH03238852A (ja) 1991-10-24

Family

ID=12440212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3537790A Pending JPH03238852A (ja) 1990-02-15 1990-02-15 モールド型半導体集積回路

Country Status (1)

Country Link
JP (1) JPH03238852A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000039046A (ko) * 1998-12-10 2000-07-05 밍 루 히트싱크 부착방법
JP2007150044A (ja) * 2005-11-29 2007-06-14 Denso Corp 半導体装置
WO2009005108A1 (ja) * 2007-06-29 2009-01-08 Koa Corporation 抵抗器
JP2009158794A (ja) * 2007-12-27 2009-07-16 Toyoda Gosei Co Ltd 発光装置
WO2013178380A1 (de) * 2012-05-30 2013-12-05 Robert Bosch Gmbh Elektronikmodul sowie verfahren zur herstellung eines solchen elektronikmoduls, sowie elektronisches steuergerät mit einem solchen elektronikmodul
WO2014188632A1 (ja) * 2013-05-23 2014-11-27 パナソニック株式会社 放熱構造を有する半導体装置および半導体装置の積層体

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000039046A (ko) * 1998-12-10 2000-07-05 밍 루 히트싱크 부착방법
JP2007150044A (ja) * 2005-11-29 2007-06-14 Denso Corp 半導体装置
WO2009005108A1 (ja) * 2007-06-29 2009-01-08 Koa Corporation 抵抗器
US8149082B2 (en) 2007-06-29 2012-04-03 Koa Corporation Resistor device
JP5320612B2 (ja) * 2007-06-29 2013-10-23 コーア株式会社 抵抗器
JP2009158794A (ja) * 2007-12-27 2009-07-16 Toyoda Gosei Co Ltd 発光装置
WO2013178380A1 (de) * 2012-05-30 2013-12-05 Robert Bosch Gmbh Elektronikmodul sowie verfahren zur herstellung eines solchen elektronikmoduls, sowie elektronisches steuergerät mit einem solchen elektronikmodul
WO2014188632A1 (ja) * 2013-05-23 2014-11-27 パナソニック株式会社 放熱構造を有する半導体装置および半導体装置の積層体

Similar Documents

Publication Publication Date Title
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US20010045644A1 (en) Semiconductor package having heat sink at the outer surface
JP3251323B2 (ja) 電子回路デバイス
US20010002320A1 (en) Extended lead package
JPH03238852A (ja) モールド型半導体集積回路
JPH0773122B2 (ja) 封止型半導体装置
JPH0661372A (ja) ハイブリッドic
JPH11274358A (ja) 電子部品用基板
JPH04114455A (ja) 半導体装置及びその実装構造
JPS6063952A (ja) レジン封止半導体装置の実装方法
JPH03266456A (ja) 半導体チップ用放熱部材及び半導体パッケージ
JPS58122753A (ja) 高密度チツプキヤリア
JPS6329413B2 (ja)
JP2005327791A (ja) 半導体装置およびその実装構造
JPS6217382B2 (ja)
JPH01282846A (ja) 混成集積回路
JP2771575B2 (ja) 混成集積回路
JP2004247669A (ja) 半導体装置の実装構造
JPH0497554A (ja) 高放熱型半導体パッケージ
JPH07202067A (ja) ヒートシンク付ピングリッドアレイ
JPH04324963A (ja) 混成集積回路装置
JPH07161872A (ja) 半導体集積回路装置
JPH04124860A (ja) 半導体パッケージ
JPH07221211A (ja) 半導体装置
JP5003451B2 (ja) 樹脂モールドパッケージタイプの電子装置およびその製造方法