JPH0497554A - 高放熱型半導体パッケージ - Google Patents
高放熱型半導体パッケージInfo
- Publication number
- JPH0497554A JPH0497554A JP2215177A JP21517790A JPH0497554A JP H0497554 A JPH0497554 A JP H0497554A JP 2215177 A JP2215177 A JP 2215177A JP 21517790 A JP21517790 A JP 21517790A JP H0497554 A JPH0497554 A JP H0497554A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- positioning
- main body
- package body
- positioning hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 230000017525 heat dissipation Effects 0.000 title claims description 14
- 238000007747 plating Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005553 drilling Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
（産業上の利用分野］
本発明は、ＩＣ等の半導体を搭載するための、ＰＧＡや
ＬＣＣ，ＰＣ−ＱＦＰ等の高放熱型半導体パッケージに
関するものである。
ＬＣＣ，ＰＣ−ＱＦＰ等の高放熱型半導体パッケージに
関するものである。
ＩＣ等の半導体は高気積化に伴って発熱量が多くなって
おり、このために半導体を搭載する半導体バラゲージと
して高放熱型のものが各種提供されている。 第５図はその一例を示すものであり、パッケージ本体１
に金属で形成された放熱体３を埋入し、この放熱体３で
底面が形成されるようにパッケージ本体１に半導体搭載
部８を設けて高放熱型半導体パッケージを形成するよう
にしである。この高放熱型半導体パッケージにあって、
放熱体３の表面において半導体搭載部８内にＩＣ等の半
導体チップ９を実装することによって、半導体チップ９
の熱は放熱体３に伝導されて放熱される。第６図のもの
では、放熱体３はその一部がパッケージ本体１から露出
されるようにしてあり、放熱体３からの熱の放散が良好
になされるようにしである。 第７図のものでは、放熱体１の全体がパッケージ本体１
から露出されるようにしてあり、放熱体３からの熱の放
散がさらに良好になされるようにしである。第８図のも
のでは、放熱体３に放熱フィン１０を取り付けて熱の放
散がさらに良好になされるようにしである。
おり、このために半導体を搭載する半導体バラゲージと
して高放熱型のものが各種提供されている。 第５図はその一例を示すものであり、パッケージ本体１
に金属で形成された放熱体３を埋入し、この放熱体３で
底面が形成されるようにパッケージ本体１に半導体搭載
部８を設けて高放熱型半導体パッケージを形成するよう
にしである。この高放熱型半導体パッケージにあって、
放熱体３の表面において半導体搭載部８内にＩＣ等の半
導体チップ９を実装することによって、半導体チップ９
の熱は放熱体３に伝導されて放熱される。第６図のもの
では、放熱体３はその一部がパッケージ本体１から露出
されるようにしてあり、放熱体３からの熱の放散が良好
になされるようにしである。 第７図のものでは、放熱体１の全体がパッケージ本体１
から露出されるようにしてあり、放熱体３からの熱の放
散がさらに良好になされるようにしである。第８図のも
のでは、放熱体３に放熱フィン１０を取り付けて熱の放
散がさらに良好になされるようにしである。
しかし、第５図乃至第８図のいずれのものもパッケージ
本体１に対する放熱体３の取り付は位置が規制されてい
す不正確になっているという問題があり、ｔたパッケー
ジ本体１内に艮けな内層回路に放熱体３を電気的に接続
することが難しいという問題もあった。 本発明は上記の点に鑑みて為されたものでありパッケー
ジ本体に正確な位置で放熱体を取り付けることができる
と共にパッケージ本体の内層回路と放熱体の電気的接続
を容易におこなうことができる高放熱型半導体パッケー
ジを提供することを目的とするものである。
本体１に対する放熱体３の取り付は位置が規制されてい
す不正確になっているという問題があり、ｔたパッケー
ジ本体１内に艮けな内層回路に放熱体３を電気的に接続
することが難しいという問題もあった。 本発明は上記の点に鑑みて為されたものでありパッケー
ジ本体に正確な位置で放熱体を取り付けることができる
と共にパッケージ本体の内層回路と放熱体の電気的接続
を容易におこなうことができる高放熱型半導体パッケー
ジを提供することを目的とするものである。
本発明に係る高放熱型半導体パッケージは、パッケージ
本体１に位置決め用穴２を設け、放熱体３に位置決め用
突部４を突設し、位置決め用穴２に位置決め用突部４を
差し込んで位置決めすると共にパッケージ本体１に放熱
体３を取り付けて成ることを特徴とするものである。
本体１に位置決め用穴２を設け、放熱体３に位置決め用
突部４を突設し、位置決め用穴２に位置決め用突部４を
差し込んで位置決めすると共にパッケージ本体１に放熱
体３を取り付けて成ることを特徴とするものである。
本発明にあっては、パッケージ本体１に設けた位置決め
用穴２に放熱体３に設けた位置決め用突部４を差し込む
ことによって、位置決めした状態でパッケージ本体１に
放熱体３を取り付けることができ、また位置決め用穴２
内においてバラゲージ本体ｌ内の内層回路に位置決め用
突部４を接続することによって、パッケージ本体１の内
層回路への放熱体３の電気的接続をおこなうことができ
る。
用穴２に放熱体３に設けた位置決め用突部４を差し込む
ことによって、位置決めした状態でパッケージ本体１に
放熱体３を取り付けることができ、また位置決め用穴２
内においてバラゲージ本体ｌ内の内層回路に位置決め用
突部４を接続することによって、パッケージ本体１の内
層回路への放熱体３の電気的接続をおこなうことができ
る。
以下本発明を実施例によって詳述する。
第１図は本発明の一実施例を示すものであり、パッケー
ジ本体１はエポキシ樹脂積層板などの樹脂積層板や、樹
脂成形品などの電気絶縁板で作成してあり、端子ビン１
１が突出して設けである。 またパッケージ本体１の中央部には上下に貫通する孔を
穿設して半導体搭載部８が形成してあり、半導体搭載部
８の周囲においてパッケージ本体１の複数箇所に上下に
貫通する位置決め用穴２が穿設加工して設けである。こ
の位置決め用穴２は半導体搭載部８に対して所定の訛定
された寸法の位置に設けられるものである。一方、放熱
体３は銅、銅−タングステン合金、アルミニウムなど熱
伝導性の高い金属で板状に作成されるものであり、その
片面には複数箇所において位置決め用突部４が突設しで
ある。 この位置決め用突部４は上記位置決め用穴２に対応する
位置において設けられているものである、そして、位置
決め用穴２に位置決め用突部４を差し込むと共にパッケ
ージ本体１の下面に放熱体３を宛てがい、この状態でパ
ッケージ本体１に放熱体３を接着することによって、半
導体搭載部８の底面が放熱体３の表面で形成されるよう
に半導体搭載部８の下面の開口を放熱体３で塞いでパッ
ケージ本体１に放熱体３を取り付けることができるにの
ようにバ・ンケージ本体１に放熱体３を取り付けるにあ
たって１位置決め用穴２に位置決め用突部４を差し込む
ことによって放熱体３はパッケージ本体１に対して正確
に位置決めされることになり、パッケージ本体１に正確
な位置で放熱体３を取り付けることができる。この第１
図の実施例では放熱体３に搭載用突部１２を突設して半
導体搭載部８内にはめ込むようにしてあり、ＩＣチップ
等の半導体チップ９を搭載用突部１２において放熱体３
の表面に接着等することによって、半導体搭載部８内に
実装しである。この半導体チップ９はパッケージ本体１
の表面に形成した回路（図示省略）に金線等のワイヤー
１３をボンディングすることによって、回路を介して端
子ビン１１に接続するようにしである。 第２図の実施例は、位置決め用突部４を放熱体３と別体
の金属製の電気導通ビン４ａとして形成し、ロウ付は等
で放熱体３に固着するようにしである。またパッケージ
本体１に形成した位置決め用穴２の内周には金メツキそ
の他のメツキ層１４を設けてあり５このメツキ層１４は
パッケージ本体１内に設けた内層回路１５に導通接続し
である、従って位置決め用穴２に位置決め用突部４を差
し込んでパッケージ本体１に放熱体３を取り付けると、
位置決め用穴２のメツキ層１４と位置決め用突部４を構
成する電気導通ビン４ａとが接触して導通され、位置決
め用穴２を介して放熱体３を内層回路１５に電気的に接
続することができる。 従って放熱体３を内層回路１５のうちアース回路などに
選択的に接続することによって、半導体チップ９を表面
に搭載する放熱体３から直接アースをとることが可能に
なる。第３図の実施例では、半導体搭載部８の開口縁に
凹段部８ａを設け、凹段部８ａの表面に露出される回＃
！（図示省略）に半導体チップ９をワイヤー１３でボン
ディングするようにしである。また位置決め用突部４を
構成する電気導通ビン４ａの外周には金メツキなどを施
しておくのが好ましい。 第４図は本発明のさらに他の実施例を示すものであり、
このものでは位置決め用穴２の内周や位置決め用突部４
を構成する電気導通ビン４ａの外周には半田メツキが施
してあり、位置決め用穴２に位置決め用突部４を差し込
むと共に、位置決め用穴２と位置決め用突部４とを半田
１６で接合するようにしである。従ってこのものでは位
置決め用穴２の内周に位置決め用突部４を半田付けして
内層回路１５への放熱体３の電気的接続を確実におこな
うことができると共に、半田付けでパッケージ本体１へ
の放熱体３の取り付けを強固におこなうことができる。
ジ本体１はエポキシ樹脂積層板などの樹脂積層板や、樹
脂成形品などの電気絶縁板で作成してあり、端子ビン１
１が突出して設けである。 またパッケージ本体１の中央部には上下に貫通する孔を
穿設して半導体搭載部８が形成してあり、半導体搭載部
８の周囲においてパッケージ本体１の複数箇所に上下に
貫通する位置決め用穴２が穿設加工して設けである。こ
の位置決め用穴２は半導体搭載部８に対して所定の訛定
された寸法の位置に設けられるものである。一方、放熱
体３は銅、銅−タングステン合金、アルミニウムなど熱
伝導性の高い金属で板状に作成されるものであり、その
片面には複数箇所において位置決め用突部４が突設しで
ある。 この位置決め用突部４は上記位置決め用穴２に対応する
位置において設けられているものである、そして、位置
決め用穴２に位置決め用突部４を差し込むと共にパッケ
ージ本体１の下面に放熱体３を宛てがい、この状態でパ
ッケージ本体１に放熱体３を接着することによって、半
導体搭載部８の底面が放熱体３の表面で形成されるよう
に半導体搭載部８の下面の開口を放熱体３で塞いでパッ
ケージ本体１に放熱体３を取り付けることができるにの
ようにバ・ンケージ本体１に放熱体３を取り付けるにあ
たって１位置決め用穴２に位置決め用突部４を差し込む
ことによって放熱体３はパッケージ本体１に対して正確
に位置決めされることになり、パッケージ本体１に正確
な位置で放熱体３を取り付けることができる。この第１
図の実施例では放熱体３に搭載用突部１２を突設して半
導体搭載部８内にはめ込むようにしてあり、ＩＣチップ
等の半導体チップ９を搭載用突部１２において放熱体３
の表面に接着等することによって、半導体搭載部８内に
実装しである。この半導体チップ９はパッケージ本体１
の表面に形成した回路（図示省略）に金線等のワイヤー
１３をボンディングすることによって、回路を介して端
子ビン１１に接続するようにしである。 第２図の実施例は、位置決め用突部４を放熱体３と別体
の金属製の電気導通ビン４ａとして形成し、ロウ付は等
で放熱体３に固着するようにしである。またパッケージ
本体１に形成した位置決め用穴２の内周には金メツキそ
の他のメツキ層１４を設けてあり５このメツキ層１４は
パッケージ本体１内に設けた内層回路１５に導通接続し
である、従って位置決め用穴２に位置決め用突部４を差
し込んでパッケージ本体１に放熱体３を取り付けると、
位置決め用穴２のメツキ層１４と位置決め用突部４を構
成する電気導通ビン４ａとが接触して導通され、位置決
め用穴２を介して放熱体３を内層回路１５に電気的に接
続することができる。 従って放熱体３を内層回路１５のうちアース回路などに
選択的に接続することによって、半導体チップ９を表面
に搭載する放熱体３から直接アースをとることが可能に
なる。第３図の実施例では、半導体搭載部８の開口縁に
凹段部８ａを設け、凹段部８ａの表面に露出される回＃
！（図示省略）に半導体チップ９をワイヤー１３でボン
ディングするようにしである。また位置決め用突部４を
構成する電気導通ビン４ａの外周には金メツキなどを施
しておくのが好ましい。 第４図は本発明のさらに他の実施例を示すものであり、
このものでは位置決め用穴２の内周や位置決め用突部４
を構成する電気導通ビン４ａの外周には半田メツキが施
してあり、位置決め用穴２に位置決め用突部４を差し込
むと共に、位置決め用穴２と位置決め用突部４とを半田
１６で接合するようにしである。従ってこのものでは位
置決め用穴２の内周に位置決め用突部４を半田付けして
内層回路１５への放熱体３の電気的接続を確実におこな
うことができると共に、半田付けでパッケージ本体１へ
の放熱体３の取り付けを強固におこなうことができる。
上述のように本発明にあっては、パッケージ本体に位置
決め用穴を設け、放熱体に位置決め用突部を突設し、位
置決め用穴に位置決め用突部を差し込んで位置決めする
と共にパッケージ本体に放熱体を取り付けるようにした
ので、位置決め用穴に位置決め用突部を差し込むことに
よって位置決めした状態でパッケージ本体に放熱体を取
り付けることができ、放熱体を正確な位置に取り付ける
ことができるものであり、また位置決め用穴内において
パッケージ本体内の内層回路に位置決め用突部を接続す
ることによって、この位置決め用穴と位置決め用突部と
を利用してパッケージ本体の内層回路への放熱体の電気
的接続を容易におこなうことができるものである。
決め用穴を設け、放熱体に位置決め用突部を突設し、位
置決め用穴に位置決め用突部を差し込んで位置決めする
と共にパッケージ本体に放熱体を取り付けるようにした
ので、位置決め用穴に位置決め用突部を差し込むことに
よって位置決めした状態でパッケージ本体に放熱体を取
り付けることができ、放熱体を正確な位置に取り付ける
ことができるものであり、また位置決め用穴内において
パッケージ本体内の内層回路に位置決め用突部を接続す
ることによって、この位置決め用穴と位置決め用突部と
を利用してパッケージ本体の内層回路への放熱体の電気
的接続を容易におこなうことができるものである。
第１図は本発明の一実施例の断面図、第２図乃至第４図
は本発明の他の実施例の断面図、第５図乃至第８図は従
来例の断面図である。 １はパッケージ本体、２は位置決め用穴、３は放熱体、
４は位置決め用突部である。 第１図 ３・放熱体 第２図
は本発明の他の実施例の断面図、第５図乃至第８図は従
来例の断面図である。 １はパッケージ本体、２は位置決め用穴、３は放熱体、
４は位置決め用突部である。 第１図 ３・放熱体 第２図
Claims (1)
- （１）パッケージ本体に位置決め用穴を設け、放熱体に
位置決め用突部を突設し、位置決め用穴に位置決め用突
部を差し込んで位置決めすると共にパッケージ本体に放
熱体を取り付けて成ることを特徴とする高放熱型半導体
パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2215177A JPH0497554A (ja) | 1990-08-14 | 1990-08-14 | 高放熱型半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2215177A JPH0497554A (ja) | 1990-08-14 | 1990-08-14 | 高放熱型半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0497554A true JPH0497554A (ja) | 1992-03-30 |
Family
ID=16667945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2215177A Pending JPH0497554A (ja) | 1990-08-14 | 1990-08-14 | 高放熱型半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0497554A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5920119A (en) * | 1996-02-22 | 1999-07-06 | Hitachi, Ltd. | Power semiconductor module employing metal based molded case and screw fastening type terminals for high reliability |
| US6008536A (en) * | 1997-06-23 | 1999-12-28 | Lsi Logic Corporation | Grid array device package including advanced heat transfer mechanisms |
| JP2008218958A (ja) * | 2007-03-07 | 2008-09-18 | Everlight Electronics Co Ltd | ソケット型ｌｅｄ装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6489547A (en) * | 1987-09-30 | 1989-04-04 | Ibiden Co Ltd | Board for mounting semiconductor element |
-
1990
- 1990-08-14 JP JP2215177A patent/JPH0497554A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6489547A (en) * | 1987-09-30 | 1989-04-04 | Ibiden Co Ltd | Board for mounting semiconductor element |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5920119A (en) * | 1996-02-22 | 1999-07-06 | Hitachi, Ltd. | Power semiconductor module employing metal based molded case and screw fastening type terminals for high reliability |
| US6008536A (en) * | 1997-06-23 | 1999-12-28 | Lsi Logic Corporation | Grid array device package including advanced heat transfer mechanisms |
| JP2008218958A (ja) * | 2007-03-07 | 2008-09-18 | Everlight Electronics Co Ltd | ソケット型ｌｅｄ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5157480A (en) | Semiconductor device having dual electrical contact sites | |
| US5285352A (en) | Pad array semiconductor device with thermal conductor and process for making the same | |
| US5583377A (en) | Pad array semiconductor device having a heat sink with die receiving cavity | |
| US6566164B1 (en) | Exposed copper strap in a semiconductor package | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| JPH09153565A (ja) | ヒートシンク付きボールグリッドアレーパッケージ | |
| US5525835A (en) | Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element | |
| US6396699B1 (en) | Heat sink with chip die EMC ground interconnect | |
| US6351385B1 (en) | Heat sink for integrated circuit packages | |
| US6858932B2 (en) | Packaged semiconductor device and method of formation | |
| JP3922809B2 (ja) | 半導体装置 | |
| JPH0773122B2 (ja) | 封止型半導体装置 | |
| JPH0497554A (ja) | 高放熱型半導体パッケージ | |
| JPH03174749A (ja) | 半導体装置 | |
| JPH03214763A (ja) | 半導体集積回路装置のリードフレーム及びこれを用いた半導体集積回路装置 | |
| JPH0382060A (ja) | 半導体装置 | |
| JPH03238852A (ja) | モールド型半導体集積回路 | |
| JPH06112674A (ja) | 電子部品搭載装置用のヒートシンク | |
| JP2564645Y2 (ja) | 発熱部品を有する混成集積回路装置 | |
| JP2004119882A (ja) | 半導体装置 | |
| JP3034657B2 (ja) | 半導体装置用パッケージ | |
| KR950006441Y1 (ko) | 고 발열용 반도체 패키지 | |
| JPH0412555A (ja) | 半導体装置 | |
| JPH034039Y2 (ja) | ||
| JP2004103724A (ja) | 半導体装置及び半導体装置の実装構造 |