JPH0773122B2 - 封止型半導体装置 - Google Patents

封止型半導体装置

Info

Publication number
JPH0773122B2
JPH0773122B2 JP58244556A JP24455683A JPH0773122B2 JP H0773122 B2 JPH0773122 B2 JP H0773122B2 JP 58244556 A JP58244556 A JP 58244556A JP 24455683 A JP24455683 A JP 24455683A JP H0773122 B2 JPH0773122 B2 JP H0773122B2
Authority
JP
Japan
Prior art keywords
envelope
semiconductor device
semiconductor chip
lead
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58244556A
Other languages
English (en)
Other versions
JPS60138944A (ja
Inventor
博道 沢谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58244556A priority Critical patent/JPH0773122B2/ja
Publication of JPS60138944A publication Critical patent/JPS60138944A/ja
Publication of JPH0773122B2 publication Critical patent/JPH0773122B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、放熱フィン付の封止型半導体装置に関す
る。
〔発明の技術的背景〕
従来、この種の樹脂封止型半導体装置は、例えば第１図
あるいは第２図に示すような外観を有している。第１図
および第２図において、11は樹脂製の外囲器、12,12,…
は上記外囲器11に内蔵された半導体チップからの電極取
り出し用のリードピン、13は放熱フィンである。第３図
は、上記第２図に示した樹脂封止型半導体装置の外囲器
11を取り除いて上方から見た平面図を示している。上記
リードピン12,12,…のインナーリード部には、放熱フィ
ン13上に載設された半導体チップ14の電極14a,14a,…が
ボンディングワイヤ15,15,…によって接続される。な
お、13aは放熱器の取付ける穴である。第４図は、上記
第３図におけるＸ−Ｘ′線に沿った断面構成を示してい
る。図において、上記第３図と対応する部分に同じ符号
を付す。
上記のような構成の樹脂封止型半導体装置における機器
への実装は、上記リードピン12,12,…をプリント基板の
スルーホールに挿入して半田付け、あるいはプリント基
板に設けたソケットに挿入することによって行なわれ、
前記放熱フィン13には放熱器が取付けられる。
〔背景技術の問題点〕
ところで、近年上述したような樹脂封止型半導体装置が
各種の機器に使用されるに至り、各機器の小型軽量化，
薄型化への要求、およびコスト低減策としての自動化か
ら各パーツの平面実装化が望まれているが、放熱フィン
付きのものではこの平面実装化が困難である。また、前
記放熱フィン13への放熱器の取付けは、前記放熱フィン
13に設けた取付け穴13aを用いてネジ止めによって行な
われるため、実装工程の完全な自動化が困難であり、こ
の点の改良も望まれている。
〔発明の目的〕
この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、実装工程の完全な自動化によ
るソストダウンが可能であり、且つ平面実装化を実現で
きるすぐれた封止型半導体装置を提供することである。
［発明の概要］ すなわち、この発明の封止型半導体装置は、半導体チッ
プを外囲器に封止し、上記半導体チップの電極取り出し
用のリードピンを配線基板に装着して平面実装する封止
型半導体装置において、リードピンと同一で且つ均一な
板厚を有し、上記外囲器からの導出部が上記リードピン
と等しい折曲構造で、且つ外囲器の内部に半導体チップ
が搭載され、この半導体チップの搭載部の裏面が上記外
囲器の配線基板取り付け面に露出するように折曲した放
熱フィンを設け、上記半導体チップは上記リードピンの
インナーリード部よりも低い位置に搭載して成り、上記
放熱フィンにおける上記外囲器からの導出部を配線基板
に装着すると共に、上記露出部を放熱器構造を有する上
記配線基板に接着させて放熱を行なう如く構成したこと
を特徴とする ［発明の実施例］ 以下、この発明の一実施例について図面を参照して説明
する。第５図（ａ），（ｂ）はそれぞれ、この発明に至
る前段階の封止型半導体装置を示すもので、第５図
（ａ），（ｂ）において、（ａ）図は構造を説明するた
めに外囲器11を透視した斜視図、（ｂ）図は（ａ）図の
Ｙ−Ｙ′線に沿った断面構成図である。図において、前
記第１図あるいは第２図と同一部分に同じ符号を付す。
16は放熱フィンで、この放熱フィン16は、リードピン1
2,12,…に対応した形状に折曲形成するとともに、外囲
器のプリント基板（配線基板）17取り付け面に一部を露
出させるための肉厚部16aが形成されている。この封止
型半導体装置の実装時には、プリント基板16のボンディ
ング領域にリードピン12,12,…を載置して半田付けする
とともに、放熱フィン16の折曲部を上記プリント基板17
に形成した放熱器構造部に半田付けする。また、上記放
熱フィン16の肉厚部16aの外囲器11からの露出面が接す
る部分のプリント基板17を、放熱器構造に形成して接着
させる。従って、放熱は放熱フィン16の折曲部と外囲器
11からの露出面から行なわれることになり、放熱効率が
高い。上記放熱フィン16の材質としては例えばCu,194ア
ロイ,42アロイ等要求される特性に応じて選定する。
このような構成によれば、放熱フィン13への放熱器の取
り付けをリードピン12,12,…の半田付け時に同時に行な
え、実装工程の完全な自動化による実装効率の向上およ
び低コスト化を実現できる。また、前記第１図あるいは
第２図に示した構成では困難であった平面実装を可能に
できる。さらに、加熱器の取り付けが半田付けであるた
め、ネジ止めよりも外囲器11に対して低衝撃であり、熱
的なストレスの低減や寿命の向上も図れる。
第６図（ａ），（ｂ）はそれぞれ、この発明の実施例に
係る封止型半導体装置について説明するためのもので、
上記第５図（ａ），（ｂ）に示した封止型半導体装置に
おける放熱フィン16の構造を、実装工程の自動化にさら
に好適で且つ低コスト化ができるように改良したもので
ある。第６図（ａ），（ｂ）において、前記第５図
（ａ），（ｂ）と同一構成部には同じ符号を付してその
詳細な説明は省略する。
すなわち、第６図（ｂ）に示すように、放熱フィン16と
して、均一の板厚で且つリードピン12と同一の厚さの板
を折曲して、外囲器11からの導出部と露出部16bを形成
したものである。外囲器11からの導出部はリードピンと
等しく、且つ半導体チップ14の搭載部の裏面が外囲器11
のプリント基板17への取り付け面に露出するように折曲
している。この結果、半導体チップ14はリードピン12の
インナーリード部よりも低い位置に搭載される。
このような構成によれば、前記第５図（ａ），（ｂ）に
示した封止型半導体装置と同様な効果が得られるだけで
なく、実装工程の自動化にさらに好適で且つ低コスト化
ができる。
第７図（ａ），（ｂ）はそれぞれ、この発明の他の実施
例を示すもので、放熱板（放熱フィン）16を外囲器11の
プリント基板17との接触面のみに一部露出した状態で設
けたもので、この放熱板16に対応した領域のプリント基
板17は放熱器構造に形成している。そして、上記放熱板
16上に半導体チップ14を搭載している。また、リードピ
ン12のインナーリード部は、放熱板16上に、この放熱板
16の外周より内側で且つ上記半導体チップ14の外周より
も外側の領域に配置している。この実施例の場合は、放
熱板16からプリント基板17に形成した放熱器を介して放
熱が行なわれる。
このような構成においても基本的には上記実施例と同様
な効果が得られる。
なお、上記実施例では外囲器11が樹脂製のものの場合に
ついて説明したが、セラミック等他の材質にも適用で
き、DIP型の外囲器について説明したがSIP型等他の外囲
器であっても良い。
〔発明の効果〕
以上説明したようにこの発明によれば、実装工程の完全
な自動化によるコストダウンが可能であり、且つ平面実
装化を実現できるすぐれた封止型半導体装置が得られ
る。
【図面の簡単な説明】 第１図および第２図はそれぞれ従来の封止型半導体装置
の外観斜視図、第３図は上記第２図の封止型半導体装置
の外囲器を取り除いて示す平面図、第４図は上記第３図
のＸ−Ｘ′線に沿った断面構成図、第５図はこの発明に
至る前段階の封止型半導体装置について説明するための
図、第６図はこの発明の一実施例に係る封止型半導体装
置について説明するための図、第７図はこの発明の他の
実施例を説明するための図である。 11……外囲器、12,12,………リードピン、14……半導体
チップ、16……放熱フィン（放熱板）、17……プリント
基板（配線基板）。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】半導体チップを外囲器に封止し、上記半導
    体チップの電極取り出し用のリードピンを配線基板に装
    着して平面実装する封止型半導体装置において、リード
    ピンと同一で且つ均一な板厚を有し、上記外囲器からの
    導出部が上記リードピンと等しい折曲構造で、且つ外囲
    器の内部に半導体チップが搭載され、この半導体チップ
    の搭載部の裏面が上記外囲器の配線基板取り付け面に露
    出するように折曲した放熱フィンを設け、上記半導体チ
    ップは上記リードピンのインナーリード部よりも低い位
    置に搭載して成り、上記放熱フィンにおける上記外囲器
    からの導出部を配線基板に装着すると共に、上記露出部
    を放熱器構造を有する上記配線基板に接着させて放熱を
    行なう如く構成したことを特徴とする封止型半導体装
    置。
JP58244556A 1983-12-27 1983-12-27 封止型半導体装置 Expired - Lifetime JPH0773122B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58244556A JPH0773122B2 (ja) 1983-12-27 1983-12-27 封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58244556A JPH0773122B2 (ja) 1983-12-27 1983-12-27 封止型半導体装置

Publications (2)

Publication Number Publication Date
JPS60138944A JPS60138944A (ja) 1985-07-23
JPH0773122B2 true JPH0773122B2 (ja) 1995-08-02

Family

ID=17120461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58244556A Expired - Lifetime JPH0773122B2 (ja) 1983-12-27 1983-12-27 封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH0773122B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691174B2 (ja) * 1988-08-15 1994-11-14 株式会社日立製作所 半導体装置
JP2816244B2 (ja) * 1990-07-11 1998-10-27 株式会社日立製作所 積層型マルチチップ半導体装置およびこれに用いる半導体装置
US5225897A (en) * 1991-10-02 1993-07-06 Unitrode Corporation Molded package for semiconductor devices with leadframe locking structure
EP0698292B1 (en) * 1994-03-09 2001-12-05 National Semiconductor Corporation Method of forming a moulded lead frame
JP3871486B2 (ja) 1999-02-17 2007-01-24 株式会社ルネサステクノロジ 半導体装置
KR100370231B1 (ko) * 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
JP2007184643A (ja) * 2007-03-28 2007-07-19 Toshiba Electronic Engineering Corp 光半導体パッケージ
JP2007184642A (ja) * 2007-03-28 2007-07-19 Toshiba Electronic Engineering Corp 光半導体パッケージ
JP5667820B2 (ja) * 2010-09-14 2015-02-12 東芝電子エンジニアリング株式会社 光半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50148079A (ja) * 1974-05-20 1975-11-27
JPS53130971U (ja) * 1977-03-25 1978-10-17
JPS55107251A (en) * 1979-02-09 1980-08-16 Hitachi Ltd Electronic part and its packaging construction
JPS5811738A (ja) * 1981-07-13 1983-01-22 Nippon Steel Corp 磁束密度の高い一方向性電磁鋼板の製造方法
JPS58101445A (ja) * 1981-12-11 1983-06-16 Mitsubishi Electric Corp 樹脂封止半導体装置

Also Published As

Publication number Publication date
JPS60138944A (ja) 1985-07-23

Similar Documents

Publication Publication Date Title
JPH0777247B2 (ja) 半導体装置の製造方法
JPH0773122B2 (ja) 封止型半導体装置
JP2000138317A (ja) 半導体装置及びその製造方法
JPH03174749A (ja) 半導体装置
JPH0661408A (ja) 表面実装型半導体装置
JPH0922970A (ja) 電子部品
JPH03238852A (ja) モールド型半導体集積回路
JPH06112674A (ja) 電子部品搭載装置用のヒートシンク
JPH11186479A (ja) 放熱板付き表面実装部品
JPS6066842A (ja) 半導体装置
JP3521931B2 (ja) 半導体装置及びその製造方法
JP2690248B2 (ja) 表面実装型半導体装置
JP2778790B2 (ja) 半導体装置の実装構造及び実装方法
JPS627145A (ja) 電力半導体装置
JPS60138945A (ja) 封止型半導体装置
JP2919313B2 (ja) プリント配線基板及びその実装方法
JPH10150065A (ja) チップサイズパッケージ
JPH07161872A (ja) 半導体集積回路装置
JPH0497554A (ja) 高放熱型半導体パッケージ
JPS60217641A (ja) 集積回路装置
JPH0587982U (ja) 発熱部品を有する混成集積回路装置
JPH08330471A (ja) 半導体装置及びその製造方法
JPS62224049A (ja) 電子装置
JPS60254757A (ja) 高密度実装回路部品
JP2504262Y2 (ja) 半導体モジュ―ル

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term