JPH0691174B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0691174B2 JPH0691174B2 JP1173918A JP17391889A JPH0691174B2 JP H0691174 B2 JPH0691174 B2 JP H0691174B2 JP 1173918 A JP1173918 A JP 1173918A JP 17391889 A JP17391889 A JP 17391889A JP H0691174 B2 JPH0691174 B2 JP H0691174B2
- Authority
- JP
- Japan
- Prior art keywords
- tab
- lead
- semiconductor device
- package
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置のパツケージ構造に係り、特に放
熱性に優れた半導体装置に関する。
熱性に優れた半導体装置に関する。
半導体装置の熱抵抗を低減させる方法として種種の構造
が開発されているが、そのうち最も効果があるのは、素
子で発生する熱を熱伝導率の小さい樹脂等の絶縁材を介
さず、金属のみによりパツケージ外部に放散させる方法
であり、例えば特開昭55−72065号公報，同58−100447
号公報，同59−28364号公報，同61−53752号公報，同62
−123748号公報記載の構造が挙げられる。
が開発されているが、そのうち最も効果があるのは、素
子で発生する熱を熱伝導率の小さい樹脂等の絶縁材を介
さず、金属のみによりパツケージ外部に放散させる方法
であり、例えば特開昭55−72065号公報，同58−100447
号公報，同59−28364号公報，同61−53752号公報，同62
−123748号公報記載の構造が挙げられる。
上記従来技術のうち、特開昭55−72065号公報，同58−1
00447号公報，同59−28364号公報の記載の技術では、素
子と放熱フインを直接接触させるもので、放熱効果は優
れているものの、通常のICの製造工程で製作するには不
都合であり、またパツケージ内部の金属部品と樹脂の界
面から水分が侵入し易く、その結果素子の腐食を招く恐
れがある。
00447号公報，同59−28364号公報の記載の技術では、素
子と放熱フインを直接接触させるもので、放熱効果は優
れているものの、通常のICの製造工程で製作するには不
都合であり、またパツケージ内部の金属部品と樹脂の界
面から水分が侵入し易く、その結果素子の腐食を招く恐
れがある。
特開昭61−53752号公報，同62−123748号公報記載の技
術では、通常のICの製造工程で容易に製作でき、また素
子の腐食の心配もない。しかし、近年の素子大形化，高
密度化による素子の発熱量の増大に対しては、放熱効果
が不十分である。
術では、通常のICの製造工程で容易に製作でき、また素
子の腐食の心配もない。しかし、近年の素子大形化，高
密度化による素子の発熱量の増大に対しては、放熱効果
が不十分である。
尚、樹脂やセラミクスなどの封止体を介して放熱する構
造もあるが、当然ながら放熱効果は悪い。
造もあるが、当然ながら放熱効果は悪い。
本発明の目的は、高発熱量の素子の搭載が可能な半導体
装置のパツケージ構造を提供することにある。
装置のパツケージ構造を提供することにある。
上記目的は、素子を搭載するタブをパツケージ外部に引
き出し、（以下、タブ引き出し部、或いはタブ延長部と
いう）これをプリント基板に接続すると共に、タブの引
き出し部に放熱用のキヤツプをパツケージ上部に接続す
るか、あるいはタブの引き出し部をパツケージの上面に
引き伸ばすことにより達成される。
き出し、（以下、タブ引き出し部、或いはタブ延長部と
いう）これをプリント基板に接続すると共に、タブの引
き出し部に放熱用のキヤツプをパツケージ上部に接続す
るか、あるいはタブの引き出し部をパツケージの上面に
引き伸ばすことにより達成される。
本発明に係る半導体装置は、半導体素子、この半導体素
子を搭載するタブ、このタブとは距離をおいて配置され
た複数のリード、並びにこれらのリードの夫々と前記の
半導体素子上面とを電気的に接続するワイヤを備え、半
導体素子とタブ及びリードの一部並びにワイヤを樹脂か
セラミクスの封止体にてパツケージングしてなる半導体
装置において、タブを延長して封止体の両側面から引
き出し、この両側面から引き出されたタブ延長部に夫々
面接触してかつパツケージ上面の一部或いは全部を覆う
放熱キヤツプを配置すること、或いはタブを延長して
封止体の側面の複数箇所から引き出し、かつこのタブ延
長部に夫々面接触するようにパツケージ上面の一部或い
は全部を覆う放熱キヤツプを載置し、各前記タブ延長部
について各前記面接触部と前記半導体素子との距離が実
質的に等しい位置関係にすること或いは前記タブを延
長して前記封止体側面から引き出し、このタブ延長部分
の幅は前記リードの一本よりも広くとり、かつこのタブ
延長部に面接触して前記パツケージ上面の一部或いは全
部を放熱キヤツプで覆うことを特徴とする。
子を搭載するタブ、このタブとは距離をおいて配置され
た複数のリード、並びにこれらのリードの夫々と前記の
半導体素子上面とを電気的に接続するワイヤを備え、半
導体素子とタブ及びリードの一部並びにワイヤを樹脂か
セラミクスの封止体にてパツケージングしてなる半導体
装置において、タブを延長して封止体の両側面から引
き出し、この両側面から引き出されたタブ延長部に夫々
面接触してかつパツケージ上面の一部或いは全部を覆う
放熱キヤツプを配置すること、或いはタブを延長して
封止体の側面の複数箇所から引き出し、かつこのタブ延
長部に夫々面接触するようにパツケージ上面の一部或い
は全部を覆う放熱キヤツプを載置し、各前記タブ延長部
について各前記面接触部と前記半導体素子との距離が実
質的に等しい位置関係にすること或いは前記タブを延
長して前記封止体側面から引き出し、このタブ延長部分
の幅は前記リードの一本よりも広くとり、かつこのタブ
延長部に面接触して前記パツケージ上面の一部或いは全
部を放熱キヤツプで覆うことを特徴とする。
また本発明に係る半導体装置は半導体素子と半導体素子
を搭載するタブとリードから成り、これを樹脂またはセ
ラミツクで封止することにより半導体パツケージを構成
し、リードが少なくとも一組の対向するパツケージ側面
から引き出され、タブをプリント基板に接続するために
少なくとも一組の対向するリード引き出しパツケージ側
面の両方から引き出された半導体装置において、少なく
とも一組の対向するタブの引き出し部の両方に接し、パ
ツケージのプリント基板に対向する面の反対側の面の一
部または全部を覆う形状の金属製キヤツプを設けること
を特徴とする。
を搭載するタブとリードから成り、これを樹脂またはセ
ラミツクで封止することにより半導体パツケージを構成
し、リードが少なくとも一組の対向するパツケージ側面
から引き出され、タブをプリント基板に接続するために
少なくとも一組の対向するリード引き出しパツケージ側
面の両方から引き出された半導体装置において、少なく
とも一組の対向するタブの引き出し部の両方に接し、パ
ツケージのプリント基板に対向する面の反対側の面の一
部または全部を覆う形状の金属製キヤツプを設けること
を特徴とする。
更に本発明に係る半導体装置は反動体素子と半導体素子
を搭載するタブとリードから成り、これを樹脂またはセ
ラミツクで封止することにより半導体パツケージを構成
し、タブをプリント基板に接続するためにリード引き出
しパツケージ表面から引き出した半導体装置において、
パツケージのプリント基板に対向する面の反対側の面内
のプリント基板から最も離れた点を通りプリント基板に
平行な平面を超える位置まで、タブ引き出し部を突出さ
せ、その後に前記引き出し部を折り曲げて、その先端を
プリント基板に接続する構造にすることを特徴とする。
を搭載するタブとリードから成り、これを樹脂またはセ
ラミツクで封止することにより半導体パツケージを構成
し、タブをプリント基板に接続するためにリード引き出
しパツケージ表面から引き出した半導体装置において、
パツケージのプリント基板に対向する面の反対側の面内
のプリント基板から最も離れた点を通りプリント基板に
平行な平面を超える位置まで、タブ引き出し部を突出さ
せ、その後に前記引き出し部を折り曲げて、その先端を
プリント基板に接続する構造にすることを特徴とする。
本発明は以上の各態様において、タブを有しない、すな
わち、リードの一部に半導体素子を搭載するタイプの半
導体装置にも適用し得る。
わち、リードの一部に半導体素子を搭載するタイプの半
導体装置にも適用し得る。
本発明に係る望ましいキヤツプは、金属製であり、半導
体素子と半導体素子を搭載するタブとリードから成り、
これを樹脂またはセラミツクで封止することにより半導
体パツケージを構成し、リードが少なくとも一組の対向
するパツケージ側面から引き出され、タブをプリント基
板に接続するために少なくとも一組の対向するリード引
き出しパツケージ側面の両方から引き出された半導体装
置において、少なくとも一組の対向するタブの引き出し
部の両方に接し、パツケージのプリント基板に対向する
面の反対側の面の一部または全部を覆う形状を特徴とす
るキヤツプには放熱フインの形成が有効である。尚、放
熱キヤツプはその機能さえ発揮するなら金属にに限定さ
れない。
体素子と半導体素子を搭載するタブとリードから成り、
これを樹脂またはセラミツクで封止することにより半導
体パツケージを構成し、リードが少なくとも一組の対向
するパツケージ側面から引き出され、タブをプリント基
板に接続するために少なくとも一組の対向するリード引
き出しパツケージ側面の両方から引き出された半導体装
置において、少なくとも一組の対向するタブの引き出し
部の両方に接し、パツケージのプリント基板に対向する
面の反対側の面の一部または全部を覆う形状を特徴とす
るキヤツプには放熱フインの形成が有効である。尚、放
熱キヤツプはその機能さえ発揮するなら金属にに限定さ
れない。
放熱キヤツプはパツケージ上面に位置する板状部分とこ
の部分から、折れ曲がつて面接触部分に至る脚の部分か
ら成ることが好ましい。また放熱キヤツプの下端は面接
触部において嵌合状態になつていることが好ましい。こ
れはつまりタブ引き出し部への脱着が可能なタイプであ
る。しかし結果的に熱導伝性良く接しているならば、キ
ヤツプとタブの引き出し部とははんだや接着剤を介在さ
せてもかまわないし、溶接，拡散接合でもかまわない
し、ばね力による圧着でもかまわない。
の部分から、折れ曲がつて面接触部分に至る脚の部分か
ら成ることが好ましい。また放熱キヤツプの下端は面接
触部において嵌合状態になつていることが好ましい。こ
れはつまりタブ引き出し部への脱着が可能なタイプであ
る。しかし結果的に熱導伝性良く接しているならば、キ
ヤツプとタブの引き出し部とははんだや接着剤を介在さ
せてもかまわないし、溶接，拡散接合でもかまわない
し、ばね力による圧着でもかまわない。
キヤツプの板状部（パツケージを覆つている部分）とパ
ツケージの上面とは接している態様と間隙部を形成して
いる態様とがある。
ツケージの上面とは接している態様と間隙部を形成して
いる態様とがある。
タブとリードとは互いに距離をおいて位置するが、これ
は絶縁のためである。
は絶縁のためである。
樹脂封止型パツケージにおいてはタブ，素子，ワイヤ，
リードの一部（一般的にはインナーリードという）を樹
脂でモールドすることになる。
リードの一部（一般的にはインナーリードという）を樹
脂でモールドすることになる。
セラミクス封止型パツケージにおいては、これらの主要
部品を上下からセラミクスケースに納めることになる。
部品を上下からセラミクスケースに納めることになる。
より好ましいキヤツプの取り付け方においては、タブ引
き出し部の圧着面の間にはんだ層を設け、パツケージを
プリント基板に実装する時の加熱により前記はんだ層を
融解することによりはんだ付を行うことになる。
き出し部の圧着面の間にはんだ層を設け、パツケージを
プリント基板に実装する時の加熱により前記はんだ層を
融解することによりはんだ付を行うことになる。
尚、接合面にはんだ等を適用する場合には、はんだ等の
融点はパツケージのプリント基板への実装に用いるはん
だ等の融点よりも高いことが望ましい。更に、キヤツプ
とタブ引き出し部の位置決めを行うために凹凸をキヤツ
プとタブ引き出し部の双方に設けることも有効である。
融点はパツケージのプリント基板への実装に用いるはん
だ等の融点よりも高いことが望ましい。更に、キヤツプ
とタブ引き出し部の位置決めを行うために凹凸をキヤツ
プとタブ引き出し部の双方に設けることも有効である。
またタブの引き出し部のパツケージ表面に位置する部分
と、プリント基板から最も離れた部分からプリント基板
に向かう部分とを整合することも有効である。
と、プリント基板から最も離れた部分からプリント基板
に向かう部分とを整合することも有効である。
尚、以上の半導体装置の実装方法としては、半導体装置
の実装条件と半導体装置の素子の許容温度からキヤツプ
の寸法と形状，材質を特定することが望ましい。
の実装条件と半導体装置の素子の許容温度からキヤツプ
の寸法と形状，材質を特定することが望ましい。
本発明に係る半導体装置では、タブ延長部（放熱リード
部）と放熱キヤツプとが接触しており、放熱キヤツプの
伝熱面積は必要に応じて大きくとれる。それ故キヤツプ
と雰囲気の境界熱抵抗を小さくすることが可能である。
部）と放熱キヤツプとが接触しており、放熱キヤツプの
伝熱面積は必要に応じて大きくとれる。それ故キヤツプ
と雰囲気の境界熱抵抗を小さくすることが可能である。
放熱キヤツプとタブ延長部との接触箇所が複数あると、
特に素子からの距離が実質的に等しいと、半導体装置に
おいては特に放熱性能が向上する。なぜならばタブ，タ
ブ延長部共に、一般のリードと同じ厚さであるため（通
常0.15〜0.25mm厚）、タブ及びタブ延長部内の熱抵抗が
無視できず、若し片側だけにキヤツプを接するようにす
ると、素子のこのキヤツプに接している側のちは冷却さ
れるが、反対側は冷却効率が低下してしまうからであ
る。
特に素子からの距離が実質的に等しいと、半導体装置に
おいては特に放熱性能が向上する。なぜならばタブ，タ
ブ延長部共に、一般のリードと同じ厚さであるため（通
常0.15〜0.25mm厚）、タブ及びタブ延長部内の熱抵抗が
無視できず、若し片側だけにキヤツプを接するようにす
ると、素子のこのキヤツプに接している側のちは冷却さ
れるが、反対側は冷却効率が低下してしまうからであ
る。
更に、本発明は素子を金属板に搭載して、この金属板を
樹脂等を介さずに直接プリント基板に接続したり、金属
板をパツケージ上方に設けた放熱用金属性キヤツプに樹
脂等を介さずに直接接続している。この工夫により、本
発明のパツケージは熱伝導等が最良の金属のみを介して
素子で発生する熱を外部に逃がすことが可能となり、最
高の放熱効率が得られる。
樹脂等を介さずに直接プリント基板に接続したり、金属
板をパツケージ上方に設けた放熱用金属性キヤツプに樹
脂等を介さずに直接接続している。この工夫により、本
発明のパツケージは熱伝導等が最良の金属のみを介して
素子で発生する熱を外部に逃がすことが可能となり、最
高の放熱効率が得られる。
このように、本発明では、素子で発生する熱を直接雰囲
気に放散できるので、従来のパツケージに比べて熱抵抗
を著しく小さくすることができ、高発熱量の素子の搭載
が可能である。更に本発明では、放熱性向上に伴う半導
体装置の製造工程の変更を必要とせず、また素子の腐食
等半導体装置の信頼性が低下する恐れはなく、生産性，
信頼性に優れた作用を奏するのである。
気に放散できるので、従来のパツケージに比べて熱抵抗
を著しく小さくすることができ、高発熱量の素子の搭載
が可能である。更に本発明では、放熱性向上に伴う半導
体装置の製造工程の変更を必要とせず、また素子の腐食
等半導体装置の信頼性が低下する恐れはなく、生産性，
信頼性に優れた作用を奏するのである。
以下、本発明の実施例につき図面に従つて説明する。
第１図，第２図は本発明の半導体装置の第１実施例を示
している。第１図は本実施例の斜視図であり、ICパツケ
ージの内部構造を示す便宜上樹脂の一部は取り除いて示
されている。半導体素子１はタブ２上に搭載されてい
る。タブ２には半導体素子１の搭載部のことであり、通
常はリード群と一緒に一枚板から打ち抜きで作られる。
厚さはリード群と同様0.15〜0.25mmと薄くなつている。
している。第１図は本実施例の斜視図であり、ICパツケ
ージの内部構造を示す便宜上樹脂の一部は取り除いて示
されている。半導体素子１はタブ２上に搭載されてい
る。タブ２には半導体素子１の搭載部のことであり、通
常はリード群と一緒に一枚板から打ち抜きで作られる。
厚さはリード群と同様0.15〜0.25mmと薄くなつている。
タブ２から引き出されたタブ延長部はいわゆるタブ吊り
リードを兼ねてもよい。本実施例における放熱リード３
はタブ延長部を意味する。放熱リード３は放熱にのみ寄
与し、他のリード４群とは絶縁されており、従つて電気
的な導通機能は具備しない。放熱リード３はタブ２の左
右両側から対称に引き出されており、リード４群とは同
一平面上にある。半導体素子１の上面と各リード４とは
ワイヤ６により電気的に接続されている。本例における
封止体は樹脂５である。こうしてICパツケージの基本構
造が形成されている。
リードを兼ねてもよい。本実施例における放熱リード３
はタブ延長部を意味する。放熱リード３は放熱にのみ寄
与し、他のリード４群とは絶縁されており、従つて電気
的な導通機能は具備しない。放熱リード３はタブ２の左
右両側から対称に引き出されており、リード４群とは同
一平面上にある。半導体素子１の上面と各リード４とは
ワイヤ６により電気的に接続されている。本例における
封止体は樹脂５である。こうしてICパツケージの基本構
造が形成されている。
本実施例における放熱キヤツプ７は、対向するリード引
き出し側面から引き出された放熱リード３の両方に接続
されている。第２図は、第１図の放熱リード３を含む中
央断面を示している。本例における放熱キヤツプ７の上
面はパツケージ上面にとは間隙をもつて位置しており、
かつパツケージ上面全部を広く覆うほど広い板状部にな
つている。その板状部分の左右端部対称位置からこの板
状部分よりも狭い（本例においては放熱リード３と同じ
幅の）脚部をおろして夫々対応する放熱リード３外面と
面接触させている。放熱リード３も一般リード４もプリ
ント板に面付けできるように下端部は外方に折り曲げて
ある。
き出し側面から引き出された放熱リード３の両方に接続
されている。第２図は、第１図の放熱リード３を含む中
央断面を示している。本例における放熱キヤツプ７の上
面はパツケージ上面にとは間隙をもつて位置しており、
かつパツケージ上面全部を広く覆うほど広い板状部にな
つている。その板状部分の左右端部対称位置からこの板
状部分よりも狭い（本例においては放熱リード３と同じ
幅の）脚部をおろして夫々対応する放熱リード３外面と
面接触させている。放熱リード３も一般リード４もプリ
ント板に面付けできるように下端部は外方に折り曲げて
ある。
本実施例によれば、半導体素子１で発生する熱が金属の
みを介してパツケージ上方に放熱されるため、パツケー
ジの熱抵抗を著しく低減させる効果がある。なお、放熱
リード３と放熱キヤツプ７は、はんだ，接着剤，ねじ、
リベツト，溶接等により接続すれば良い、特にはんだで
整合する場合には、リード４をプリント基板にはんだ付
けする際に用いるはんだよりも融点の高いはんだを用い
れば、リード４のはんだ付けの際の加熱により放熱リー
ド３とキヤツプを整合したはんだが融解することがな
く、キヤツプの位置ずれを防止することが可能となる。
みを介してパツケージ上方に放熱されるため、パツケー
ジの熱抵抗を著しく低減させる効果がある。なお、放熱
リード３と放熱キヤツプ７は、はんだ，接着剤，ねじ、
リベツト，溶接等により接続すれば良い、特にはんだで
整合する場合には、リード４をプリント基板にはんだ付
けする際に用いるはんだよりも融点の高いはんだを用い
れば、リード４のはんだ付けの際の加熱により放熱リー
ド３とキヤツプを整合したはんだが融解することがな
く、キヤツプの位置ずれを防止することが可能となる。
第３図は本発明の半導体装置の第２実施例に用いる放熱
キヤツプを示す。半導体パツケージの構造は第１実施例
と同様である。本例では放熱キヤツプ7aを分割して、フ
インの効果をもたせてある。
キヤツプを示す。半導体パツケージの構造は第１実施例
と同様である。本例では放熱キヤツプ7aを分割して、フ
インの効果をもたせてある。
第４図は本発明の半導体装置の第３実施例に用いる放熱
キヤツプを示す。半導体パツケージの構造は第１実施例
と同様である。本例では放熱キヤツプ7bを凹凸形状とし
て放熱キヤツプ７の伝熱面積を増やすことにより、放熱
効果を向上させている。
キヤツプを示す。半導体パツケージの構造は第１実施例
と同様である。本例では放熱キヤツプ7bを凹凸形状とし
て放熱キヤツプ７の伝熱面積を増やすことにより、放熱
効果を向上させている。
第５図は本発明の半導体装置の第４実施例に用いる放熱
キヤツプを示す。半導体パツケージの構造は第１実施例
と同様である。本例では、放熱キヤツプ7c上面にフイン
を設け、放熱効果を向上させている。
キヤツプを示す。半導体パツケージの構造は第１実施例
と同様である。本例では、放熱キヤツプ7c上面にフイン
を設け、放熱効果を向上させている。
第６図は本発明の半導体装置の第５実施例に用いる放熱
キヤツプ7dを示す。半導体パツケージの構造は第１実施
例と同様である。第５図の第４実施例は紙面左方向から
送風を行う場合に用いる放熱キヤツプであり、右方向か
ら送風する場合には、第５実施例の態様が好ましい。
キヤツプ7dを示す。半導体パツケージの構造は第１実施
例と同様である。第５図の第４実施例は紙面左方向から
送風を行う場合に用いる放熱キヤツプであり、右方向か
ら送風する場合には、第５実施例の態様が好ましい。
上記いずれの例も放熱キヤツプ７の両脚部と放熱リード
３との接触方法は第１実施例や以下に述べる例の技術を
流用できる。
３との接触方法は第１実施例や以下に述べる例の技術を
流用できる。
第７図は本発明の半導体装置の第６実施例に係る半導体
装置の断面図であり、放熱キヤツプ7eを取り付ける前の
状態を示してある。本実施例では、放熱キヤツプ7e下端
の内側の間隙の寸法Lcが放熱リード３の外側の間隔Ltよ
り小さい。このため、放熱キヤツプ7eのばね力で放熱リ
ード３をはさみ込むことにより、放熱キヤツプを装着す
ることができ、また、放熱キヤツプの交換も容易であ
る。
装置の断面図であり、放熱キヤツプ7eを取り付ける前の
状態を示してある。本実施例では、放熱キヤツプ7e下端
の内側の間隙の寸法Lcが放熱リード３の外側の間隔Ltよ
り小さい。このため、放熱キヤツプ7eのばね力で放熱リ
ード３をはさみ込むことにより、放熱キヤツプを装着す
ることができ、また、放熱キヤツプの交換も容易であ
る。
第８図は本発明の半導体装置の第７実施例に用いる放熱
キヤツプ7fの断面図を示す。本実施例では、第６実施例
の放熱キヤツプの放熱リードへの接合部分にはんだ層８
を設けた。このため、ばね力により放熱キヤツプ7fを放
熱リードに仮固定した後、パツケージをプリント基板に
はんだ実装する際の熱によりはんだ層８を溶解し、同時
に放熱キヤツプを放熱リードにはんだ付することができ
る。
キヤツプ7fの断面図を示す。本実施例では、第６実施例
の放熱キヤツプの放熱リードへの接合部分にはんだ層８
を設けた。このため、ばね力により放熱キヤツプ7fを放
熱リードに仮固定した後、パツケージをプリント基板に
はんだ実装する際の熱によりはんだ層８を溶解し、同時
に放熱キヤツプを放熱リードにはんだ付することができ
る。
第９図は本発明の半導体装置の第８実施例に係る半導体
装置の断面図を示す。本実施例では放熱キヤツプ7gのパ
ツケージを覆う部分をパツケージ上面に接着した。この
ため、半導体素子１で発生した熱の一部を半導体素子上
部の樹脂５を通しても放熱板へ伝えることができるの、
放熱効果は一層向上させることができる。勿論放熱リー
ド３と接触する放熱キヤツプ7gの脚部からも伝熱され
る。尚、本例ではフインを形成していない。
装置の断面図を示す。本実施例では放熱キヤツプ7gのパ
ツケージを覆う部分をパツケージ上面に接着した。この
ため、半導体素子１で発生した熱の一部を半導体素子上
部の樹脂５を通しても放熱板へ伝えることができるの、
放熱効果は一層向上させることができる。勿論放熱リー
ド３と接触する放熱キヤツプ7gの脚部からも伝熱され
る。尚、本例ではフインを形成していない。
第10図は本発明の半導体装置の第９実施例における放熱
リード3aと放熱キヤツプ７の脚部7hとの接続部分を示
す。本例においてはパツケージ部分は第１実施例と同様
であり、放熱キヤツプ7hにはフインを設けていない。放
熱リード3aには凹部9a、放熱キヤツプの脚部7bの紙面裏
面には凸部9bが設けられており、この凹凸部により放熱
リードと放熱キヤツプの相対的な位置決めを容易に行う
ことができる。
リード3aと放熱キヤツプ７の脚部7hとの接続部分を示
す。本例においてはパツケージ部分は第１実施例と同様
であり、放熱キヤツプ7hにはフインを設けていない。放
熱リード3aには凹部9a、放熱キヤツプの脚部7bの紙面裏
面には凸部9bが設けられており、この凹凸部により放熱
リードと放熱キヤツプの相対的な位置決めを容易に行う
ことができる。
第11図は本発明の第10実施例に係る半導体装置の斜視図
を示す。本実施例では、放熱リード３がパツケージを四
角形とみたてた場合の各辺４方向（つまり上下左右）か
ら引き出されており、夫々の放熱リード３が放熱キヤツ
プ7iの４本の脚部と接続されている。このように半導体
装置を構成することにより、半導体素子１を均等に冷却
することができる。
を示す。本実施例では、放熱リード３がパツケージを四
角形とみたてた場合の各辺４方向（つまり上下左右）か
ら引き出されており、夫々の放熱リード３が放熱キヤツ
プ7iの４本の脚部と接続されている。このように半導体
装置を構成することにより、半導体素子１を均等に冷却
することができる。
第12図は本発明の第11実施例に係る半導体装置の断面図
を示す。本実施例では、放熱リード3aをパツケージ上面
より上り引き伸ばした後に基板10にはんだ11にて接続し
た。このため、パツケージ上面より上の放熱リードの部
分から熱を放散することができる。
を示す。本実施例では、放熱リード3aをパツケージ上面
より上り引き伸ばした後に基板10にはんだ11にて接続し
た。このため、パツケージ上面より上の放熱リードの部
分から熱を放散することができる。
第13図は本発明の第12実施例に係る半導体装置の断面図
を示す。本実施例では、放熱リード3bがパツケージ上面
を覆つているため、第１実施例と同様の効果により放熱
性が向上する。また、本例では、放熱リード3bの引き出
し部分とこの部分に対向する折り返し部分を接合した。
これによりタブ２から放熱リード３に伝わる熱をパツケ
ージ上面とプリント基板の両方に放散させることが可能
となる。尚、符号12は放熱リード接合部である。
を示す。本実施例では、放熱リード3bがパツケージ上面
を覆つているため、第１実施例と同様の効果により放熱
性が向上する。また、本例では、放熱リード3bの引き出
し部分とこの部分に対向する折り返し部分を接合した。
これによりタブ２から放熱リード３に伝わる熱をパツケ
ージ上面とプリント基板の両方に放散させることが可能
となる。尚、符号12は放熱リード接合部である。
第14図は本発明の第13実施例に係る半導体装置の放熱キ
ヤツプの接合部近傍を示している。本例はタブ延長部と
してタブ吊りリード3cを流用したものであり、タブ吊り
リード3cの幅は放熱キヤツプの脚部7jのそれよりも狭く
なつているが、熱伝達機能は具備している。
ヤツプの接合部近傍を示している。本例はタブ延長部と
してタブ吊りリード3cを流用したものであり、タブ吊り
リード3cの幅は放熱キヤツプの脚部7jのそれよりも狭く
なつているが、熱伝達機能は具備している。
第15図は本発明の第14実施例に係る半導体装置の放熱キ
ヤツプの接合部近傍を示している。本例はタブ延長部を
兼ねるタブ吊りリード3cの複数本の一束にして放熱キヤ
ツプの脚部7jを面接触させている。
ヤツプの接合部近傍を示している。本例はタブ延長部を
兼ねるタブ吊りリード3cの複数本の一束にして放熱キヤ
ツプの脚部7jを面接触させている。
第16図は本発明の第15実施例に係る半導体装置のタブ延
長部の配置例を示している。このようにタブ延長部とし
てタブ吊りリード3cを３方に伸ばして放熱キヤツプの脚
部7jに接触させてもよい。但し、各タブ延長部の半導体
素子から放熱キヤツプの各脚部との接触部までの距離は
実質的に均等であることが好ましい。これは放熱効果が
半導体素子１の全体にわたり均等に奏されることになる
からである。
長部の配置例を示している。このようにタブ延長部とし
てタブ吊りリード3cを３方に伸ばして放熱キヤツプの脚
部7jに接触させてもよい。但し、各タブ延長部の半導体
素子から放熱キヤツプの各脚部との接触部までの距離は
実質的に均等であることが好ましい。これは放熱効果が
半導体素子１の全体にわたり均等に奏されることになる
からである。
第17図は本発明の第16実施例に係る半導体装置の断面図
であり、セラミツク封止のタイプを示したものである。
すなわちタブ２とその延長部分３の一部及びリード群
（図示せず）の一部（インナーリード部）並びにワイヤ
（図示せず）をセラミツク封止体13で上下からパツケー
ジングしてある。下側のセラミツク封止体13はタブ２の
下面にメタライズ等で接合され、上側のセラミツク封止
体13は半導体素子１の周囲と間隙をもつて配置されてい
る。その他の構造は第１実施例と同様である。
であり、セラミツク封止のタイプを示したものである。
すなわちタブ２とその延長部分３の一部及びリード群
（図示せず）の一部（インナーリード部）並びにワイヤ
（図示せず）をセラミツク封止体13で上下からパツケー
ジングしてある。下側のセラミツク封止体13はタブ２の
下面にメタライズ等で接合され、上側のセラミツク封止
体13は半導体素子１の周囲と間隙をもつて配置されてい
る。その他の構造は第１実施例と同様である。
第18図は本発明の第17実施例に用いる半導体装置の斜視
図であり、内部構造を示す便宜上樹脂の一部は取り除い
て示されている。本実施例に用いるパツケージは、前実
施例までの構造で用いられているようなタブを用いず、
一般リード４と放熱リード３を絶縁フイルム16を介して
半導体素子１に接着し、一般リード４と素子１の電極を
ワイヤ６で接続し、これらを樹脂５により封止したもの
である。
図であり、内部構造を示す便宜上樹脂の一部は取り除い
て示されている。本実施例に用いるパツケージは、前実
施例までの構造で用いられているようなタブを用いず、
一般リード４と放熱リード３を絶縁フイルム16を介して
半導体素子１に接着し、一般リード４と素子１の電極を
ワイヤ６で接続し、これらを樹脂５により封止したもの
である。
このパツケージは、リードが素子（チツプ）の上方に位
置することから、以下リードオンチツプパツケージと呼
ぶ。図には共通電極リード14と製造時に用いる吊りリー
ド15が記入されているが、これらはなくても良い。放熱
リード３は、素子１に薄い絶縁フイルム16を介して直接
接続しており、またこのリードは電気的接続には用いな
いため、前実施例までのタブに直接接続した放熱リード
と同様の放熱上の効果がある。第19図は、本発明の第17
実施例に係る半導体装置の断面図であり、第18図のＡ−
Ａ断面に相当する図である。本実施例では、リードオン
チツプパツケージの放熱リード３に放熱キヤツプ７を接
続した。この放熱キヤツプ７により、例えば本発明の第
１実施例と全く同様の理由により、リードオンチツプパ
ツケージの熱抵抗を低減することができる。リードオン
チツプパツケージは、外形は従来のパツケージと同じで
あるから、放熱キヤツプ７の形状や、放熱キヤツプ７の
放熱リード３への接続方法などは、前実施例までに記載
した技術がそのまま適用できることは言うまでもない。
また本実施例では、各リードが素子１の上部に位置して
いるが、各リードが素子１の下部に位置しているパツケ
ージや素子１の上下両方に位置しているパツケージにつ
いても本実施例を適用すれば、全く同様な放熱上の効果
を得ることができる。
置することから、以下リードオンチツプパツケージと呼
ぶ。図には共通電極リード14と製造時に用いる吊りリー
ド15が記入されているが、これらはなくても良い。放熱
リード３は、素子１に薄い絶縁フイルム16を介して直接
接続しており、またこのリードは電気的接続には用いな
いため、前実施例までのタブに直接接続した放熱リード
と同様の放熱上の効果がある。第19図は、本発明の第17
実施例に係る半導体装置の断面図であり、第18図のＡ−
Ａ断面に相当する図である。本実施例では、リードオン
チツプパツケージの放熱リード３に放熱キヤツプ７を接
続した。この放熱キヤツプ７により、例えば本発明の第
１実施例と全く同様の理由により、リードオンチツプパ
ツケージの熱抵抗を低減することができる。リードオン
チツプパツケージは、外形は従来のパツケージと同じで
あるから、放熱キヤツプ７の形状や、放熱キヤツプ７の
放熱リード３への接続方法などは、前実施例までに記載
した技術がそのまま適用できることは言うまでもない。
また本実施例では、各リードが素子１の上部に位置して
いるが、各リードが素子１の下部に位置しているパツケ
ージや素子１の上下両方に位置しているパツケージにつ
いても本実施例を適用すれば、全く同様な放熱上の効果
を得ることができる。
以上の実施例において、例えば、半導体素子の発熱量が
大きく、かつ実装する電子装置のプリント基板の間隔が
大きくとれる場合には、第４実施例の放熱キヤツプを用
いれば良く、また例えば前例と同一のパツケージで素子
の発熱量が少ない代わりに、実装する電子装置のプリン
ト基板の間隔が大きくとれない場合には、第８実施例の
放熱キヤツプを用いれば良い。このように本発明によれ
ば、単一の外形の半導体装置に広範囲にわたる発熱量の
素子を搭載することができる。
大きく、かつ実装する電子装置のプリント基板の間隔が
大きくとれる場合には、第４実施例の放熱キヤツプを用
いれば良く、また例えば前例と同一のパツケージで素子
の発熱量が少ない代わりに、実装する電子装置のプリン
ト基板の間隔が大きくとれない場合には、第８実施例の
放熱キヤツプを用いれば良い。このように本発明によれ
ば、単一の外形の半導体装置に広範囲にわたる発熱量の
素子を搭載することができる。
なお、本発明の別の効果として、第１〜第10実施例で
は、パツケージが金属製キヤツプで覆われているため、
このキヤツプにパツケージを落下物等から保護する働き
があることが挙げられる。
は、パツケージが金属製キヤツプで覆われているため、
このキヤツプにパツケージを落下物等から保護する働き
があることが挙げられる。
次に半導体装置の放熱経路を説明する。
第20図は、一般の樹脂封止型ICパツケージの主な放熱経
路を模式的に示した図である。半導体素子１、この半導
体素子１を搭載するタブ2,電気信号に入出力を行う一般
リード４からなるICが封止樹脂５により封止され、プリ
ント基板10に実装されている。半導体素子１で発生する
熱（ジヤンクシヨン温度をTjとする）は、素子上部の樹
脂（熱抵抗R1）を経てパツケージ上部から雰囲気（温度
Ta）へ放散される。このときのパツケージと雰囲気の境
界熱抵抗をRaとする。同時に、半導体素子からタブ2,樹
脂5,一般リード４を経て雰囲気に放散される。更に、一
般リード４からプリント基板10を経て、雰囲気に放散さ
れる。金属の熱伝導係数は樹脂の1/100〜1/1000である
ため、これらの経路で問題となるのは、樹脂の熱抵抗R2
と境界熱抵抗Rb,Rcである。以上述べたように、一般のI
Cでは、樹脂を介して放熱が行われるため、熱抵抗が大
きく、発熱量の大きな半導体素子を搭載すると、ジヤン
クシヨン温度が過渡に上昇するため、素子が作動しなく
なる。
路を模式的に示した図である。半導体素子１、この半導
体素子１を搭載するタブ2,電気信号に入出力を行う一般
リード４からなるICが封止樹脂５により封止され、プリ
ント基板10に実装されている。半導体素子１で発生する
熱（ジヤンクシヨン温度をTjとする）は、素子上部の樹
脂（熱抵抗R1）を経てパツケージ上部から雰囲気（温度
Ta）へ放散される。このときのパツケージと雰囲気の境
界熱抵抗をRaとする。同時に、半導体素子からタブ2,樹
脂5,一般リード４を経て雰囲気に放散される。更に、一
般リード４からプリント基板10を経て、雰囲気に放散さ
れる。金属の熱伝導係数は樹脂の1/100〜1/1000である
ため、これらの経路で問題となるのは、樹脂の熱抵抗R2
と境界熱抵抗Rb,Rcである。以上述べたように、一般のI
Cでは、樹脂を介して放熱が行われるため、熱抵抗が大
きく、発熱量の大きな半導体素子を搭載すると、ジヤン
クシヨン温度が過渡に上昇するため、素子が作動しなく
なる。
第21図の特開昭61−53752号公報記載のタイプの樹脂封
止型ICパツケージの斜視図を示し、パツケージの内部構
造を示すため、樹脂の一部を取り除いて示してある。半
導体素子１はタブ２に搭載され、タブ２の引き出し部３
（放熱リード）がプリント基板10に接続されている。第
22図は第21図の放熱リード３を含めた中央部分の断面図
である。この従来例たる第21図，第22図のタイプのパツ
ケージの主な放熱経路を第21図に示す。
止型ICパツケージの斜視図を示し、パツケージの内部構
造を示すため、樹脂の一部を取り除いて示してある。半
導体素子１はタブ２に搭載され、タブ２の引き出し部３
（放熱リード）がプリント基板10に接続されている。第
22図は第21図の放熱リード３を含めた中央部分の断面図
である。この従来例たる第21図，第22図のタイプのパツ
ケージの主な放熱経路を第21図に示す。
第20図に示した放熱経路の他に、タブ２からプリント基
板10に接続した放熱リード３を経て雰囲気と、プリント
基板10に放熱する経路がある。すなわちこのタイプのパ
ツケージでは、樹脂等の封止体を介さない放熱経路があ
るため、第20図のパツケージに比べて熱抵抗が低く、あ
る程度の発熱量の半導体素子を搭載することも可能であ
る。しかし、放熱リードの伝熱面積が小さいため、放熱
リードと雰囲気の境界熱抵抗Rdは小さく、プリント基板
と雰囲気の境界熱抵抗Rcが大きい場合には、搭載可能な
素子の発熱量に限界がある。第24図は本発明のように放
熱キヤツプを用いたタイプによる半導体パツケージの主
な放熱経路を示す。本発明のタイプでは、放熱リード３
に放熱キヤツプ７を接続した。放熱キヤツプ７の伝熱面
積は、必要に応じて大きくとれるため、キヤツプと雰囲
気の境界熱抵抗Rd′を小さくすることができる。
板10に接続した放熱リード３を経て雰囲気と、プリント
基板10に放熱する経路がある。すなわちこのタイプのパ
ツケージでは、樹脂等の封止体を介さない放熱経路があ
るため、第20図のパツケージに比べて熱抵抗が低く、あ
る程度の発熱量の半導体素子を搭載することも可能であ
る。しかし、放熱リードの伝熱面積が小さいため、放熱
リードと雰囲気の境界熱抵抗Rdは小さく、プリント基板
と雰囲気の境界熱抵抗Rcが大きい場合には、搭載可能な
素子の発熱量に限界がある。第24図は本発明のように放
熱キヤツプを用いたタイプによる半導体パツケージの主
な放熱経路を示す。本発明のタイプでは、放熱リード３
に放熱キヤツプ７を接続した。放熱キヤツプ７の伝熱面
積は、必要に応じて大きくとれるため、キヤツプと雰囲
気の境界熱抵抗Rd′を小さくすることができる。
第24図では、放熱経路の説明のみを行う目的で描かれて
いるため、キヤツプは放熱リードの一袋にしか接してい
ないが、本発明の目的を十分に達成するためには、対向
する両側面から引き出された少なくとも一組の放熱リー
ドの両方に接する必要がある。なぜならば、放熱リード
は一般リードと同じ厚さ（0.15〜0.25mm）であるため、
放熱リード内の熱抵抗が無視できず、もし片側だけにキ
ヤツプを接すると、この部分に近い素子は冷却される
が、反対側の部分の素子の冷却効率が低下するからであ
る。
いるため、キヤツプは放熱リードの一袋にしか接してい
ないが、本発明の目的を十分に達成するためには、対向
する両側面から引き出された少なくとも一組の放熱リー
ドの両方に接する必要がある。なぜならば、放熱リード
は一般リードと同じ厚さ（0.15〜0.25mm）であるため、
放熱リード内の熱抵抗が無視できず、もし片側だけにキ
ヤツプを接すると、この部分に近い素子は冷却される
が、反対側の部分の素子の冷却効率が低下するからであ
る。
第25図は、以上述べた本発明の実施例を用いた場合の熱
抵抗の計算結果を示す。パツケージの寸法は20mm角、基
板寸法は40mm角とし、放熱条件は自然対流とした。図か
らわかるように、本発明により熱抵抗を従来品の約半分
にまで低減させることができる。
抵抗の計算結果を示す。パツケージの寸法は20mm角、基
板寸法は40mm角とし、放熱条件は自然対流とした。図か
らわかるように、本発明により熱抵抗を従来品の約半分
にまで低減させることができる。
なお、以上の実施例では、樹脂封止型半導体装置を中心
実施例の説明を行つたが、セラミツクにより封止した半
導体装置についてもそれぞれ同一の効果があることは言
うまでもない。
実施例の説明を行つたが、セラミツクにより封止した半
導体装置についてもそれぞれ同一の効果があることは言
うまでもない。
本発明によれば、半導体素子で発生した熱を熱伝導に優
れた金属のみを介して、パツケージ上方から放散するこ
とができるので、半導体装置の熱抵抗を大幅に低減でき
る効果がある。
れた金属のみを介して、パツケージ上方から放散するこ
とができるので、半導体装置の熱抵抗を大幅に低減でき
る効果がある。
また、本発明は、単一の外形の半導体装置に条件に応じ
た放熱キヤツプを取り付けるだけで多種多様の実装が可
能で、半導体装置とプリント基板の共有化，統一化が大
幅に促進される効果がある。例えば、半導体素子の発熱
量が大きく、かつ実装する電子装置のプリント基板の間
隔が大きくとれる場合には、第４実施例の放熱キヤツプ
を用いれば良く、また例えば前例と同一のパツケージで
素子の発熱量が少ない代わりに、実装する電子装置のプ
リント基板の間隔が大きくとれない場合には、第８実施
例の放熱キヤツプを用いれば良い。このように本発明に
よれば、単一の外形の半導体装置に広範囲にわたる発熱
量の素子を搭載することができる。
た放熱キヤツプを取り付けるだけで多種多様の実装が可
能で、半導体装置とプリント基板の共有化，統一化が大
幅に促進される効果がある。例えば、半導体素子の発熱
量が大きく、かつ実装する電子装置のプリント基板の間
隔が大きくとれる場合には、第４実施例の放熱キヤツプ
を用いれば良く、また例えば前例と同一のパツケージで
素子の発熱量が少ない代わりに、実装する電子装置のプ
リント基板の間隔が大きくとれない場合には、第８実施
例の放熱キヤツプを用いれば良い。このように本発明に
よれば、単一の外形の半導体装置に広範囲にわたる発熱
量の素子を搭載することができる。
なお、本発明の別の効果として、例えば第１〜第10実施
例では、パツケージが金属製キヤツプで覆われているた
め、このキヤツプにパツケージを落下物等から保護する
働きがあることが挙げられる。
例では、パツケージが金属製キヤツプで覆われているた
め、このキヤツプにパツケージを落下物等から保護する
働きがあることが挙げられる。
第１図は本発明の第１実施例に係る半導体装置の斜視
図、第２図は第１図の半導体装置の断面図、第３図は本
発明の第２実施例に用いる放熱キヤツプの斜視図、第４
図は本発明の第３実施例に用いる放熱キヤツプの斜視
図、第５図は本発明の第４実施例に用いる放熱キヤツプ
の斜視図、第６図は本発明の第５実施例に用いる放熱キ
ヤツプの斜視図、第７図は本発明の第６実施例に係る半
導体装置であつて放熱キヤツプを嵌め込む前の状態を示
す断面図、第８図は本発明の第７実施例に係る放熱キヤ
ツプの断面図、第９図は本発明の第８実施例に係る半導
体装置の断面図、第10図は本発明の第９実施例に係る放
熱リードの放熱キヤツプとの部分拡大斜視図、第11図は
本発明の第10実施例に係る半導体装置の斜視図、第12図
は本発明の第11実施例に係る半導体装置の断面図、第13
図は本発明の第12実施例に係る半導体装置の断面図、第
14図は本発明の第13実施例における半導体装置の樹脂を
除いた部分拡大斜視図、第15図は本発明の第14実施例に
おける半導体装置の樹脂を除いた部分拡大斜視図、第16
図は本発明の第15実施例における半導体装置の平断面
図、第17図は本発明の第16実施例に係る半導体装置の断
面図、第18図は本発明の第17実施例に用いる半導体装置
の斜視図、第19図は第18図のＡ−Ａ断面図、第20図は従
来例に係る半導体装置の放熱経路を説明する断面図、第
21図は別の従来例に係る半導体装置の斜視図、第22図は
第21図の半導体装置の中央部の断面図、第23図は第21図
の半導体装置の放熱経路を説明する断面図、第24図は本
発明の半導導体装置を一般化して放熱経路を説明する断
面図、第25図は本発明と従来例の半導体装置の熱抵抗の
解析結果を示す比較特性図である。 １……半導体素子、２……タブ、3,3a,3b……放熱リー
ド、3c……タブ吊りリード、４……一般リード、５……
樹領封止体、６……ワイヤ、7,7a,7b,7c,7d,7e,7f,7g,7
i……放熱キヤツプ、7h,7j……放熱キヤツプの脚部、８
……はんだ層、9a,9b……位置決め用凹凸部、10……プ
リント基板、11……はんだ、12……放熱リード接合部、
13……セラミツク封止体、R1,R2……内部熱抵抗、Ra,R
b,Rc,Rd……境界熱抵抗、Ta……雰囲気温度、Tj……ジ
ヤンクシヨン温度。
図、第２図は第１図の半導体装置の断面図、第３図は本
発明の第２実施例に用いる放熱キヤツプの斜視図、第４
図は本発明の第３実施例に用いる放熱キヤツプの斜視
図、第５図は本発明の第４実施例に用いる放熱キヤツプ
の斜視図、第６図は本発明の第５実施例に用いる放熱キ
ヤツプの斜視図、第７図は本発明の第６実施例に係る半
導体装置であつて放熱キヤツプを嵌め込む前の状態を示
す断面図、第８図は本発明の第７実施例に係る放熱キヤ
ツプの断面図、第９図は本発明の第８実施例に係る半導
体装置の断面図、第10図は本発明の第９実施例に係る放
熱リードの放熱キヤツプとの部分拡大斜視図、第11図は
本発明の第10実施例に係る半導体装置の斜視図、第12図
は本発明の第11実施例に係る半導体装置の断面図、第13
図は本発明の第12実施例に係る半導体装置の断面図、第
14図は本発明の第13実施例における半導体装置の樹脂を
除いた部分拡大斜視図、第15図は本発明の第14実施例に
おける半導体装置の樹脂を除いた部分拡大斜視図、第16
図は本発明の第15実施例における半導体装置の平断面
図、第17図は本発明の第16実施例に係る半導体装置の断
面図、第18図は本発明の第17実施例に用いる半導体装置
の斜視図、第19図は第18図のＡ−Ａ断面図、第20図は従
来例に係る半導体装置の放熱経路を説明する断面図、第
21図は別の従来例に係る半導体装置の斜視図、第22図は
第21図の半導体装置の中央部の断面図、第23図は第21図
の半導体装置の放熱経路を説明する断面図、第24図は本
発明の半導導体装置を一般化して放熱経路を説明する断
面図、第25図は本発明と従来例の半導体装置の熱抵抗の
解析結果を示す比較特性図である。 １……半導体素子、２……タブ、3,3a,3b……放熱リー
ド、3c……タブ吊りリード、４……一般リード、５……
樹領封止体、６……ワイヤ、7,7a,7b,7c,7d,7e,7f,7g,7
i……放熱キヤツプ、7h,7j……放熱キヤツプの脚部、８
……はんだ層、9a,9b……位置決め用凹凸部、10……プ
リント基板、11……はんだ、12……放熱リード接合部、
13……セラミツク封止体、R1,R2……内部熱抵抗、Ra,R
b,Rc,Rd……境界熱抵抗、Ta……雰囲気温度、Tj……ジ
ヤンクシヨン温度。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 清水 一男 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内 (72)発明者 山崎 和夫 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内 (72)発明者 西村 朝雄 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 三浦 英生 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 (72)発明者 矢口 昭弘 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内
Claims (20)
- 【請求項１】半導体素子、該半導体素子を搭載するタ
ブ、該タブとは距離をおいて配置された複数のリード、
並びに該リードの夫々と前記半導体素子上面とを電気的
に接続するワイヤを備え、前記半導体素子と前記タブ及
びリードの一部並びに前記ワイヤを樹脂かセラミクスの
封止体にてパツケージングしてなる半導体装置におい
て、前記タブを延長して前記封止体の両側面から引き出
し、この両側面から引き出されたタブ延長部に夫々面接
触してかつ前記パツケージ上面の一部或いは全部を覆う
放熱キヤツプを配置することを特徴とする半導体装置。 - 【請求項２】半導体素子、該半導体素子を搭載するタ
ブ、該タブとは距離をおいて配置された複数のリード、
並びに該リードの夫々と前記半導体素子上面とを電気的
に接続するワイヤを備え、前記半導体素子と前記タブ及
びリードの一部並びに前記ワイヤを樹脂かセラミクスの
封止体にてパツケージングしてなる半導体装置におい
て、前記タブを延長して前記封止体の側面の複数箇所か
ら引き出し、かつこのタブ延長部に夫々面接触するよう
にパツケージ上面の一部或いは全部を覆う放熱キヤツプ
を配置し、各前記タブ延長部について各前記面接触部と
前記半導体素子との距離が実質的に等しい位置関係にあ
ることを特徴とする半導体装置。 - 【請求項３】半導体素子、該半導体素子を搭載するタ
ブ、該タブとは距離をおいて配置された複数のリード、
並びに該リードの夫々と前記半導体素子上面とを電気的
に接続するワイヤを備え、前記半導体素子と前記タブ及
びリードの一部並びに前記ワイヤを樹脂かセラミクスの
封止体にてパツケージングしてなる半導体素子におい
て、前記タブを延長して前記封止体側面から引き出し、
このタブ延長部分の幅は前記リードの一本よりも広くと
り、かつこのタブ延長部に面接触して前記パツケージ上
面の一部或いは全部を放熱キヤツプを覆うことを特徴と
する半導体装置。 - 【請求項４】半導体素子、該半導体素子に絶縁物を介し
て接着される複数のリード、並びに該リードの夫夫と前
記半導体素子上面とを電気的に接続するワイヤを備え、
前記半導体素子と前記絶縁物，前記リードの一部、並び
に前記ワイヤを樹脂かセラミクスの封止体にてパツケー
ジングしてなる半導体装置において、前記ワイヤ接続リ
ード群の他に、半導体素子とは導通しない複数リードを
前記封止体側面から引き出し、この放熱リードの引き出
し部に面接触し、かつ前記パツケージ上面の一部或いは
全部を覆う放熱キヤツプを配置することを特徴とする半
導体装置。 - 【請求項５】前記放熱キヤツプは前記パツケージ上面に
位置する板状部分と該部分から折れ曲がり前記面接触部
分に至る脚の部分とからなることを特徴とする請求項1,
2,3又は４記載の半導体装置。 - 【請求項６】前記放熱キヤツプの下端は前記面接触部に
おいて嵌合状態になつていることを特徴とする請求項1,
2,3又は４記載の半導体装置。 - 【請求項７】半導体素子と半導体素子を搭載するタブと
リードから成り、これを樹脂またはセラミクスで封止す
ることにより半導体パツケージを構成し、リードが少な
くとも一組の対向するパツケージ側面から引き出され、
タブをプリント基板に接続するために少なくとも一組の
対向するリード引き出しパツケージ側面の両方から引き
出された半導体装置において、少なくとも一組の対向す
るタブの引き出し部の両方に接し、パツケージのプリン
ト基板に対向する面の反対側の面の一部または全部を覆
う形状の金属製キヤツプを設けることを特徴とする半導
体装置。 - 【請求項８】前記キヤツプとタブの引き出し部をはんだ
により接合することを特徴とする請求項７記載の半導体
装置。 - 【請求項９】前記キヤツプを接着剤または溶接により接
合することを特徴とする請求項７記載の半導体装置。 - 【請求項１０】ばね力で前記キヤツプをタブ引き出し部
に圧着させることによりキヤツプを取り付けることを特
徴とする請求項７記載の半導体装置。 - 【請求項１１】請求項10記載の半導体装置における前記
キヤツプとタブ引き出し部の圧着面の間にはんだ層を設
け、パツケージをプリント基板に実装する時の加熱によ
り前記はんだ層を融解することによりはんだ付を行うこ
とを特徴とするキヤツプの取り付け方法。 - 【請求項１２】請求項１乃至10のいずれか記載の半導体
装置に適用するためのタブ引き出し部への脱着が可能な
構成を特徴とするキヤツプ。 - 【請求項１３】前記キヤツプとタブ引き出し部の位置決
めを行うための凹凸をキヤツプとタブ引き出し部の双方
に設けることを特徴とする請求項７記載の半導体装置。 - 【請求項１４】前記キヤツプとタブ引き出し部の接合に
用いるはんだの融点がパツケージのプリント基板への実
装に用いるはんだの融点より高いことを特徴とする請求
項８記載の半導体装置。 - 【請求項１５】前記キヤツプに放熱フインを形成するこ
とを特徴とする請求項1,2,3,4又は７に記載の半導体装
置。 - 【請求項１６】前記パツケージのプリント基板に対向す
る面の反対側の面と前記キヤツプを装着することを特徴
とする請求項1,2,3,4又は７に記載の半導体装置。 - 【請求項１７】半導体素子と半導体素子を搭載するタブ
とリードから成り、これを樹脂またはセラミクスで封止
することにより半導体パツケージを構成し、タブをプリ
ント基板に接続するためにリード引き出しパツケージ表
面から引き出した半導体装置において、パツケージのプ
リント基板に対向する面の反対側の面内のプリント基板
から最も離れた点を通りプリント基板に平行な平面を超
える位置まで、タブ引き出し部を突出させ、その後に前
記引き出し部を折り曲げて、その先端をプリント基板に
接続する構造にすることを特徴とする半導体装置。 - 【請求項１８】タブの引き出し部のパツケージ表面に位
置する部分と、プリント基板から最も離れた部分からプ
リント基板に向かう部分とを接合することを特徴とする
請求項17記載の半導体装置。 - 【請求項１９】半導体素子と半導体素子を搭載するタブ
とリードから成り、これを樹脂またはセラミクスで封止
することにより半導体パツケージを構成し、リードが少
なくとも一組の対向するパツケージ側面から引き出さ
れ、タブをプリント基板に接続するために少なくとも一
組の対向するリード引き出しパツケージ側面の両方から
引き出された半導体装置において、少なくとも一組の対
向するタブの引き出し部の両方に接し、パツケージのプ
リント基板に対向する面の反対側の面の一部または全部
を覆う形状であることを特徴とする金属製キヤツプ。 - 【請求項２０】半導体素子を内蔵する半導体装置を実装
するに際し、前記半導体素子の発熱を半導体装置外部へ
導出する金属部材を設け、更に該金属部材と面接触して
前記半導体装置の上面の一部或いは全部を覆うように放
熱キヤツプを配置し、前記半導体装置の実装条件と半導
体素子自体の許容温度から前記放熱キヤツプの寸法と形
状，材質を特定することを特徴とする半導体装置の実装
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63-201844 | 1988-08-15 | ||
| JP20184488 | 1988-08-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02138761A JPH02138761A (ja) | 1990-05-28 |
| JPH0691174B2 true JPH0691174B2 (ja) | 1994-11-14 |
Family
ID=16447827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1173918A Expired - Lifetime JPH0691174B2 (ja) | 1988-08-15 | 1989-07-07 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5047837A (ja) |
| JP (1) | JPH0691174B2 (ja) |
| KR (1) | KR920008248B1 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5299730A (en) * | 1989-08-28 | 1994-04-05 | Lsi Logic Corporation | Method and apparatus for isolation of flux materials in flip-chip manufacturing |
| US5175612A (en) * | 1989-12-19 | 1992-12-29 | Lsi Logic Corporation | Heat sink for semiconductor device assembly |
| JP2816244B2 (ja) * | 1990-07-11 | 1998-10-27 | 株式会社日立製作所 | 積層型マルチチップ半導体装置およびこれに用いる半導体装置 |
| US5399903A (en) * | 1990-08-15 | 1995-03-21 | Lsi Logic Corporation | Semiconductor device having an universal die size inner lead layout |
| JPH0582685A (ja) * | 1991-09-24 | 1993-04-02 | Mitsubishi Electric Corp | 混成集積部品の放熱部および端子部用構造体とその構造体を用いた混成集積部品の製造方法 |
| US5434750A (en) * | 1992-02-07 | 1995-07-18 | Lsi Logic Corporation | Partially-molded, PCB chip carrier package for certain non-square die shapes |
| US5438477A (en) * | 1993-08-12 | 1995-08-01 | Lsi Logic Corporation | Die-attach technique for flip-chip style mounting of semiconductor dies |
| US5388327A (en) * | 1993-09-15 | 1995-02-14 | Lsi Logic Corporation | Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package |
| EP0669651A1 (en) * | 1994-02-28 | 1995-08-30 | AT&T Corp. | Method and apparatus for cooling electronic components |
| JPH07288309A (ja) * | 1994-04-19 | 1995-10-31 | Mitsubishi Electric Corp | 半導体装置及びその製造方法並びに半導体モジュール |
| KR0155843B1 (ko) * | 1995-07-07 | 1998-12-01 | 이대원 | 반도체장치 |
| US5804873A (en) * | 1996-02-01 | 1998-09-08 | International Rectifier Corporation | Heatsink for surface mount device for circuit board mounting |
| US5902959A (en) * | 1996-09-05 | 1999-05-11 | International Rectifier Corporation | Lead frame with waffled front and rear surfaces |
| US5939781A (en) * | 1996-09-26 | 1999-08-17 | Texas Instruments Incorporated | Thermally enhanced integrated circuit packaging system |
| KR100352116B1 (ko) * | 1996-12-06 | 2002-12-16 | 앰코 테크놀로지 코리아 주식회사 | 열방출이용이한반도체패키지구조 |
| DE19740701C2 (de) * | 1997-09-16 | 1999-08-19 | Siemens Ag | Halbleiterbauelementanordnung mit einem ein Hilfselement aufweisenden Bauelement in VSMP-Bauform |
| US6269863B1 (en) * | 1998-10-09 | 2001-08-07 | Molex Incorporated | Integrated processor mounting mechanism and heat sink |
| DE60034014T2 (de) * | 1999-12-30 | 2007-12-13 | Texas Instruments Incorporated, Dallas | Oberflächenmontierter Leistungstransistor mit Kühlkörper |
| AU2001253286A1 (en) * | 2000-04-14 | 2001-10-30 | Mayo Foundation For Medical Education And Research Of The State Of Minnesota | Performance enhanced leaded packaging for electrical components |
| US20030112710A1 (en) * | 2001-12-18 | 2003-06-19 | Eidson John C. | Reducing thermal drift in electronic components |
| EP1470586B1 (de) | 2002-01-30 | 2014-01-15 | ebm-papst St. Georgen GmbH & Co. KG | Leistungs-halbleiter, und verfahen zu seiner herstellung |
| JP3102658U (ja) | 2004-01-05 | 2004-07-15 | 船井電機株式会社 | ヒートシンク |
| EP2946886B1 (en) | 2014-03-28 | 2017-02-22 | Black & Decker Inc. | Electronic switch and control module for a power tool |
| US9825002B2 (en) | 2015-07-17 | 2017-11-21 | Invensas Corporation | Flipped die stack |
| US9871019B2 (en) | 2015-07-17 | 2018-01-16 | Invensas Corporation | Flipped die stack assemblies with leadframe interconnects |
| US9490195B1 (en) | 2015-07-17 | 2016-11-08 | Invensas Corporation | Wafer-level flipped die stacks with leadframes or metal foil interconnects |
| US9508691B1 (en) | 2015-12-16 | 2016-11-29 | Invensas Corporation | Flipped die stacks with multiple rows of leadframe interconnects |
| US10566310B2 (en) | 2016-04-11 | 2020-02-18 | Invensas Corporation | Microelectronic packages having stacked die and wire bond interconnects |
| US9595511B1 (en) | 2016-05-12 | 2017-03-14 | Invensas Corporation | Microelectronic packages and assemblies with improved flyby signaling operation |
| US9728524B1 (en) | 2016-06-30 | 2017-08-08 | Invensas Corporation | Enhanced density assembly having microelectronic packages mounted at substantial angle to board |
| US10541588B2 (en) | 2017-05-24 | 2020-01-21 | Black & Decker Inc. | Electronic power module for a power tool having an integrated heat sink |
| US11076477B2 (en) | 2017-10-03 | 2021-07-27 | Mks Instruments, Inc. | Cooling and compression clamp for short lead power devices |
| US11145566B2 (en) * | 2020-02-10 | 2021-10-12 | Xilinx, Inc. | Stacked silicon package assembly having thermal management |
| US11908771B2 (en) | 2021-11-12 | 2024-02-20 | Infineon Technologies Ag | Power semiconductor device with dual heat dissipation structures |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1361566A (en) * | 1972-03-10 | 1974-07-30 | Staver Co | Heat dissipator for use with semiconductors |
| US3786317A (en) * | 1972-11-09 | 1974-01-15 | Bell Telephone Labor Inc | Microelectronic circuit package |
| SE437900B (sv) * | 1976-10-21 | 1985-03-18 | Ates Componenti Elettron | Halvledaranordning innefattande en vermeavledare eller kylkropp |
| JPS55128853A (en) * | 1979-03-28 | 1980-10-06 | Fujitsu Ltd | Semiconductor device |
| DE3203609C2 (de) * | 1982-02-03 | 1985-02-14 | Siemens AG, 1000 Berlin und 8000 München | Kühlelement für integrierte Bauelemente |
| US4561006A (en) * | 1982-07-06 | 1985-12-24 | Sperry Corporation | Integrated circuit package with integral heating circuit |
| JPH0773122B2 (ja) * | 1983-12-27 | 1995-08-02 | 株式会社東芝 | 封止型半導体装置 |
| EP0183016B1 (en) * | 1984-10-03 | 1989-09-20 | Sumitomo Electric Industries Limited | Material for a semiconductor device and process for its manufacture |
| JPS62150865A (ja) * | 1985-12-25 | 1987-07-04 | Hitachi Vlsi Eng Corp | 電子装置 |
-
1989
- 1989-07-07 JP JP1173918A patent/JPH0691174B2/ja not_active Expired - Lifetime
- 1989-08-01 KR KR1019890010943A patent/KR920008248B1/ko not_active IP Right Cessation
- 1989-08-03 US US07/388,943 patent/US5047837A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR900004005A (ko) | 1990-03-27 |
| KR920008248B1 (ko) | 1992-09-25 |
| JPH02138761A (ja) | 1990-05-28 |
| US5047837A (en) | 1991-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0691174B2 (ja) | 半導体装置 | |
| US6723582B2 (en) | Method of making a semiconductor package having exposed metal strap | |
| EP0594395B1 (en) | Semiconductor power module | |
| EP0774782B1 (en) | Semiconductor power module | |
| US6330158B1 (en) | Semiconductor package having heat sinks and method of fabrication | |
| JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| JPH04233262A (ja) | 脱熱体及び多重取付パッド・レードフレームのパッケージ及び半導体ダイの電気的絶縁方法 | |
| JP5659938B2 (ja) | 半導体ユニットおよびそれを用いた半導体装置 | |
| US20050046020A1 (en) | Semiconductor device with pipe for passing refrigerant liquid | |
| JP2004006603A (ja) | 半導体パワーデバイス | |
| JPH0629459A (ja) | 半導体装置およびその製造方法 | |
| US10319661B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20070290303A1 (en) | Dual leadframe semiconductor device package | |
| JP2905609B2 (ja) | 樹脂封止型半導体装置 | |
| US20010040300A1 (en) | Semiconductor package with heat dissipation opening | |
| JPH0637217A (ja) | 半導体装置 | |
| JP2665169B2 (ja) | 半導体装置およびその製造方法 | |
| JP3894749B2 (ja) | 半導体装置 | |
| JP2665170B2 (ja) | 半導体装置 | |
| JPH0878461A (ja) | 放熱板付き半導体装置及びその製造方法 | |
| WO2023210170A1 (ja) | 半導体装置 | |
| JP2007201251A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP2504262Y2 (ja) | 半導体モジュ―ル | |
| JPH08116000A (ja) | 半導体装置 |