JP2816244B2 - 積層型マルチチップ半導体装置およびこれに用いる半導体装置 - Google Patents

積層型マルチチップ半導体装置およびこれに用いる半導体装置

Info

Publication number
JP2816244B2
JP2816244B2 JP2181416A JP18141690A JP2816244B2 JP 2816244 B2 JP2816244 B2 JP 2816244B2 JP 2181416 A JP2181416 A JP 2181416A JP 18141690 A JP18141690 A JP 18141690A JP 2816244 B2 JP2816244 B2 JP 2816244B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
heat sink
leads
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2181416A
Other languages
English (en)
Other versions
JPH0469963A (ja
Inventor
一郎 宮野
弘二 芹沢
大之 田中
忠夫 篠田
勝 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2181416A priority Critical patent/JP2816244B2/ja
Priority to KR1019910011601A priority patent/KR950008241B1/ko
Priority to US07/727,050 priority patent/US5631497A/en
Publication of JPH0469963A publication Critical patent/JPH0469963A/ja
Priority to US08/464,577 priority patent/US6297074B1/en
Priority to US08/795,791 priority patent/US5804872A/en
Application granted granted Critical
Publication of JP2816244B2 publication Critical patent/JP2816244B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53183—Multilead component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はフィルムキャリアテープに半導体チップを電
気的に接続したフィルムキャリア（以下、TAB:Tape Aut
omated Bondingと略記）方式半導体を使い、コネクター
を介した積層型マルチチップ半導体装置の冷却方法に関
する。
〔従来の技術〕
従来のマルチチップ半導体装置冷却方法では、基板上
の平面的に配置された半導体チップへ装着された放熱フ
ィンにより行う方法が実開昭63−36052号に記載されて
いる。また、SOP（:Small Outline Package）型半導体
装置での重ね合わせ配置の実装構造に対する冷却方法と
して、同62−261166号があげられる。
〔発明が解決しようとする課題〕
上記、従来技術では冷却手段として直接半導体チップ
上に放熱フィンを装着することが容易であった。そかし
TAB方式による積層型マルチチップ半導体装置では、フ
ィンを取付けられるのは、最上層または最下層だけで、
中間層には構造的に取付けることが不可能となる。その
ため、中間層の直接の冷却に関しては考慮がされておら
ず、動作時に多量の発熱をする半導体チップを組み込む
場合や、複数層同時動作時における過熱の為の誤動作や
半導体チップの劣化、そして熱疲労による接続部信頼性
の低下を招いていた。本発明の目的は、前記中間層相互
の熱の影響を緩和した上で中間層からの冷却を積極的に
行い上記問題点を解決することを目的とする。
〔課題を解決するための手段〕
上記目的を達成するため、各層の半導体チップ上、及
びコネクター上にヒートシンク、放熱フィンを設けたも
のである。
具体的には、リードを有するフィルムキャリアテープ
と該フィルムキャリアテープのリードに電気的に接続さ
れた半導体チップと該半導体チップの表面に装着された
ヒートシンクと該フィルムキャリアテープのリードに電
気的に接続され、かつ該ヒートシンクを装着するコネク
ターとを有するマルチチップ半導体装置を積層してなる
ものである。
もしくは、リードを有するフィルムキャリアテープと
該フィルムキャリアテープのリードに電気的に接続され
た半導体チップと該半導体チップの表面に装着されたヒ
ートシンクと該フィルムキャリアテープのリードに電気
的に接続され、かつ該ヒートシンクを装着するコネクタ
ーとを有するマルチチップ半導体装置を各々断熱材を介
して積層してなるものである。
もしくは、リードを有するフィルムキャリアテープと
該フィルムキャリアテープのリードに電気的に接続され
た半導体チップと該フィルムキャリアテープのリードに
電気的に接続される電気的導通部品と該電気的導通部品
が組み込まれるコネクターとを有するマルチチップ半導
体装置を積層してなるものである。
もしくは、リードを有するフィルムキャリアテープと
該フィルムキャリアテープのリードに電気的に接続され
た半導体チップと該半導体チップの表面に装着されたヒ
ートシンクとを備えた半導体装置であって該フィルムキ
ャリアテープのリードと該ヒートシンクとをエッチング
により形成した半導体装置を積層してなるものである。
もしくは、リードを有するフィルムキャリアテープと
該フィルムキャリアテープのリードに電気的に接続され
た半導体チップと該半導体チップの表面に装着されたヒ
ートシンクとを備えた半導体装置であって、該フィルム
キャリアテープのリードと該ヒートシンクとをエッチン
グにより形成したものである。
〔作用〕
従来からあるTABの製造工程を大幅に変更することな
く半導体チップ上へヒートシンクを形成することが出来
る。発生した熱は、各層の半導体チップ上に装着された
ヒートシンクの働きで積極的に積層型マルチチップ半導
体装置の外部に伝導される。そしてそこから外気に放出
されるので、特に中間層では放熱構造を何も持たない場
合に比べて、確実に冷却されることになる。積層する半
導体チップの種類が違う場合には、ヒートシンク上へ断
熱材を付加することによって、他層の半導体チップへ与
える熱の干渉を抑えることができ、積層型マルチチップ
半導体装置の応用範囲が拡大する。また、スルーホール
の代わりとしてコネクター上に設けられた電気的導通部
によって、リードとコネクターの電気的接続部分からの
放熱も促進されるので、動作時の昇温の抑制、性能劣化
による誤動作の防止、発生する熱応力の低減による接続
部信頼性の向上がもたらされる。
〔実施例１〕 第１の実施例を第１図により説明する。第１図はパッ
ケージを兼ねたヒートシンクによるTAB方式半導体装置
の冷却構造を示した斜視図である。本発明では半導体チ
ップ１上に装着するヒートシンク５をTABテープの製造
工程で一括して作り、それをILB（Inner Lead Bondin
g）時に一度に装着してしまう方法を用いる。
以下具体的に製造法を述べる。
キャリアとなるテープ２、リード３となる銅箔層、そ
れらを積層するための接着層14からなる第３図に示す３
層構造テープでは、通常、TAB用テープにデバイスホー
ルやスプロケットホールとなる穴あけ処理を施した後、
銅箔を接着層の介在で接着し、更に銅箔をリード等の形
状でエッチング加工することによりテープキャリアを完
成させる。このとき、リード３部分の形状でエッチング
防止処理を施す他にも、ヒートシンク５にあたる部分も
エッチング防止処理を行ない、リード部分のエッチング
と同時にヒートシンク５を第２図の様に成型する。尚、
ヒートシンクの形状は、チップ上のILB部分との干渉が
無く、チップ動作時の発熱量に見合った熱量が伝達可能
な断面積を確保出来るならばどの様なものでもかまわな
い。従来から存在するTAB用銅箔の引っ張り試験片で
は、同様の形状及び寸法で加工が行なわれているのでそ
の加工方法を応用することが出来る。
次のILBの工程でチップ上に構成されたバンプ13と呼
ばれる突起状電極にインナーリード３を加熱ツールによ
りボンディングし、半導体チップ１をTABテープに搭載
することになる。このとき半導体チップ１の表面に結晶
性フィラー入りエポキシ等の高熱伝導率の熱硬化性樹脂
を塗布しておき、ヒートシンク５のチップ表面への装着
を同時に行なう。
更にチップ表面ボンディング部、デバイスホールの周
辺、ヒートシンク５をポッティングレジン９によって封
止し、ヒートシンク付のTABテープリールを完成する。
リール状態の製造工程であり、従来の技術、工程を殆ど
そのまま用いて製造できることから量産にも適してい
る。
更に第５図の様な形状にTABテープリールから打ち抜
いたヒートシンク５付きのTAB方式半導体チップを、リ
ード３によりコネクター６上のパターン12と呼ばれる電
気的接続部にはんだによって電気的に接続する。この後
でヒートシンク５をSOPパッケージのリードフォーミン
グと同様の加工で整形し第１図に示すパッケージ構造を
作る。
例えば、ヒートシンク５はコネクター６上のパターン
に対して、TABのアウターリードを位置合わせする際に
利用することが出来る。TAB上に作られたヒートシンク
に第６図の様な位置決め用マーク10を付け、同様にコネ
クター６上に付けられた位置決め用マーク10とを一致さ
せることによりアウターリードとパターン12の位置合わ
せを行なう。位置決め用マーク10はエッチングやフォト
印刷によって付けられるのでリード３とパターン12の位
置合わせに必要十分な寸法精度を得ることが出来る。
例えば、テープキャリア２上にめっきによって直接リ
ードなどの形状を作成する第４図に示す２層構造テープ
を使用する場合でもエッチングによる銅箔の成型は可能
なので、銅箔の厚さ、強度が十分であれば本発明による
ところのヒートシンクを成形することが出来る。
上記半導体装置に組み込まれる半導体チップ１が4M
DRAMであった場合、動作時に約300mWの消費電力を持
ち、単体では温度が約60℃に達するほどの発熱をする。
消費電力のより大きな半導体素子が使われる場合には更
に高温になることが予想され、効果的な放熱構造をとる
必要がある。本発明による第１図のようなヒートシンク
を用いれば、熱伝導の良い金属により効果的にチップ表
面から大気への放熱を促進することができる。
基板も含めた放熱構造を考える場合、基板への熱伝導
を促進するためには第７図に示すようにヒートシンク５
を成形し、基板実装時に基板上に設けた熱伝導用のパタ
ーに、はんだ付け等で接続する。このとき基板として熱
伝達率の良いMC（メタルコア）基板17等を用いると基板
全体に熱伝導が行われ、半導体装置固有の面積に加えて
基板の面積を有効に使用して大気への放熱が出来るの
で、更に放熱効果が向上する。第８図に示すように、熱
伝導用のパターン15をスルーホール16により内部の金属
と直接接続すればより効果を高められる。
さらに、第13図の様にヒートシンク５の外側に放熱フ
ィン７を装着することにより放熱面積を増加させ、大気
への放熱効果を高めることもできる。
ILB時に、テープキャリア２上のヒートシンク５と半
導体チップ１を密着させる目的で熱硬化性樹脂を使う代
わりとして、例えば第９図に示す極めて薄いフィルム状
の熱硬化性接着剤、銀ペーストの使用、もしくは第10図
に示す半導体チップ上に配列された、電気的接続には関
係が無いダミーバンプ19でヒートシンク５とチップをボ
ンディングすることもできる。
ポッティングレジン９とチップ１、ヒートシンク５の
密着性を良くし、チップ上にかぶさるヒートシンク部分
への気泡の巻き込みを防止する目的で、ヒートシンクに
対して第11図（ａ），（ｂ）に示すような穴あけ加工を
行うことも考えられる。この穴はILB部分との干渉が無
い位置で、チップの熱量を充分に伝導できる断面積が確
保できるならばどの様なものでも良い。
〔実施例２〕 第２の実施例を第12図により説明する。第12図は積層
型マルチチップ半導体装置全体の冷却構造を示した斜視
図である。第１の実施例で説明した本発明によるヒート
シンク５を装着したTAB方式半導体チップを、上・下面
の電気的導通をとったコネクター６により、挾み込むよ
うにしてはんだによる電気的接続をすることで４層積層
し、第12図に示すような放熱構造を持つ積層型マルチチ
ップ半導体装置を構成する。
積層型マルチチップ半導体装置に組み込まれる半導体
チップが4M DRAMで全層が同時に動作した場合を例にと
ると、生じる温度は約180℃にも達し、80℃前後とされ
る半導体チップの動作可能温度を容易に越えてしまう。
また第12図の様な状態で上下を他の半導体チップに囲ま
れた２層目、または３層目のチップが動作する場合に、
放熱構造を何も持たないと、半導体チップから大気中ま
たは基板へ直接放熱が行えないため、最上層、最下層の
チップが動作する場合と比較して、最高温度が少なくと
も５℃以上高くなる。中間層チップへの動作の集中や、
消費電力が大きく多量の発熱をもたらす論理演算回路素
子の組込みがある場合、この温度差はさらに大きくな
る。本発明によるヒートシンク５を用いれば、空気層を
介して他層の半導体チップへ順次伝達され、最上層より
大気、最下層より基板そして大気へと放熱される従来の
ヒートシンク無しの放熱経路に加えて、熱伝導の良い金
属により各中間層のチップ表面から直接外部へはるかに
効率良く放熱を行えるので、装置全体の冷却効率を高め
ることができる。このときヒートシンク５の外側に第13
図の様に放熱用フィン７を装着することで表面積を大き
くすることができ、放熱効果を高めることもできる。
第14図（ａ），（ｂ）のようにヒートシンク部分を成
形し基板にはんだ付けすることで基板に対しての熱伝導
が促進され、積層型マルチチップ半導体装置装置固有の
表面積に加えて、実装基板の表面積を使った大気への放
熱が可能となり放熱効果をより高くできる。第８図に示
したのと同様に実装基板としてMC（メタルコア）基板を
用い、スルーホールなどで内部の金属とヒートシンクが
直接接続されているのであればさらに効果は高い。
〔実施例３〕 第３の実施例を第15図により説明する。前記実施例第
３項の積層型マルチチップ半導体装置に於いて、違う種
類の半導体チップが積層され、各層の半導体チップ間で
発熱量や動作可能温度範囲が極端に異なる場合はヒート
シンク５に第15図に示す位置でシリカエーロゲル（熱伝
導率0.024W/m・Ｋ）の様な断熱材４を装着する。
各層の半導体チップ間で極端に発熱量が異なる場合に
積層型マルチチップ半導体装置が動作発熱すると、断熱
材４がない場合、ヒートシンク５によって全体としては
冷却が行なわれるものの、温度の高い半導体チップと温
度の低いチップ間の温度差により熱が温度の低い半導体
チップに伝導するので、結果として温度の低い半導体チ
ップは加熱され誤動作を引き起こすことになる。一方で
温度の高い半導体チップは多少冷却されるが、誤動作が
積層型マルチチップ半導体装置に与える影響の方がはる
かに大きく無視出来ない。断熱材４によって動作発熱部
チップ表面と他層のチップ表面の間で熱の移動を少なく
し、動作温度の極端に高い半導体チップによる他層の半
導体チップの加熱を抑制することで、各々の半導体チッ
プの特性を損なわずに様々な組み合わせの積層型マルチ
チップ半導体装置が構成可能となる。なお、断熱材４
は、温度差を生じる半導体チップ間等選択的に装着する
ことにより効率的に装着することができる。
〔実施例４〕 第４の実施例について第16図を使用して説明する。
（１）はTAB方式によるヒートシンク付半導体チップキ
ャリア、（２）は冷却構造の構成単位、（３）は４層積
層過程、（４）は冷却構造全体のそれぞれ斜視図を示
す。
（１）のヒートシンク付TAB方式半導体チップのリー
ド３とコネクター６上のパターン12は、ヒートシンク５
に付けられた位置決めマーク10と、コネクター上の位置
決めマーク10によって位置合わせをされた後に、はんだ
リフロー等の電気的接続により（２）の冷却構造の構成
単位を作る。このとき、コネクター部分には上・下で導
通を取られたパターン12が、上面および下面に形成され
ているが、ヒートシンクがコネクターと干渉することな
く外部に取り出せる様に、コネクター表面から突出した
パターン12の高さを設定し、第17図のようにコネクター
とコネクターの間隔の方が、リード３の厚さ（約0.035
μｍ）とほぼ同じであるヒートシンク５の厚さより大き
くなるようにする。
更に、ヒートシンク付TAB方式半導体チップのヒート
シンク５に付けられた積層用の位置決めマーク10を使用
することによって、上層のコネクター下表面のパターン
12と、下層のリード３を位置合わせして積層する。この
とき、下層のヒートシンク５と上層のコネクター６下表
面の部分の間で接着を行なって４層全層を仮止めしてお
く。その後、仮止め状態にある積層型マルチチップ半導
体装置を一括してはんだにより電気的に接続し完成す
る。以上により、コネクター６とTAB方式半導体チップ
を用いた積層型マルチチップ半導体装置に関して、ヒー
トシンクが無い場合の積層工程と比較して、大幅に工程
を変更すること無くヒートシンク製造工程を取り入れる
ことができる。
ここで例えば、ヒートシンク５に放熱用フィンを銀ペ
ースト等によって装着することで、放熱部分の表面積を
増大させることが出来、さらに効率を上げるこが出来
る。又このとき結晶性フィラー入りエポキシレジン（熱
伝導率；約2W/mk）の様な熱伝導率の大きい接着剤を用
いることもできる。
ヒートシンク５とコネクター６の干渉を防ぐ目的で、
パターンのコネクター６表面からの高さを調節する代わ
りに第18図の様にコネクター６のヒートシンク５にあた
る部分に干渉防止溝を成形しておくことも考えられる。
〔実施例５〕 第５の実施例を第19図により説明する。第19図はTAB
方式半導体チップが、冷却装置も兼ねたスルーホールの
代わりとなる電気的導通部品８を組み込んだコネクター
６に電気的に接続され、それが２層積層された状態の1/
4部分の斜視断面図を示す。本発明によるところの、銅
メッキ製スルーホールとパターンに代わる、電気的導通
部品は８で示す。第20図は電気的導通部品８がコネクタ
ー６に組み込まれた部分の透視図を示す。第21図は第20
図と異なる方式で電気的導通部品８をコネクター６に組
み込む際の流れを示す。
電気的導通部品８は治具により所定の位置に保持され
る。そこへチップ動作温度及びはんだによる電気的接続
工程の温度以上の耐熱性を持つポリイミド系レジンまた
はBTレジンを流し込みコネクター６を形成する。このと
き、電気的導通部品８には第20図の様に貫通穴を設けて
おき、確実に固定できるようにする。例えばレジンを使
わなくとも第21図のように予めコネクター６を成形し、
電気的導通部品８に合わせた切り込みを入れておき、そ
の後電気的導通部品８を装着する方法で組み込むことも
できる。
上下を他層の半導体チップにより囲まれた中間層に当
たる半導体チップの動作時における放熱の経路として
は、従来のスルーホールを使って各層を電気的に接続す
るものでは、半導体チップ間の空気層を介して順次他層
のチップへ伝えられるものと、半導体チップ１からリー
ド３、スルーホールを介して他層へ伝わる２つの経路で
ある。このとき前者の経路よりも、後者のスルーホール
部金属の熱伝導に対する寄与の方が大きい。そこで銅の
様な良導性（熱伝導率；約370W/m・ｋ）を持つ金属を材
料とする電気的導通部品８を設けることにより熱の伝導
が良好になり、基板への放熱が増大する。更にコネクタ
ー６より外部に突出した部分がフィンの作用をするので
大気への放熱も促進され、接続部の温度上昇を抑制する
ことができる。
このとき、積層型マルチチップ半導体装置内では、何
層目のチップを動作させるかを指定する目的で、チップ
セレクト11と呼ばれる回路を設ける必要がある。この回
路は、４層ともに同じ形状と種類、つまり同じ位置に各
層のスイッチング動作を受け持つリードの付いたTABテ
ープを用いているにもかかわらず各層のチップを選択的
に動作させるため、フレーム部分での配線により、各層
のスイッチング動作をさせるリードを別々の電気的導通
部品８へ独立して引き出すことを目的としている。
チップセレクト11が装着される各層の電気的導通部分
は、第24図（ａ）に示す様に上下の他層の電気的導通部
分との接続が無いようにする。以降に別途示す様に突き
出し変えることで左右の電気的導通部分との干渉を防
ぎ、チップセレクト11により、各層別々の位置の電気的
導通部分に引き出して接続し、第24図（ｂ）に示す様に
電気的導通部分により最下層まで達する状態にする。各
層を選択的に動作させるには、１系統づつの独立した４
つの位置にある電気的導通部分の選択をすればよいこと
になる。このときチップセレクトにより引き出された側
の、４層全層と接続される電気的導通部分に各層のチッ
プから接続されるリードは、各層の動作に関係しないダ
ミーリード20とする。このダミーリード20を接続するこ
とで各層の電気的導通部分が、リードの厚さに相当する
隙間を持つこと無く接続される。ダミーリードが無い場
合は第26図に示すように隙間を持ってしまう。また、第
25図の外付けされたチップセレクトを持つ部分の斜視図
に示す様に最下層のスイッチング動作を受け持つリード
の付いた電気的導通部分はチップセレクト無しでそのま
まの位置で基板に実装することになるので、４層の振り
分けに必要なチップセレクト11及びダミーリード20は３
ヵ所となる。
本構造を用いる場合のチップセレクト11の形成方法に
は、例えば以下のような方法が考えられる。一つには第
20図に示すように電気的導通部分に予めチップセレクト
11を付けておきコネクター６の中に鋳込む方法で、この
ときチップセレクト11として利用される電気的導通部分
は長さ、高さを変えておき、他の無関係な電気的導通部
分との干渉を防止する。
このときチップセレクト部分は第22図の様に後で外部
に接続する方法を用いることもできる。
また第21図に示すようにコネクター部分を構成する部
材に、MCB（Molded Curcuit Board）の立体配線で使わ
れる技術を応用して、めっき配線をチップセレクト11と
して付ける方法がある。
さらに、コネクターを２層積層構造にし、第23図に示
すようにめっき配線によるチップセレクト11をその層間
に入れることもできる。この様にするとリードの接続工
程でのはんだによる電気的接続で短絡などの接続不良を
防止できる。
〔発明の効果〕
本発明によれば、積層型マルチチップ半導体装置の半
導体チップ、特に中間層の半導体チップを積極的に冷却
することで、動作時の半導体チップ、そして装置全体の
温度を低く抑える効果がある。また、半導体チップ相互
の熱の影響を低減できるので、半導体チップの加熱によ
る性能劣化、誤動作の防止にも効果がある。さらには長
期に渡る使用の際に、電気的接続部の昇温抑制による熱
疲労の低減が図れ、接続部信頼性向上の効果を持つ。
【図面の簡単な説明】
第１図はヒートシンク付TABを用いた１層単体のパッケ
ージも兼ねた冷却構造を示す。第２図はTAB製造工程で
のヒートシンクの製作法を示す。第３図は３層構造テー
プ、第４図は２層構造テープ、第５図はTABテープリー
ルから打ち抜いたヒートシンク付TAB単体とコネクター
を示す。第６図はコネクターとの接続及びヒートシンク
付TABリードとコネクター上のパターンとの位置合わせ
方法を示す。第７図は放熱用パターンによりヒートシン
クを基板に接続した構造、第８図はMC（メタルコア）基
板とヒートシンクを接続する際の方法を示す。第９図は
ヒートシンクと半導体チップを接着シートによる接続す
る構造、第10図はダミーバンプによりヒートシンクと半
導体チップを接続する方法を示す。第11図（ａ），
（ｂ）はポッティングレジンのなじみを良くするために
ヒートシンクに穴あけ加工を施した場合の構造を示す。
第12図は積層型マルチチップ半導体装置全体の冷却構造
を示す。第13図は第12図の構造へさらに放熱フィンを付
けた冷却構造を示す。第14図（ａ），（ｂ）は積層型マ
ルチチップ半導体装置におけるヒートシンクを放熱用パ
ターンを介して基板に接続した場合の構造図、第15図は
断熱材付きのヒートシンクを用いた積層型マルチチップ
半導体装置の断面斜視図を示す。第16図は４層積層に関
する組立の流れを示す。第17図はコネクターとヒートシ
ンクの位置関係を示す。第18図はコネクターを加工する
ことでヒートシンクとコネクターの干渉を避ける構造を
示す。第19図はスルーホールの代わりとなる電気的導通
部分を含む２層積層構造で、コーナーにあたる部分を示
す。第20図はスルーホールの代わりとなる電気的導通部
分の斜視透視図を示す。第21図は第20図と異なる製造方
法のスルーホールの代わりとなる電気的導通部分を示
す。第22図はチップセレクト部をコネクター成型後に外
付けにした構造を示す。第23図はめっきによるチップセ
レクト部の配線を２層構造にしたコネクター部に組み込
んだ構造を示す。第24図（ａ）はチップセレクトにより
引き出されるスイッチング動作を受け持つリードが接続
される側の電気的導通部分の４層分の断面図を示す。第
24図（ｂ）はチップセレクトが接続され１系統ずつ別々
に最下層に達する電気的導通部分を示す。第25図はチッ
プセレクトを外付けにした場合の４層全層に渡るチップ
セレクト部分の斜視図を示す。第26図はダミーリードが
無い場合の、第24図（ｂ）に相当する電気的導通部分の
断面図を示す。 １……半導体チップ,2……テープキャリア， ３……リード,4……断熱材,5……ヒートシンク， ６……コネクター,7……放熱フィン， ８……電気的導通部,9……ポッティングレジン， 10……位置決めマーク,11……チップセレクト， 12……パターン,13……バンプ,14……接着層， 15……熱伝導用パターン,16……スルーホール， 17……メタルコア,18……接着剤シート， 19……ダミーバンプ,20……ダミーリード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 篠田 忠夫 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 坂口 勝 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 25/065 H01L 25/10

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】リードを有するフィルムキャリアテープと
    該フィルムキャリアテープのリードに電気的に接続され
    た半導体チップと該半導体チップの表面に装着されたヒ
    ートシンクと該フィルムキャリアテープのリードに電気
    的に接続され、かつ該ヒートシンクを装着するコネクタ
    ーとを有するマルチチップ半導体装置を積層してなるこ
    とを特徴とする積層型マルチチップ半導体装置。
  2. 【請求項２】該ヒートシンクが第１の位置決めマークを
    有し、該第１の位置決めマークに対応する第２の位置決
    めマークを該コネクターが有することを特徴とする請求
    項１記載の積層型マルチチップ半導体装置。
  3. 【請求項３】該ヒートシンクが該積層型マルチチップ半
    導体装置を搭載する基板に接続されていることを特徴と
    する請求項１記載の積層型マルチチップ半導体装置。
  4. 【請求項４】該基板がメタルコア基板であることを特徴
    とする請求項３記載の積層型マルチチップ半導体装置。
  5. 【請求項５】該ヒートシンクが該積層型マルチチップ半
    導体装置を搭載する基板に形成された熱伝導用パターン
    と接続されることを特徴とする請求項１記載の積層型マ
    ルチチップ半導体装置。
  6. 【請求項６】該ヒートシンクの該半導体チップ接着位置
    に穴を設けたことを特徴とする請求項１記載の積層型マ
    ルチチップ半導体装置。
  7. 【請求項７】該ヒートシンクの外側露出部分に放熱用フ
    ィンを装着したことを特徴とする請求項１記載の積層型
    マルチチップ半導体装置。
  8. 【請求項８】該コネクターに該ヒートシンクに対する干
    渉防止用溝を形成したことを特徴とする請求項１記載の
    積層型マルチチップ半導体装置。
  9. 【請求項９】リードを有するフィルムキャリアテープと
    該フィルムキャリアテープのリードに電気的に接続され
    た半導体チップと該半導体チップの表面に装着されたヒ
    ートシンクと該フィルムキャリアテープのリードに電気
    的に接続され、かつ該ヒートシンクを装着するコネクタ
    ーとを有するマルチチップ半導体装置を各々断熱材を介
    して積層してなることを特徴とする積層型マルチチップ
    半導体装置。
  10. 【請求項１０】該断熱材を該マルチチップ半導体装置に
    選択的に装着することを特徴とする請求項９記載の積層
    型マルチチップ半導体装置。
  11. 【請求項１１】リードを有するフィルムキャリアテープ
    と該フィルムキャリアテープのリードに電気的に接続さ
    れた半導体チップと該フィルムキャリアテープのリード
    に電気的に接続される電気的導通部品と該電気的導通部
    品が組み込まれるコネクターとを有するマルチチップ半
    導体装置を積層してなることを特徴とする積層型マルチ
    チップ半導体装置。
  12. 【請求項１２】リードを有するフィルムキャリアテープ
    と該フィルムキャリアテープのリードに電気的に接続さ
    れた半導体チップと該半導体チップの表面に装着された
    ヒートシンクとを備えた半導体装置であって該フィルム
    キャリアテープのリードと該ヒートシンクとをエッチン
    グにより形成した半導体装置を積層してなることを特徴
    とする積層型マルチチップ半導体装置。
  13. 【請求項１３】リードを有するフィルムキャリアテープ
    と該フィルムキャリアテープのリードに電気的に接続さ
    れた半導体チップと該半導体チップの表面に装着された
    ヒートシンクとを備えた半導体装置であって、該フィル
    ムキャリアテープのリードと該ヒートシンクとをエッチ
    ングにより形成したことを特徴とする半導体装置。
JP2181416A 1990-07-11 1990-07-11 積層型マルチチップ半導体装置およびこれに用いる半導体装置 Expired - Lifetime JP2816244B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2181416A JP2816244B2 (ja) 1990-07-11 1990-07-11 積層型マルチチップ半導体装置およびこれに用いる半導体装置
KR1019910011601A KR950008241B1 (ko) 1990-07-11 1991-07-09 필름 캐리어 테이프 및 그것을 내장한 적층형 멀티칩 반도체 장치와 그의 제조방법
US07/727,050 US5631497A (en) 1990-07-11 1991-07-09 Film carrier tape and laminated multi-chip semiconductor device incorporating the same
US08/464,577 US6297074B1 (en) 1990-07-11 1995-06-05 Film carrier tape and laminated multi-chip semiconductor device incorporating the same and method thereof
US08/795,791 US5804872A (en) 1990-07-11 1997-02-05 Film carrier tape and laminated multi-chip semiconductor device incorporating the same and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2181416A JP2816244B2 (ja) 1990-07-11 1990-07-11 積層型マルチチップ半導体装置およびこれに用いる半導体装置

Publications (2)

Publication Number Publication Date
JPH0469963A JPH0469963A (ja) 1992-03-05
JP2816244B2 true JP2816244B2 (ja) 1998-10-27

Family

ID=16100389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2181416A Expired - Lifetime JP2816244B2 (ja) 1990-07-11 1990-07-11 積層型マルチチップ半導体装置およびこれに用いる半導体装置

Country Status (3)

Country Link
US (3) US5631497A (ja)
JP (1) JP2816244B2 (ja)
KR (1) KR950008241B1 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2816244B2 (ja) * 1990-07-11 1998-10-27 株式会社日立製作所 積層型マルチチップ半導体装置およびこれに用いる半導体装置
KR0179921B1 (ko) * 1996-05-17 1999-03-20 문정환 적측형 반도체 패키지
KR100231152B1 (ko) * 1996-11-26 1999-11-15 윤종용 인쇄회로기판 상에 집적회로를 실장하기 위한실장방법
KR100209760B1 (ko) * 1996-12-19 1999-07-15 구본준 반도체 패키지 및 이의 제조방법
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
US6166434A (en) * 1997-09-23 2000-12-26 Lsi Logic Corporation Die clip assembly for semiconductor package
JP3644662B2 (ja) * 1997-10-29 2005-05-11 株式会社ルネサステクノロジ 半導体モジュール
JP3482850B2 (ja) * 1997-12-08 2004-01-06 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
KR100487135B1 (ko) * 1997-12-31 2005-08-10 매그나칩 반도체 유한회사 볼그리드어레이패키지
US6057174A (en) * 1998-01-07 2000-05-02 Seiko Epson Corporation Semiconductor device, method of fabricating the same, and electronic apparatus
KR100395188B1 (ko) * 1998-01-12 2003-08-21 세이코 엡슨 가부시키가이샤 반도체장치 및 그 제조방법과 전자기기
US6236116B1 (en) * 1998-09-03 2001-05-22 Micron Technology, Inc. Semiconductor device having a built-in heat sink and process of manufacturing same
US6154371A (en) * 1998-09-30 2000-11-28 Cisco Technology, Inc. Printed circuit board assembly and method
US6295220B1 (en) 1998-11-03 2001-09-25 Zomaya Group, Inc. Memory bar and related circuits and methods
US6190425B1 (en) 1998-11-03 2001-02-20 Zomaya Group, Inc. Memory bar and related circuits and methods
US7169643B1 (en) 1998-12-28 2007-01-30 Seiko Epson Corporation Semiconductor device, method of fabricating the same, circuit board, and electronic apparatus
US6424033B1 (en) * 1999-08-31 2002-07-23 Micron Technology, Inc. Chip package with grease heat sink and method of making
KR100319198B1 (ko) * 1999-11-17 2001-12-29 윤종용 반도체 모듈에 히트 싱크를 조립하는 설비 및 그 조립 방법
JP3424627B2 (ja) * 1999-11-26 2003-07-07 日本電気株式会社 半導体装置とそれを用いた三次元半導体装置及びその製造方法並びにテンプレート
US6325552B1 (en) 2000-02-14 2001-12-04 Cisco Technology, Inc. Solderless optical transceiver interconnect
US6475830B1 (en) 2000-07-19 2002-11-05 Cisco Technology, Inc. Flip chip and packaged memory module
DE10044148A1 (de) * 2000-09-06 2002-03-21 Infineon Technologies Ag Elektronisches Bauteil mit gestapelten Bausteinen und Verfahren zu seiner Herstellung
ITTO20010433A1 (it) * 2001-05-08 2002-11-08 Fiat Ricerche Dispositivo elettronico tridimensionale e relativo processo di fabbricazione.
JP3999945B2 (ja) * 2001-05-18 2007-10-31 株式会社東芝 半導体装置の製造方法
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6943436B2 (en) * 2003-01-15 2005-09-13 Sun Microsystems, Inc. EMI heatspreader/lid for integrated circuit packages
US6956285B2 (en) * 2003-01-15 2005-10-18 Sun Microsystems, Inc. EMI grounding pins for CPU/ASIC chips
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
US6819562B2 (en) * 2003-01-31 2004-11-16 Hewlett-Packard Development Company, L.P. Cooling apparatus for stacked components
US6771507B1 (en) 2003-01-31 2004-08-03 Hewlett-Packard Development Company, L.P. Power module for multi-chip printed circuit boards
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4234635B2 (ja) * 2004-04-28 2009-03-04 株式会社東芝 電子機器
US20060154393A1 (en) * 2005-01-11 2006-07-13 Doan Trung T Systems and methods for removing operating heat from a light emitting diode
JP4584757B2 (ja) * 2005-04-07 2010-11-24 株式会社日立国際電気 Ｐａモジュールの放熱板
TWI269414B (en) * 2005-06-20 2006-12-21 Via Tech Inc Package substrate with improved structure for thermal dissipation and electronic device using the same
JP2008142875A (ja) * 2006-12-13 2008-06-26 Hitachi Cable Ltd 個片切断用金型および半導体装置の製造方法
US20080302564A1 (en) * 2007-06-11 2008-12-11 Ppg Industries Ohio, Inc. Circuit assembly including a metal core substrate and process for preparing the same
TWI351729B (en) * 2007-07-03 2011-11-01 Siliconware Precision Industries Co Ltd Semiconductor device and method for fabricating th
US8430264B2 (en) 2009-05-20 2013-04-30 The Bergquist Company Method for packaging thermal interface materials
US8205766B2 (en) 2009-05-20 2012-06-26 The Bergquist Company Method for packaging thermal interface materials
US8587111B2 (en) * 2010-07-05 2013-11-19 Mosaid Technologies Incorporated Multi-chip package with thermal frame and method of assembling
KR102186203B1 (ko) * 2014-01-23 2020-12-04 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US9978660B2 (en) 2014-03-14 2018-05-22 Taiwan Semiconductor Manufacturing Company Package with embedded heat dissipation features
KR102059610B1 (ko) * 2015-12-18 2019-12-26 주식회사 엘지화학 고전도성 방열 패드를 이용한 인쇄회로기판의 방열 시스템
KR20190047444A (ko) * 2017-10-27 2019-05-08 에스케이하이닉스 주식회사 단열벽을 포함하는 반도체 패키지
US20230378724A1 (en) * 2022-05-23 2023-11-23 Hamilton Sundstrand Corporation Power converter

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3611061A (en) * 1971-07-07 1971-10-05 Motorola Inc Multiple lead integrated circuit device and frame member for the fabrication thereof
US3874072A (en) * 1972-03-27 1975-04-01 Signetics Corp Semiconductor structure with bumps and method for making the same
DE2315711B2 (de) * 1973-03-29 1980-07-17 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Kontaktieren einer integrierten Schaltungsanordnung
FR2368868A7 (fr) * 1976-10-21 1978-05-19 Ates Componenti Elettron Dispositif a semi conducteurs en forme de boitier
JPS5382168A (en) * 1976-12-27 1978-07-20 Nec Corp Lead frame for semiconductor device
US4132856A (en) * 1977-11-28 1979-01-02 Burroughs Corporation Process of forming a plastic encapsulated molded film carrier CML package and the package formed thereby
US4315845A (en) * 1979-03-22 1982-02-16 Hitachi Chemical Company, Ltd. Process for preparing chemically platable thermosetting powder coating
US4331831A (en) * 1980-11-28 1982-05-25 Bell Telephone Laboratories, Incorporated Package for semiconductor integrated circuits
JPS58190051A (ja) * 1982-02-16 1983-11-05 フエアチアイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン 放熱効果を改善した集積回路用リ−ドフレ−ム
JPS59205747A (ja) * 1983-05-09 1984-11-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6043849A (ja) * 1983-08-19 1985-03-08 Fuji Electric Co Ltd リ−ドフレ−ム
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
JPH0714021B2 (ja) * 1983-12-27 1995-02-15 株式会社東芝 樹脂封止型半導体装置
JPH0773122B2 (ja) * 1983-12-27 1995-08-02 株式会社東芝 封止型半導体装置
JPS60148153A (ja) * 1984-01-13 1985-08-05 Nec Corp 放熱板付半導体装置
US4716124A (en) * 1984-06-04 1987-12-29 General Electric Company Tape automated manufacture of power semiconductor devices
US4635092A (en) * 1984-06-04 1987-01-06 General Electric Company Tape automated manufacture of power semiconductor devices
JPS6153752A (ja) * 1984-08-24 1986-03-17 Hitachi Ltd リ−ドフレ−ム
JPH073848B2 (ja) * 1984-09-28 1995-01-18 株式会社日立製作所 半導体装置
IT1213259B (it) * 1984-12-18 1989-12-14 Sgs Thomson Microelectronics Gruppo a telaio di conduttori per circuiti integrati con capacita' di termodispersione incrementata, erelativo procedimento.
JPS6336052A (ja) 1986-07-30 1988-02-16 Aisin Seiki Co Ltd スタ−リング機関の高温熱交換器
JPH0815193B2 (ja) * 1986-08-12 1996-02-14 新光電気工業株式会社 半導体装置及びこれに用いるリードフレーム
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US5198888A (en) * 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
JPH0691174B2 (ja) * 1988-08-15 1994-11-14 株式会社日立製作所 半導体装置
KR0158868B1 (ko) * 1988-09-20 1998-12-01 미다 가쓰시게 반도체장치
US4916506A (en) * 1988-11-18 1990-04-10 Sprague Electric Company Integrated-circuit lead-frame package with low-resistance ground-lead and heat-sink means
JPH02170597A (ja) * 1988-12-23 1990-07-02 Mazda Motor Corp 車載用制御ユニツト構造
JP2695893B2 (ja) * 1989-01-27 1998-01-14 株式会社日立製作所 半導体装置及びその製造方法
US5266834A (en) * 1989-03-13 1993-11-30 Hitachi Ltd. Semiconductor device and an electronic device with the semiconductor devices mounted thereon
JPH02264458A (ja) * 1989-04-04 1990-10-29 Mitsubishi Electric Corp リードフレーム
US4954878A (en) * 1989-06-29 1990-09-04 Digital Equipment Corp. Method of packaging and powering integrated circuit chips and the chip assembly formed thereby
US5023202A (en) * 1989-07-14 1991-06-11 Lsi Logic Corporation Rigid strip carrier for integrated circuits
JP2519806B2 (ja) * 1989-09-12 1996-07-31 株式会社東芝 樹脂封止型半導体装置
US5146310A (en) * 1989-10-16 1992-09-08 National Semiconductor Corp. Thermally enhanced leadframe
US5073521A (en) * 1989-11-15 1991-12-17 Olin Corporation Method for housing a tape-bonded electronic device and the package employed
US5114880A (en) * 1990-06-15 1992-05-19 Motorola, Inc. Method for fabricating multiple electronic devices within a single carrier structure
JP2816244B2 (ja) * 1990-07-11 1998-10-27 株式会社日立製作所 積層型マルチチップ半導体装置およびこれに用いる半導体装置
JP2982126B2 (ja) * 1991-03-20 1999-11-22 株式会社日立製作所 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US5631497A (en) 1997-05-20
KR920003488A (ko) 1992-02-29
KR950008241B1 (ko) 1995-07-26
US5804872A (en) 1998-09-08
US6297074B1 (en) 2001-10-02
JPH0469963A (ja) 1992-03-05

Similar Documents

Publication Publication Date Title
JP2816244B2 (ja) 積層型マルチチップ半導体装置およびこれに用いる半導体装置
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP3817453B2 (ja) 半導体装置
US10141240B2 (en) Semiconductor device, corresponding circuit and method
TWI648834B (zh) 半導體封裝結構及其製作方法
JP2001085603A (ja) 半導体装置
CN109216214B (zh) 半导体封装结构及其制作方法
JPH0878572A (ja) 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
KR101259851B1 (ko) 칩 패키지 및 그 제조 방법
JP3243920B2 (ja) 半導体装置
WO2020189508A1 (ja) 半導体モジュールおよびこれに用いられる半導体装置
JP3450477B2 (ja) 半導体装置及びその製造方法
JP2002043510A (ja) 半導体パワーモジュールおよびその製造方法
JP2002151634A (ja) 基板放熱装置
JPH09148484A (ja) 半導体装置及びその製造方法
CN209949522U (zh) 电路板、电路板组件以及电子装置
JPS62114247A (ja) 電子素子用チツプキヤリアの製造法
JPH0358455A (ja) 半導体パッケージ
JPH0376795B2 (ja)
JP7236930B2 (ja) 放熱装置
JPS6211014Y2 (ja)
JP2004111431A (ja) パワーモジュールとその製造方法
KR20050073678A (ko) 비지에이 타입 패키지의 제조방법
CN116779453A (zh) 高导热嵌埋结构及其制作方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070814

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080814

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080814

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090814

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090814

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100814

Year of fee payment: 12

EXPY Cancellation because of completion of term