JPH0469963A - 積層型マルチチップ半導体装置およびこれに用いる半導体装置 - Google Patents

積層型マルチチップ半導体装置およびこれに用いる半導体装置

Info

Publication number
JPH0469963A
JPH0469963A JP2181416A JP18141690A JPH0469963A JP H0469963 A JPH0469963 A JP H0469963A JP 2181416 A JP2181416 A JP 2181416A JP 18141690 A JP18141690 A JP 18141690A JP H0469963 A JPH0469963 A JP H0469963A
Authority
JP
Japan
Prior art keywords
heat sink
heat
chip
semiconductor device
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2181416A
Other languages
English (en)
Other versions
JP2816244B2 (ja
Inventor
Ichiro Miyano
一郎 宮野
Koji Serizawa
弘二 芹沢
Hiroyuki Tanaka
大之 田中
Tadao Shinoda
篠田　忠夫
Masaru Sakaguchi
勝 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2181416A priority Critical patent/JP2816244B2/ja
Priority to KR1019910011601A priority patent/KR950008241B1/ko
Priority to US07/727,050 priority patent/US5631497A/en
Publication of JPH0469963A publication Critical patent/JPH0469963A/ja
Priority to US08/464,577 priority patent/US6297074B1/en
Priority to US08/795,791 priority patent/US5804872A/en
Application granted granted Critical
Publication of JP2816244B2 publication Critical patent/JP2816244B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53183—Multilead component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はフィルムキャリアゾ〜ブに半導体チップを電気
的に接続しにノイルム゛髪ヤリ７″（以］・”、Ｔ　　
Ａ　　Ｒ：　　Ｔａｐｅ　　Ａｕｆ、ｏｎｌａｔ、ｅｄ
　ＢＯ１＋ｄｉｎＨ、丞−略ｆｆｔＹ　）　　Ｊ’ｊ　
　、ｌｉＣ”ｌ。
導体不、使い、”１参クタ・−を介しへ積層型Ｊルチ子
ツブ半導体装置の冷却力法に関４１−る。１〔従来の技
術ｊ 従来の・）アルーヂチップ半導体装置冷却力法では、基
板Ｊ：、　（７）　’ｌ’−面的に配置されへ生導体ノ
ーツゾへ装箔４゛ろれ／・放熱ツイン１、よりｔ７　□
うノア法が実開昭６３−３６０５２号番−３己載されζ
いる。ま１１−、　Ｓ□）’　（：Ｓｍａ冊山＋ｔ、１
ｉｎｅ　Ｐａｃｋａｇｅ）型１′導体装置”ζ・の東ね
合わ１イ配置（′））実装構箔＆文ｊ４イ）冷却ｔｊ法
と・（、Ｃ１同１；　：”、、−ｒと６１１６Ｓ号があ
げられる。
〔発明が解決し２よ・）どする課四１〕１−１記、従来
技術“（・は冷却ｊ′−段と（７又直接１Ｌ導体ア゛ツ
ブ１に放熱フィンを装着４る。−Ｊ・が容易？・・あつ
ｔ、。イかしＴＡＢ方式による積層型ンルヂツ〜ツブ″
４′−導体装置では、フィ゛／を取付けられるのは、最
」”層または最下層〕−゛りて−、中間層には構造的Ｃ
＝取（・」ζＪることか不ｉｉＪ能となイ°）。そ−の
ノめ、中間層の直接の冷却構７．関（７では考慮がさＡ
′飯、で、”Ｊ“１らず、動作時（−多量の発熱をする
コ１′６導体ｆツブを組み込む場合・や、複数層同時動
作時における過熱の為の誤動作や半導体チップの劣化、
ぞし７て熱疲労による接続部信頼性の低１−′を招いて
いた５、本発明のに１的は、前記中間層相互の熱の影響
を緩和（、た１−１で中間層からの冷却を積極的に行い
上記問題点を解決することを目的と４“る。
〔課題を解決するための手段〕
［記目的を達成Ｃろため、各層の半導体チップ上、及び
コネクタ〜」”２にヒートシンク、放熱フィンを設けた
ものである。
「作用〕 従来からあるＴΔＩ３の製造工程を大幅１：゛変更゛４
ることなく半導体チップＬヘピートシンクを形成オるこ
とが出来る９発生した熱は、各層の半導体チップ」４に
装着され力１−−１−シンクの働きで積極的に積層型マ
ルヂヂップ半導体装置の外部に伝導される。子（５てそ
ごから外気に放出されるのζ・、特に中間層では放熱構
造を何も持たない場合む式化べて、確実に冷却されるこ
と番、−なる、積層する半導体チップの種類が違う場Ｃ
には、ヒ・　トシンクイ／＼断熱伺を付加４る２てとｌ
−よ−２ｒ−１他層の半導体ｙ゛ツゾヘｊえる熱の下塔
を抑大る、□“とが′にき、積層型ンルノ′ｆ”ツブ半
導体装置の１１１７、用範囲が拡大”４る１、Ｊブー、
スル　ホールの代わ釦）として二Ｊ　、ｆ、フタ・−１
１設けられた電気的導通部しより　”’（：、す。。
ドとコネクタ　−の電気的接続部分からの放熱も促進さ
れるのひ、動作時の昇温の抑制、性能劣化による誤動作
のＩｖｊＩ）：、発生ずる熱応力の低減による接続部４
Ｆ、頼性の向１−がもノリ：２される。
〔実施例Ｉ〕
第１の実施例を第１図により説明Ａる６第１図はバラ）
）・−ジを兼ねたヒ用・うツクによる１”　Ａ　ＩＩ力
式崖導体装置の冷却構造を小（、ノー斜視図ζ−ある。
本発明“２・は半導体チップＩＴＬ−に装着ｔ−’４ｉ
　ｉ−・−トシンク５を゛ｒＡＢラーーーブの製造上程
’＜Ｆ−括し゛（作り、それをＩ　Ｉ、　Ｂ　（Ｉｎｎ
ｅｒ　Ｌｅａｄ　Ｂｏｎｄｉｎｇ）特番、−度に装着し
て（７ま・う方法を用いる。
以Ｆ−技体的に製造法を述べる。
キャリ゛アとなるテープ２、リ　−ド３となる銅消層、
ぞれらを積層するＩ−めの接着層１４からなる第３図に
示す３層構造テープでは、通常、ＴＡＢ用テープにデバ
イスホールやスプロケットホールとなる穴あけ処理を施
した後、銅箔を接着層の介在で接着し、更に銅箔をリー
ド等の形状でエツチング加工することによりテープキャ
リアを完成させる。このとき、リード３部分の形状でエ
ツチング防止処理を施す他にも、ヒートシンク５にあた
る部分もエツチング防止処理を行ない、リード部分のエ
ツチングと同時にヒートシンク５を第２図の様に成型す
る。尚、ヒートシンクの形状は、チップ上のＩＬＢ部分
との干渉が無く、チップ動作時の発熱量に見合った熱量
が伝達可能な断面積を確保出来るならばどの様なもので
もかまわない。
従来から存在するＴ　Ａ、　Ｂ用銅箔の引っ張り試験片
では、同様の形状及び寸法で加工が行なわれているので
その加工方法を応用することが出来る。
次のＩＬＢの工程でチップ上に構成されたバンプ１３と
呼ばれる突起状電極にインナーリード３を加熱ツールに
よりボンディングし、半導体チップ１をＴＡＢテープに
搭載することになる。二のとき半導体チップ１の表面に
結晶性フィラー人りエポキシ等の高熱伝導率の熱硬化性
樹脂を塗布しておき、ヒートシンク５のチップ表面への
装着を同時に行なう。
更にチップ表面ボンディング部、デバイスホールの周辺
、ヒートシンク５をポツティングレジン９によって封止
し、ヒートシンク付のＴＡＢテープリールを完成する。
リール状態の製造工程であり、従来の技術、工程を殆ど
そのまま用いて製造できることから量産にも適している
。
更に第５図の様な形状にＴＡＢテープリールから打ち抜
いたヒートシンク５付きのＴＡＢ方式半導体チップを、
リード３によりコネクター６上のパターン１２と呼ばれ
る電気的接続部にはんだによって電気的に接続する。こ
の後でヒートシンク５をＳＯＰパッケージのり−ドフォ
ーミングと同様の加工で整形し第１図に示すパッケージ
構造を作る。
例えば、ヒートシンク５はコネクター６上のパターンに
対して、ＴＡＢのアウターリードを位置合わせする際に
利用することが出来る。ＴＡＢ上に作られたヒートシン
クに第６図の様な位置決め用マーク１０を付け、同様に
コネクター６上に付けられた位置決め用マーク１０とを
一致させることによりアウターリードとパターン１２の
位置合わせを行なう。位置決め用マーク１０はエツチン
グやフォト印刷によって付けられるのでリード３とパタ
ーン１２の位置合わせに必要十分な寸法精度を得ること
が出来る。
例えば、テープキャリア２上にめっきによって直接リー
ドなどの形状を作成する第４図に示す２層構造テープを
使用する場合でもエツチングによる＃ｉｉ箔の成型は可
能なので、銅箔の厚さ、強度が十分であれば本発明によ
るところのヒートシンクを成形することが出来る。
上記半導体装置に組み込まれる半導体チップ１が４Ｍ　
　ＤＲＡＭであった場合、動作時に約３００ｍＷの消費
電力を持ち、単体では温度が約６０″Ｃに達するほどの
発熱をする。消費電力のより大きな半導体素子が使われ
る場合には更に高温になることが予想され、効果的な放
熱構造をとる必要がある。本発明による第１図のような
ヒートシンクを用いれば、熱伝導の良い金属により効果
的にチップ表面から大気への放熱を促進することができ
る。
基板も含めた放熱構造を考える場合、基板への熱伝導を
促進するためには第７図に示すようにヒートシンク５を
成形し、基板実装時に基板上に設けた熱伝導用のパター
ンに、はんだ付は等で接続する。このとき基板として熱
伝達率の良いＭＣ（メタルコア）基板１７等を用いると
基板全体に熱伝導が行われ、半導体装置固有の面積に加
えて基板の面積を有効に使用して大気への放熱が出来る
ので、更に放熱効果が向上する。第８図に示すように、
熱伝導用のパターン１５をスルーホール１６により内部
の金属と直接接続すればより効果を高められる。
さらに、第１３図の様にヒートシンク５の外側に放熱フ
ィン７を装着することにより放熱面積を増加させ、大気
への放熱効果を高めることもてきる。
１丁−、Ｂ貼」−１〜フ”　・プＡ゛■りど２＋の１−
１、シンクξ）ｙ′生厚導体デツプ１密着さセるＩｉｌ
的（−熱硬化性樹脂を使）代わりとしで°、例Ａば第５
９図１、示す極めて薄いノイルム状の熱砂化性接着剤、
銀へ一ストの使用、もしく：は第１０図に示す生遡１１
体“ヂーツヅ１−１に配列きれた、電気的接゛続には関
係が無いダミーパンツ１］？・１１．　＋”’　ｌ・シ
ンクりとチップをボンディングＡることもでさる１、 ボッｆ〜イソグ１、ノジン９どデツプ１、ｌ−・　トシ
ンク５の密着Ｐｊ−を良・くし、ｙ゛ツブＬｌにかぶ、
＼るヒ、７トシシ７７部分ノ＼の気泡の待き込みを防止
Ｊる目的で、ピートシンク（，７対し゛ζ第Ｊ、　１図
（ａ、）、（１））に示すよつな穴あげ加１を行う６°
、′とも考λられる１、この穴はＴ　１．、、　Ｂ部分
どのｆ渉が無い位置で、チ゛ツブの熱量を充５）・に′
伝導できる断面積が補作て・１Ｎるならばどの様なもの
゛（・も良い。
〔実施６例２］ 第り）の実施例を第１２図しより説、明４る。第１Ｓ２
図は積層型、ｉルクづ゛ツブ１６導体装置全体の冷却構
造を；１”’ｅ　Ｉｙた斜視図（１？　％る。第」の実
施例ζ−・説明（，２〕・本発明１：’ｉ：、　Ｊ、る
ヒ−）−シック：）を装：　ｆｌ’　シノー′１゛ＡＢ
方式４′導体−Ｊツブを、１、・ト面の電気曲溝Ａｉを
とったコトクタ・−６により、挾ｐ）、込む、１）にし
“ＣはんノＥ　＆−よる電気的接続をする。−と（−４
層積層し、第１ｚ図ζ、示−４ような放熱構造を持：）
積層４１．１１１ル一ブナツｆ下導体装置を構成４−る
。
積層型ンルチヲ゛ツブオ導体装置に組、？）、込まれる
土導体ザップが４　Ｍ　　Ｄ　ＲＡ、　Ｍ　Ｔ・全層が
同時に動作しｌ゛場合例にとるＪ・、生じる温度は約１
８０６ｃ′：、に＋〕達（７，８ｏ°ｃ−ｉｉｒ後と一
゛ユれる゛１′、導体）−ツブの動作ｔｌ’］’能温度
を室温度、“越ｊ＜−（’、−Ｌま〕５、まノ、−第１
２１図の様な状態−（・Ｊ−士を他の２１！導体−ｆツ
ブに囲まれ）２層ｎ１まムは３層［１（７）　デツプ、
が動作Ａる場ｎ（，０、放熱構造を何も持ｔ、−ないと
、老導体）°ツブから人気中：１ノは基板へ直接放熱が
行えないｌ゛め、最」、層、最Ｆ層のｊ″ツブ動作する
場合と比較し一ζ、最高温度が少なくと４．シ５’Ｃ，
ｌ又−１．畠くなる。中間層デツプへの動作の集中や、
消費電力が大きく多情の発熱を＋ｉ　ｆニーら４論理演
ｑ回路素子の組込みがＪ６る場合１．“の温度Ｘ：はさ
ら１．、゛大きくなく）。本発明によるヒ・　トシッグ
ξ）を用いれば、空気層を介（７Ｚ］他層の半導体チッ
プｌ＼順次伝達され、最」−層より大気、最下層より基
板・そ−して大気ｌ＼と放熱される従来の［−−−−１
−シング無しの放熱経路し７１ｆｌλで、熱伝導の良い
金属番二より各中間層のチップ表面から直接外部／＼は
るかζＪ効率良く放熱を行えるので、装置全体の冷却効
率を高めることができる３、１てのどきヒートシンク５
の外側＆５−第１３図の様番、−放熱用フィン７を装着
する、′とで表面積を太きく’ｌるごとができ、放熱効
果を高めることもできる。
第１４図（ａ）、　　（ｂ）のよう（、ヒ・　トシンク
部分を成形し基板りはんだ付け・ｒること（一基板にヌ
、ｊしての熱伝導が促進され、積層型マルーｙチップ半
導体装置装置固有の表面積に加えｒ、実装基板の表面積
を使った大気ｌ＼の放熱が可能となり放熱効果をより高
くできる。第８図に示Ｌｌ−のと同様に実装基板として
ＭＣ（メタルコア）基板を用い、スルーボールなどで内
部の金属とヒ・−トシンクが１α接接続されズいるので
あればさらＣ１効果は高い。
（実施例：（〕 第３の実施例を第１Ｆ）図番−よ、り説明−４６゜＋ｉ
ｉ＋記実施例第：３項の積層型ンループｙ′ツブ半導体
装置に於いて、違う種類のｆ−導体ｆ−ツブが積層され
、各層のコ１′、導体ｆツブ間で発熱量や動１′１−可
能Ｗ　度範囲が極端番−異なる場合はヒー用・シックＦ
）１．−第１１ｉ図に示す位置でシリカ−Ｔｉ−１１ゲ
ル（熱伝導率０．０２４Ｗ／ｍ・Ｋ）の様な断熱材４を
装着する１、各層の半導体１′ツブ開び極端（１，７発
熱量が異なる場合（５，積層型マルーｆ−デツブ１′導
体装置が動作発熱°孝るど、断熱ヰ４４がない場合、ヒ
〜　トシンク５によ・）゛ζ全体としでは冷却が１−ｉ
なわれる１＋のの、温度の高い゛（二導体ノーツブど温
度の低いチ”ツブ間の温度差により熱が温度の低い半導
体ｆ゛ツブ伝導するので、結果と１．　’？温度の低い
２ｔ′６導体・ノツプは加熱され誤動作を引き起こす、
°６とになる。−力ζ・温度の高い゛１′−導体ナツブ
は多少冷却されるが、ｌ（動作が積層型マルＶ−ｆ−ツ
ブ半導体装置（、−ｔｊえる影響の方がはるか仁大ぎく
無視出来ない。断熱材４１．−よって動作発熱部チップ
表面と他層のチップ表面の間で熱の移動を少なくし、動
作温度の極端に高い半導体チップによる他層の半導体チ
ップの加熱を抑制することで、各々の半導体チップの特
性を損なわずに様々な組み合わせの積層型マルチチップ
半導体装置が構成可能となる。なお、断熱材４は、温度
差を生じる半導体チップ間等選択的に装着することによ
り効率的に装着することができる。
〔実施例４〕 第４の実施例について第１６図を使用して説明する。（
１）はＴ　Ａ、　Ｂ方式によるヒートシンク付半導体チ
ップキャリア、（２）は冷却構造の構成単位、（３）は
４層積層過程、（４）は冷却構造全体のそれぞれ斜視図
を示す。
（１）のヒートシンク付ＴＡＢ方式半導体チップのリー
ド３とコネクター６上のパターン１２は、ヒートシンク
５に付けられた位置決めマーク１０と、コネクター上の
位置決めマーク１０によって位置合わせをされた後に、
はんだリフロー等の電気的接続により（２）の冷却構造
の構成単位を作る。このとき、コネクタ一部分には上・
下で導通を取られたパターン１２が、上面および下面に
形成されているが、ヒートシンクがコネクターと干渉す
ることなく外部に取り出せる様に、コネクター表面から
突出したパターン１２の高さを設定し、第１７図のよう
にコネクターとコネクターの間隔の方が、リード３の厚
さ（約０．０３５μｍ）とほぼ同じであるヒートシンク
５の厚さより大きくなるようにする。
更に、ヒートシンク付ＴＡＢ方式半導体チップのヒート
シンク５に付けられた積層用の位置決めマーク１０を使
用することによって、上層のコネクター下表面のパター
ン１２と、下層のり−ド３を位置合わせして積層する。
このとき、下層のヒートシンク５と上層のコネクタ−６
下表面の部分の間で接着を行なって４層全層を仮止めし
ておく。
その後、仮止め状態にある積層型マルチチップ半導体装
置を一括してはんだにより電気的に接続し完成する。以
上により、コネクター６とＴＡＢ方式半導体チップを用
いた積層型マルチチップ半導体装置に関して、ヒートシ
ンクが無い場合の積層工程と比較して、大幅に工程を変
更すること無くヒートシンク製造工程を取り入れること
ができる。
ここで例えば、ヒートシンク５に放熱用フィンを銀ベー
スト等によって装着することで、放熱部分の表面積を増
大させることが出来、さらに効率を上げることが出来る
。又このとき結晶性フィラー人すエポキシレジン（熱伝
導率；約２Ｗ／ｍｋ　）の様な熱伝導率の大きい接着剤
を用いることもできる。
ヒートシンク５とコネクター６の干渉を防ぐ目的で、パ
ターンのコネクター６表面からの高さを調節する代わり
に第１８図の様にコネクター６のヒートシンク５にあた
る部分に干渉防止溝を成形しておくことも考えられる。
〔実施例５〕 第５の実施例を第１９図により説明する。第１９図はＴ
ＡＢ方式半導体チップが、冷却装置も兼ねたスルーホー
ルの代わりとなる電気的導通部品８を組み込んだコネク
ター６に電気的に接続され、それが２層Ｍ層された状態
の１／４部分の斜視断面図を示す。本発明によるところ
の、銅メツキ製スルーホールとパターンに代わる、電気
的導通部品は８で示す。第２０図は電気的導通部品８が
コネクター６に組み込まれた部分の透視図を示す。
第２１図は第２０図と異なる方法で電気的導通部品８を
コネクター６に組み込む際の流れを示す。
電気的導通部品８は治具により所定の位置に保持される
。そこへチップ動作温度及びはんだによる電気的接続工
程の温度以上の耐熱性を持つポリイミド系レジンまたは
ＢＴレジンを流し込みコネクター６を形成する。このと
き、電気的導通部品８には第２０図の様に貫通穴を設け
ておき、確実に固定できるようにする。例えばレジンを
使わなくとも第２１図のように予めコネクター６を成形
し、電気的導通部品８に合わせた切り込みを入れておき
、その後電気的導通部品８を装着する方法で組み込むこ
ともできる。
上下を他層の半導体チップにより囲まれた中間層に当た
る半導体チップの動作時における放熱の経路とし−〈□
、は、σ−来のズルー４’ｌ’；　”−ル６°１σ・−
）　”’ｒ’　ｔ％　）ｔ・愛を電気的（、、−接続４
−６４ｇ、＋の′（−は、主導体ノッノ゛間の空気層を
介１．．−（：順次他層のｆツー］′へ伝えられる４、
。
の−・、１′導体Ｊ・ツノ′１からリ　ド；）、スル　
小ルを介し゛〈他層／＼伝わ６２　”’、：’の経路で
Ａする１１．′ｌハとさｉｉ；ｉ渚の経路より１“」、
後’Ｉ’ｉの入ルーホ・ル部６属ｌハ熱伝導にス＼しＩ
Ｋ）寄り、のＩ）か入きい７、ｔ　：“１′−釦１の様
な９導寸ｔ１（熱伝導率、約３７０Ｗ／ｍ−ｋ）を持）
伶。
犀を４・イ本・１とするヰ“、気的導通部品ε；を設′
［−ｊと１　ｆ′ｉｉｉ、　Ｊ・１．−９ｔり熱の伝導
が良好になり、基板／＼の放熱７１（Ｆｖ１人４゛る。
史じ゛１ネクタ・−〔３より夕（５部＋、Ｘ−突出した
部分が、〕・インの作用を４“るの“し大気ノ＼の放熱
’Ｆｉ　（ｊｆ　’！され、接続部の温７６：　、ｌ：
、−Ｒを抑制ｉる。゛どが（−きる。
このとき、積層Ｈ６２マル−ｙ・＞−ツブ半導体装置内
（・は、何層目のチップを動作３＼せるかろ指定４る目
的で、＝Ｆツーノセレクｈ　］、　］、　、！−呼ばれ
る回路を設置、Ｊる必要がある５、４′”の回路は、４
層と４−１Ａ−１司じ形状と種類、つ、１、り同じ位置
に各層のスイッーノング動ｆ’ｉ−を受は持−〕リ−１
′のイ・Ｓい７−：　ＴＡ　Ｌ（・１′−ヅを用い（い
るに４ｆ１．、かかわＩｐ、、−４層各層のう′ツブを
選択的に動ｆ’ｇ　１．’！　１オイ゛〉〕め、ノｊ、
　ム部分この配納（に、Ｊす、各層のス１”ツノング動
作な、目（ｄｏ）リ　−ドを別々の電気的導通部品す；
へ夕１．！　、、、Ｎｌ　ｔ−ζ引、＼出・ｊ−ご１！
−゛を１］１的Ｊｉ、、、、、ｒ、いイ、′〉１１ 、レンジ１１・１ノクト・１［か装７１．゛＼れる各層
の電気藺導ｉｉ１部づンは、第＋７４１メｑ（φ」）に
４−１・」−様（−（トの他層の電気藺導ｉ■〕部の５
（の接続か無い−Ｌ）ｉｙ：、　”’ｆ　６゜以降に別
途小４様に突ｆ出（、変六′る６１−）てノ１右の７ｆ
ｉ気的導曲溝分との１−渉イ・防３′ｓ、デツプ１どし
、）７１．１１（、−まり、各層別々の位置０’、）市
：気的導通γ；□ｉ（分４−引さ出（２“ｄ指゛続（２
、第：ａ１１＋ｑｃｂ）に示゛４様に電。
急曲導通部分１１１１１．　、、Ｉ：り最ト層、ｔ７・
達１イ）状カηに・］る１、各層を６（法的（、−動作
ｉ’＝　ｔ：ｉる４８は、１系統づりの独−）ｌした４
゛）（ハイ１ン置＋、−、Ｊろる電気藺導’Ａ’ｈ部分
の選択をづればＪ、い６′ど（、なイ〕。、′のと；＼
−ｆ〜ツーゾ■川／夕用、１、、より引＾出さＡ１、Ｌ
側の、４層全層ノ、接続される電気的′＃、通部分に各
層のデツプから接続さノするリードは、各層のｌ助作１
１．関係しないダ、　リード：］０・４“すイ）３．・
“のダ、：　リードゴビ０をノＵ続４−る１−とＣ各層
の電気的導通部分が、リ−１・′の厚、；ｉ相当する隙
間を持−）、−と無く接続される。タミーリドが無い場
合は第；２（３図に丞°１′ようし一隙間を持−）で（
、まう。また、第２１）図の外４＝ｆ　ｉｔ　２−れ八
−ｆツヅセレノノトを持つ部分の斜視図に小１゛様（、
−最ド層のスイッーチング動作を受は持つリードの付い
た電気的導通部分はチッｊセ１ノクト無１．で・イのま
＊０）（σ置で基板に実装置″る６てとになるの１−１
４Ｗの振り分けに必要な−ｙツＩセ１ノクト１１及びダ
ミー、リ　・ド２０は３）Ｊ所どなる。
本構造を用いる場合のチップ１！レグｊ・１１の形成１
方法には、例えば以トのＪ：）な方法がカスられる。一
つには第；′！０図ζ、−不４′ようζ２、電気的導通
部分に１・・めノップセレタト１１を付げておき１本（
ツタ・　（号の中に鋳込む方法こ・１．“のどきチップ
を川、／り１・］１とし２て利用きれる電気的導通部分
は長４人、高さを変えこおき、他の無関係な電気的導通
部分とのＦ渉苓防Ｉｌｌ：　ｉる。
このときｙ”ツブシ１／クト部分は第２２図の様に後で
外部に接続１６方法を用いることもぐきる。
また第２１１図に示４，１゛、・）（、、＝−二ｒネク
タ　部分を構成４る部材（−１Ｍ　ＣＢ　（Ｍｏｌｃｌ
ｅｄ　Ｃｕｒｃｕｉ↑１ｌｏａｒｄ）の立体配線゛（：
・使われる技術をＩ；ｔ、川（、て、め−、ンき配線を
１−ツノ゛ｔ＜　１．、、、、り１・ｊｌとしでイ・ｊ
ｌＪる方ン六が、もイ）。
ンへら（−１−ノネクターを５シ層積層構造に（２２、
第ン）。
：３図（，８示ｒ　、Ｊ：・）にめっき配線（−よるノ
ッーゾセｊ１、・り１・１１をイの層間に入れる４“：
１！１ｇ）”で−きイ；へこの様に４るとり・　ドの接
続］［、稈ζ・のはんたｔよるキ：気的接続′イ”・短
路などの接続部ｐをＩ’ｌ／、１　、ｉ［こ・、さご）
。
〔発明の効果１ 本発明に。１れば、積層型！ルーノー丁ツゾ斗・ｈ、体
ｙミ［ｄの半導体Ｊ・ツブ、特（−中間層の甲導体す−
ツブイー積極的に冷却４る、了−とＱ、動ｆ’７時の゛
［導体チッ゛ブ、ぞ（２で装置全体の温度を低、・、：
抑λる２ＪＩ果−１）Ｃあ１ミ”）、。
、ｔた、４′〜導体）ツブ相互の熱の影響を低、滅（゛
きて）の２−５゛１′導体Ｊツゾの加熱によくて）性能
劣化、Ｊｌ）１１′１の防Ｊ、１ｌｌ１１．　！、：Ｘ
も効果がある。さ孔′言７は長期に渡る使用の際し、電
気的接続部のｊｆ温抑制に、１“イ）熱疲労の低減１が
図２１、接続部信頼性向Ｆの効Ｗを４１冒：：、：＋１
．
【図面の簡単な説明】
第１図はト′叫・シング付１′へ１３を用いた１層単体
のパッケージも兼ねた冷却構造を示す。第２図はＴ　Ａ
、　Ｂ製造工程でのヒートシンクの製作法を示す。第３
図は３層構造テープ、第４図は２層構造テープ、第５図
はＴ　Ａ、　Ｂテープリールから打ち抜いたヒートシン
ク付Ｔ　Ａ、　Ｂ単体とコネクターを示す。第６図はコ
ネクターとの接続及びヒートシンク付Ｔ　Ａ、　Ｂリー
ドとコネクター上のパターンとの位置合わせ方法を示す
。第７図は放熱用パターンによりヒートシンクを基板に
接続した構造、第８図はＭＣ（メタルコア）基板とヒー
トシンクを接続する際の方法を示す。第９図はヒートシ
ンクと半導体チップを接着シートにより接続する構造、
第１０図はダミーバンプによりヒートシンクと半導体チ
ップを接続する方法を示す。第１１図（ａ）（ｂ）はボ
ッティングレジンのなじみを良くするためにヒートシン
クに穴あけ加工を施した場合の構造を示す。第１２図は
積層型マルチチップ半導体装置全体の冷却構造を示す。 第１３図は第１２図の構造へさらに放熱フィンを付けた
冷却構造を示す。第１４図（ａ）、（ｂ）は積層型マル
チチップ半導体装置におけるヒートシンクを放熱用パタ
ーンを介して基板に接続した場合の構造図、第１５図は
断熱材付きのヒートシンクを用いた積Ａ！ｙ型マルチチ
ップ半導体装置の断面斜視図を示す。 第１６図は４層積層に関する組立の流れを示す。 第１７図はコネクターとヒートシンクの位置関係を示す
。第１８図はコネクターを加工することでヒー］・シン
クとコネクターの干渉を避ける構造を示す。第１９図は
スルーホールの代わりとなる電気的導通部分を含む２層
積層構造で、コーナーにあたる部分を示す。第２０図は
スルーホールの代わりとなる電気的導通部分の斜視透視
図を示す。 第２１図は第２０図と異なる製造方法のスルーホールの
代わりとなる電気的導通部分を示す。第２２図はチップ
セレクト部をコネクター成型後に外付けにした構造を示
す。第２３図はめっきによるチップセレクト部の配線を
２層構造にしたコネクター内部に組み込んだ構造を示す
。第２４８Ｑ（ａ）はチップセレクトにより引き出され
るスイッチング動作を受は持つリードが接続される側の
電気的導通部分の４層分の断面図を示す。第２４図（ｂ
）はチップセレクトが接続され１系統ずつ別々に最下層
に達する電気的導通部分を示す。第２５図はチップセレ
クトを外付けにした場合の４層全局に渡るチップセレク
ト部分の斜視図を示す。第２６図はダミーリードが無い
場合の、第２４図（ｂ）に相当する電気的導通部分の断
面図を示す。 １・・・半導体チップ、２・・・テープキャリア。 ３・・・リード、４・・・断熱材、５・・・ヒートシン
ク。 ６・・・コネクター　７・・・放熱フィン。 ８・・・電気的導通部、９・・・ポツティングレジン。 １０・・・位置決めマーク、１１・・・チップセレクト
。 １２・・・パターン、１３・・・バンプ、１４・・・接
着層。 １５・・・熱伝導用パターン、１６・・・スルーホール
。 １７・・・メタルコア、１８・・・接着剤シート。 １９・・・ダミーバンプ、２０・・・ダミーリード第　
　１　図 第　２図 第り 、５ １足 、３ ／゛ １・′ 、、、／”””″ １二　　　Ｚ’−−−−−Ｘ−１ （？ 気 閏 ／′ 第 ？ 叱１ （の） ｇ　−−一１ ．２、−・５ （ｂ） 第 ５　図 ／９ ／ ／２ 第 ７′） 区１ 、ｑ　、、、、−、３ 第 図 第 図 第 図 （Ｑ−） 第 圓 （Ｌ） （ｂ） 第 図 第 図 第 島ら （シ′） 芽。 ｙ”ｔはΔ ／′ 、つ 、、、、、、、、、、、、、’ １．−．５ 第 ｑ 関 、５．〜、−８．Ｚ 又と 第 ２０図 ／ ／ 第 ２／ （″、イ１ 第２４．１文１ （α） ！５ ′々も ２３Ｇ・、′） 第 二・・、５ゴ駒 ′７ｆ＋ ７乙 ＩＺ）

Claims (1)

  1. 【特許請求の範囲】 １、リードを有するフィルムキャリアテープと該フィル
    ムキャリアテープのサードに電気的に接続された半導体
    チップと該半導体チップの表面に装着されたヒートシン
    クと該フィルムキャリアテープのリードに電気的に接続
    され、かつ該ヒートシンクを装着するコネクターとを有
    するマルチチップ半導体装置を基板上に積層してなるこ
    とを特徴とする積層型マルチチップ半導体装置。 ２、該ヒートシンクが第１の位置決めマークを有し、該
    第１の位置決めマークに対応する第２の位置決めマーク
    を該コネクターが有することを特徴とする請求項１記載
    の積層型マルチチップ半導体装置。 ３、該ヒートシンクが該基板に接続されていることを特
    徴とする請求項１記載の積層型マルチチップ半導体装置
    。 ４、該基板がメタルコア基板であることを特徴とする請
    求項３記載の積層型マルチチップ半導体装置。 ５、該ヒートシンクが該基板の熱伝導用パターンを介し
    て該基板に接続されることを特徴とする請求項１記載の
    積層型マルチチップ半導体装置。 ６、該ヒートシンクの該半導体チップ接着位置に穴を設
    けたことを特徴とする請求項１記載の積層型マルチチッ
    プ半導体装置。 ７、該ヒートシンクの外側露出部分に放熱用フィンを装
    着したことを特徴とする請求項１記載の積層型マルチチ
    ップ半導体装置。 ８、該コネクターに該ヒートシンクに対する干渉防止用
    溝を形成したことを特徴とする請求項１記載の積層型マ
    ルチチップ半導体装置。 ９、リードを有するフィルムキャリアテープと該フィル
    ムキャリアテープのリードに電気的に接続された半導体
    チップと該半導体チップの表面に装着されたヒートシン
    クと該フィルムキャリアテープのリードに電気的に接続
    され、かつ該ヒートシンクを装着するコネクターとを有
    するマルチチップ半導体装置を各々断熱材を介して基板
    上に積層してなることを特徴とする積層型マルチチップ
    半導体装置。 １０、該断熱材を該マルチチップ半導体装置間に選択的
    に装着することを特徴とする請求項８記載の積層型マル
    チチップ半導体装置。 １１、リードを有するフィルムキャリアテープと該フィ
    ルムキャリアテープのリードに電気的に接続された半導
    体チップと該フィルムキャリアテープのリードに電気的
    に接続される電気的導通部品と、該電気的導通部品が組
    み込まれるコネクターとを有するマルチチップ半導体装
    置を基板上に積層してなることを特徴とする積層型マル
    チチップ半導体装置。
JP2181416A 1990-07-11 1990-07-11 積層型マルチチップ半導体装置およびこれに用いる半導体装置 Expired - Lifetime JP2816244B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2181416A JP2816244B2 (ja) 1990-07-11 1990-07-11 積層型マルチチップ半導体装置およびこれに用いる半導体装置
KR1019910011601A KR950008241B1 (ko) 1990-07-11 1991-07-09 필름 캐리어 테이프 및 그것을 내장한 적층형 멀티칩 반도체 장치와 그의 제조방법
US07/727,050 US5631497A (en) 1990-07-11 1991-07-09 Film carrier tape and laminated multi-chip semiconductor device incorporating the same
US08/464,577 US6297074B1 (en) 1990-07-11 1995-06-05 Film carrier tape and laminated multi-chip semiconductor device incorporating the same and method thereof
US08/795,791 US5804872A (en) 1990-07-11 1997-02-05 Film carrier tape and laminated multi-chip semiconductor device incorporating the same and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2181416A JP2816244B2 (ja) 1990-07-11 1990-07-11 積層型マルチチップ半導体装置およびこれに用いる半導体装置

Publications (2)

Publication Number Publication Date
JPH0469963A true JPH0469963A (ja) 1992-03-05
JP2816244B2 JP2816244B2 (ja) 1998-10-27

Family

ID=16100389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2181416A Expired - Lifetime JP2816244B2 (ja) 1990-07-11 1990-07-11 積層型マルチチップ半導体装置およびこれに用いる半導体装置

Country Status (3)

Country Link
US (3) US5631497A (ja)
JP (1) JP2816244B2 (ja)
KR (1) KR950008241B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156254A (ja) * 1999-11-26 2001-06-08 Nec Corp 半導体装置とそれを用いた三次元半導体装置及びその製造方法並びにテンプレート
JP2006294714A (ja) * 2005-04-07 2006-10-26 Hitachi Kokusai Electric Inc Ｐａモジュールの放熱板
DE19755675B4 (de) * 1996-12-19 2007-12-27 LG Semicon Co., Ltd., Cheongju Halbleitergehäuse und Verfahren zu dessen Herstellung
US8205766B2 (en) 2009-05-20 2012-06-26 The Bergquist Company Method for packaging thermal interface materials
US8430264B2 (en) 2009-05-20 2013-04-30 The Bergquist Company Method for packaging thermal interface materials
JP2013529850A (ja) * 2010-07-05 2013-07-22 モサイド・テクノロジーズ・インコーポレーテッド 熱フレームを有するマルチチップパッケージおよび組立て方法

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2816244B2 (ja) * 1990-07-11 1998-10-27 株式会社日立製作所 積層型マルチチップ半導体装置およびこれに用いる半導体装置
KR0179921B1 (ko) * 1996-05-17 1999-03-20 문정환 적측형 반도체 패키지
KR100231152B1 (ko) * 1996-11-26 1999-11-15 윤종용 인쇄회로기판 상에 집적회로를 실장하기 위한실장방법
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
US6166434A (en) * 1997-09-23 2000-12-26 Lsi Logic Corporation Die clip assembly for semiconductor package
JP3644662B2 (ja) * 1997-10-29 2005-05-11 株式会社ルネサステクノロジ 半導体モジュール
JP3482850B2 (ja) * 1997-12-08 2004-01-06 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
KR100487135B1 (ko) * 1997-12-31 2005-08-10 매그나칩 반도체 유한회사 볼그리드어레이패키지
US6057174A (en) * 1998-01-07 2000-05-02 Seiko Epson Corporation Semiconductor device, method of fabricating the same, and electronic apparatus
JP3588801B2 (ja) * 1998-01-12 2004-11-17 セイコーエプソン株式会社 半導体装置の製造方法
US6236116B1 (en) * 1998-09-03 2001-05-22 Micron Technology, Inc. Semiconductor device having a built-in heat sink and process of manufacturing same
US6154371A (en) * 1998-09-30 2000-11-28 Cisco Technology, Inc. Printed circuit board assembly and method
US6190425B1 (en) 1998-11-03 2001-02-20 Zomaya Group, Inc. Memory bar and related circuits and methods
US6295220B1 (en) 1998-11-03 2001-09-25 Zomaya Group, Inc. Memory bar and related circuits and methods
US7169643B1 (en) 1998-12-28 2007-01-30 Seiko Epson Corporation Semiconductor device, method of fabricating the same, circuit board, and electronic apparatus
US6424033B1 (en) * 1999-08-31 2002-07-23 Micron Technology, Inc. Chip package with grease heat sink and method of making
KR100319198B1 (ko) * 1999-11-17 2001-12-29 윤종용 반도체 모듈에 히트 싱크를 조립하는 설비 및 그 조립 방법
US6325552B1 (en) 2000-02-14 2001-12-04 Cisco Technology, Inc. Solderless optical transceiver interconnect
US6475830B1 (en) 2000-07-19 2002-11-05 Cisco Technology, Inc. Flip chip and packaged memory module
DE10044148A1 (de) * 2000-09-06 2002-03-21 Infineon Technologies Ag Elektronisches Bauteil mit gestapelten Bausteinen und Verfahren zu seiner Herstellung
ITTO20010433A1 (it) * 2001-05-08 2002-11-08 Fiat Ricerche Dispositivo elettronico tridimensionale e relativo processo di fabbricazione.
JP3999945B2 (ja) * 2001-05-18 2007-10-31 株式会社東芝 半導体装置の製造方法
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6956285B2 (en) * 2003-01-15 2005-10-18 Sun Microsystems, Inc. EMI grounding pins for CPU/ASIC chips
US6943436B2 (en) * 2003-01-15 2005-09-13 Sun Microsystems, Inc. EMI heatspreader/lid for integrated circuit packages
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
US6771507B1 (en) 2003-01-31 2004-08-03 Hewlett-Packard Development Company, L.P. Power module for multi-chip printed circuit boards
US6819562B2 (en) * 2003-01-31 2004-11-16 Hewlett-Packard Development Company, L.P. Cooling apparatus for stacked components
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4234635B2 (ja) * 2004-04-28 2009-03-04 株式会社東芝 電子機器
US20060154393A1 (en) * 2005-01-11 2006-07-13 Doan Trung T Systems and methods for removing operating heat from a light emitting diode
TWI269414B (en) * 2005-06-20 2006-12-21 Via Tech Inc Package substrate with improved structure for thermal dissipation and electronic device using the same
JP2008142875A (ja) * 2006-12-13 2008-06-26 Hitachi Cable Ltd 個片切断用金型および半導体装置の製造方法
US20080302564A1 (en) * 2007-06-11 2008-12-11 Ppg Industries Ohio, Inc. Circuit assembly including a metal core substrate and process for preparing the same
TWI351729B (en) * 2007-07-03 2011-11-01 Siliconware Precision Industries Co Ltd Semiconductor device and method for fabricating th
KR102186203B1 (ko) * 2014-01-23 2020-12-04 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US9978660B2 (en) * 2014-03-14 2018-05-22 Taiwan Semiconductor Manufacturing Company Package with embedded heat dissipation features
KR102059610B1 (ko) * 2015-12-18 2019-12-26 주식회사 엘지화학 고전도성 방열 패드를 이용한 인쇄회로기판의 방열 시스템
KR20190047444A (ko) * 2017-10-27 2019-05-08 에스케이하이닉스 주식회사 단열벽을 포함하는 반도체 패키지
US20230378724A1 (en) * 2022-05-23 2023-11-23 Hamilton Sundstrand Corporation Power converter

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3611061A (en) * 1971-07-07 1971-10-05 Motorola Inc Multiple lead integrated circuit device and frame member for the fabrication thereof
US3874072A (en) * 1972-03-27 1975-04-01 Signetics Corp Semiconductor structure with bumps and method for making the same
DE2315711B2 (de) * 1973-03-29 1980-07-17 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Kontaktieren einer integrierten Schaltungsanordnung
SE437900B (sv) * 1976-10-21 1985-03-18 Ates Componenti Elettron Halvledaranordning innefattande en vermeavledare eller kylkropp
JPS5382168A (en) * 1976-12-27 1978-07-20 Nec Corp Lead frame for semiconductor device
US4132856A (en) * 1977-11-28 1979-01-02 Burroughs Corporation Process of forming a plastic encapsulated molded film carrier CML package and the package formed thereby
US4315845A (en) * 1979-03-22 1982-02-16 Hitachi Chemical Company, Ltd. Process for preparing chemically platable thermosetting powder coating
US4331831A (en) * 1980-11-28 1982-05-25 Bell Telephone Laboratories, Incorporated Package for semiconductor integrated circuits
CA1200619A (en) * 1982-02-16 1986-02-11 William S. Phy Integrated circuit lead frame with improved power dissipation
JPS59205747A (ja) * 1983-05-09 1984-11-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6043849A (ja) * 1983-08-19 1985-03-08 Fuji Electric Co Ltd リ−ドフレ−ム
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
JPH0773122B2 (ja) * 1983-12-27 1995-08-02 株式会社東芝 封止型半導体装置
JPH0714021B2 (ja) * 1983-12-27 1995-02-15 株式会社東芝 樹脂封止型半導体装置
JPS60148153A (ja) * 1984-01-13 1985-08-05 Nec Corp 放熱板付半導体装置
US4635092A (en) * 1984-06-04 1987-01-06 General Electric Company Tape automated manufacture of power semiconductor devices
US4716124A (en) * 1984-06-04 1987-12-29 General Electric Company Tape automated manufacture of power semiconductor devices
JPS6153752A (ja) * 1984-08-24 1986-03-17 Hitachi Ltd リ−ドフレ−ム
JPH073848B2 (ja) * 1984-09-28 1995-01-18 株式会社日立製作所 半導体装置
IT1213259B (it) * 1984-12-18 1989-12-14 Sgs Thomson Microelectronics Gruppo a telaio di conduttori per circuiti integrati con capacita' di termodispersione incrementata, erelativo procedimento.
JPS6336052A (ja) 1986-07-30 1988-02-16 Aisin Seiki Co Ltd スタ−リング機関の高温熱交換器
JPH0815193B2 (ja) * 1986-08-12 1996-02-14 新光電気工業株式会社 半導体装置及びこれに用いるリードフレーム
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US5198888A (en) * 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
JPH0691174B2 (ja) * 1988-08-15 1994-11-14 株式会社日立製作所 半導体装置
US4916506A (en) * 1988-11-18 1990-04-10 Sprague Electric Company Integrated-circuit lead-frame package with low-resistance ground-lead and heat-sink means
JPH02170597A (ja) * 1988-12-23 1990-07-02 Mazda Motor Corp 車載用制御ユニツト構造
JP2695893B2 (ja) * 1989-01-27 1998-01-14 株式会社日立製作所 半導体装置及びその製造方法
US5266834A (en) * 1989-03-13 1993-11-30 Hitachi Ltd. Semiconductor device and an electronic device with the semiconductor devices mounted thereon
JPH02264458A (ja) * 1989-04-04 1990-10-29 Mitsubishi Electric Corp リードフレーム
US4954878A (en) * 1989-06-29 1990-09-04 Digital Equipment Corp. Method of packaging and powering integrated circuit chips and the chip assembly formed thereby
US5023202A (en) * 1989-07-14 1991-06-11 Lsi Logic Corporation Rigid strip carrier for integrated circuits
JP2519806B2 (ja) * 1989-09-12 1996-07-31 株式会社東芝 樹脂封止型半導体装置
US5146310A (en) * 1989-10-16 1992-09-08 National Semiconductor Corp. Thermally enhanced leadframe
US5073521A (en) * 1989-11-15 1991-12-17 Olin Corporation Method for housing a tape-bonded electronic device and the package employed
US5114880A (en) * 1990-06-15 1992-05-19 Motorola, Inc. Method for fabricating multiple electronic devices within a single carrier structure
JP2816244B2 (ja) * 1990-07-11 1998-10-27 株式会社日立製作所 積層型マルチチップ半導体装置およびこれに用いる半導体装置
JP2982126B2 (ja) * 1991-03-20 1999-11-22 株式会社日立製作所 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19755675B4 (de) * 1996-12-19 2007-12-27 LG Semicon Co., Ltd., Cheongju Halbleitergehäuse und Verfahren zu dessen Herstellung
JP2001156254A (ja) * 1999-11-26 2001-06-08 Nec Corp 半導体装置とそれを用いた三次元半導体装置及びその製造方法並びにテンプレート
JP2006294714A (ja) * 2005-04-07 2006-10-26 Hitachi Kokusai Electric Inc Ｐａモジュールの放熱板
JP4584757B2 (ja) * 2005-04-07 2010-11-24 株式会社日立国際電気 Ｐａモジュールの放熱板
US8205766B2 (en) 2009-05-20 2012-06-26 The Bergquist Company Method for packaging thermal interface materials
US8430264B2 (en) 2009-05-20 2013-04-30 The Bergquist Company Method for packaging thermal interface materials
JP2013529850A (ja) * 2010-07-05 2013-07-22 モサイド・テクノロジーズ・インコーポレーテッド 熱フレームを有するマルチチップパッケージおよび組立て方法

Also Published As

Publication number Publication date
US6297074B1 (en) 2001-10-02
KR950008241B1 (ko) 1995-07-26
US5804872A (en) 1998-09-08
JP2816244B2 (ja) 1998-10-27
US5631497A (en) 1997-05-20
KR920003488A (ko) 1992-02-29

Similar Documents

Publication Publication Date Title
JPH0469963A (ja) 積層型マルチチップ半導体装置およびこれに用いる半導体装置
EP2894950B1 (en) Embedded heat slug to enhance substrate thermal conductivity
TWI569387B (zh) 具有隔離件之散熱增益型線路板製作方法
US6528882B2 (en) Thermal enhanced ball grid array package
JP2004537849A (ja) リードレスマルチダイキャリアの構造およびその作製のための方法
TW201343013A (zh) 封裝載板及其製作方法
CN102779808B (zh) 集成电路封装和封装方法
JP2006261255A (ja) 半導体装置
TW201507556A (zh) 具有散熱墊及電性突柱之散熱增益型線路板
JP2008258547A (ja) 半導体装置およびその製造方法
US8669142B2 (en) Method of manufacturing package structure
CN111031687A (zh) 制备散热电路板的方法
JP6119111B2 (ja) 回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法
US11545412B2 (en) Package structure and manufacturing method thereof
JP3611957B2 (ja) 積層型実装体
JP6686467B2 (ja) 電子部品放熱構造
JP2008243966A (ja) 電子部品が実装されたプリント基板及びその製造方法
JP7236930B2 (ja) 放熱装置
JPH07321471A (ja) 多層基板
TW200845874A (en) Circuit board having heat-dissipating structure and manufacturing method thereof
TW200826261A (en) Thermally enhanced BGA package apparatus & method
JP2753761B2 (ja) 電子部品搭載用基板及びその製造方法
TWI819632B (zh) 電路板及其製備方法
TW571413B (en) Method of manufacturing BGA substrate with high performance of heat dissipating structure
JP2023008154A (ja) 配線基板の冷却構造

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070814

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080814

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080814

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090814

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090814

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100814

Year of fee payment: 12

EXPY Cancellation because of completion of term