TWI819632B - 電路板及其製備方法 - Google Patents

電路板及其製備方法 Download PDF

Info

Publication number
TWI819632B
TWI819632B TW111120142A TW111120142A TWI819632B TW I819632 B TWI819632 B TW I819632B TW 111120142 A TW111120142 A TW 111120142A TW 111120142 A TW111120142 A TW 111120142A TW I819632 B TWI819632 B TW I819632B
Authority
TW
Taiwan
Prior art keywords
conductive
opening
layer
type semiconductor
conductive member
Prior art date
Application number
TW111120142A
Other languages
English (en)
Other versions
TW202348097A (zh
Inventor
賀環宇
黃美華
李彪
吳金成
Original Assignee
大陸商鵬鼎控股（深圳）股份有限公司
大陸商慶鼎精密電子（淮安）有限公司
鵬鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商鵬鼎控股（深圳）股份有限公司, 大陸商慶鼎精密電子（淮安）有限公司, 鵬鼎科技股份有限公司 filed Critical 大陸商鵬鼎控股（深圳）股份有限公司
Application granted granted Critical
Publication of TWI819632B publication Critical patent/TWI819632B/zh
Publication of TW202348097A publication Critical patent/TW202348097A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/852—Thermoelectric active materials comprising inorganic compositions comprising tellurium, selenium or sulfur
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10219—Thermoelectric component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Polymerisation Methods In General (AREA)

Abstract

本創作提供包括至少一個散熱模組的電路板，散熱模組包括第一導電線路層、電偶、第二導電線路層、第一導電件、第二導電件、第三導電件與第四導電件；第一導電線路層包括第一導電部與第二導電部，第二導電線路層包括第三導電部；電偶包括P型半導體與N型半導體；第一導電件電連接P型半導體與第一導電部，第二導電件電連接P型半導體與第三導電部，第三導電件電連接N型半導體與第二導電部，第四導電件電連接N型半導體與第三導電部。本創作還提供了一種該電路板的製備方法。

Description

電路板及其製備方法
本創作涉及電路板領域，具體涉及一種電路板及其製備方法。
隨著智慧手機、手錶等消費電子類設備的不斷發展，人們對其體積、重量、功能的要求越來越高。而電子設備空間有限，相對應的各模組的體積越來越小，數量越來越多。隨著晶片等電子元器件數量的不斷增加，快充技術與晶片技術的突飛猛進，業界對電路板的散熱性能提出了更高的要求。
目前，習知的電路板採用被動式散熱，即藉由矽膠、銅箔、石墨烯等材料提高散熱效率，散熱效率較低。
鑑於此，本創作提供一種主動式散熱的電路板，以及該電路板的製備方法。
本創作提供的一種電路板，所述電路板包括至少一個散熱模組，所述散熱模組包括沿第一方向疊設的第一電路基板、電偶與第二電路基板，所述第一電路基板包括第一導電線路層，所述第二電路基板包括第二導電線路層； 所述第一導電線路層包括第一導電部與第二導電部，同一個所述散熱模組中，所述第一導電部與所述第二導電部於與所述第一方向垂直的第二方向上間隔設置，所述第二導電線路層包括第三導電部；所述電偶包括於所述第二方向排列的P型半導體與N型半導體；所述散熱模組還包括第一導電件、第二導電件、第三導電件與第四導電件，所述第一導電件電連接所述P型半導體與所述第一導電部，所述第二導電件電連接所述P型半導體與所述第三導電部，所述第三導電件電連接所述N型半導體與所述第二導電部，所述第四導電件電連接所述N型半導體與所述第三導電部，同一個所述散熱模組中，所述第二導電件與所述第四導電件於所述第二方向上間隔設置，且所述第二導電件與所述第四導電件均與同一個所述第三導電部連接。
本創作還提供了一種電路板的製備方法，所述電路板包括至少一個散熱模組，所述製備方法包括：提供一複合基板，所述複合基板包括於第一方向上依次疊設的第一金屬層、第一基材層、電偶、第二基材層與第二金屬層，所述電偶包括於與所述第一方向垂直的第二方向排列的P型半導體與N型半導體；於所述第一金屬層與所述第二金屬層上分別形成第一開孔與第二開孔，所述第一開孔與所述第二開孔均延伸至所述P型半導體，於所述第一金屬層與所述第二金屬層上分別形成第三開孔與第四開孔，所述第三開孔與所述第四開孔均延伸至所述N型半導體；於所述第一開孔、所述第二開孔、所述第三開孔與所述第四開孔內分別形成第一導電件、第二導電件、第三導電件與第四導電件；蝕刻所述第一金屬層形成第一導電線路層，所述第一導電線路層包括第一導電部與第二導電部，於同一個所述散熱模組中，所述第一導電部與 所述第二導電部於所述第二方向上間隔設置，蝕刻所述第二金屬層形成第二導電線路層，所述第二導電線路層包括第三導電部；其中，所述第一導電件電連接所述P型半導體與所述第一導電部，所述第二導電件電連接所述P型半導體與所述第三導電部，所述第三導電件電連接所述N型半導體與所述第二導電部，所述第四導電件電連接所述N型半導體與所述第三導電部，於同一個所述散熱模組中，所述第二導電件與所述第四導電件於所述第二方向上間隔設置，且所述第二導電件與所述第四導電件均與同一個所述第三導電部連接。
相比於習知技術，本創作藉由將所述電偶內埋於所述第一導電線路層與所述第二導電線路層之間，並且所述電偶包括所述P型半導體與所述N型半導體。於一個所述散熱模組中，所述P型半導體與所述N型半導體藉由所述第一導電件、所述第二導電件、所述第三導電件與所述第四導電件以及所述第一導電部、所述第二導電部與所述第三導電部的連接實現串聯。基於帕爾帖原理，將外置電源的正極接入到所述第一導電部，外置電源負極接入到所述第二導電部，從而所述第一導電線路層端放熱，所述第二導電線路層端吸熱，能夠實現熱源從所述第二導電線路層向所述第一導電線路層轉移，實現主動散熱。並且藉由將所述電偶置於所述第一導電線路層與所述第二導電線路層之間，可以增大所述電路板的空間利用率。
100:電路板
10:第一電路基板
11:第一導電線路層
111:第一導電部
112:第二導電部
103:第一單面覆金屬基板
101:第一基材層
102:第一金屬層
104:散熱墊
13:第一乾膜
14:第三乾膜
15:第五乾膜
20:電偶
21:P型半導體
211:P型半導體層
212:第一導電層
213:第二導電層
22:N型半導體
221:N型半導體層
222:第三導電層
223:第四導電層
30:第二電路基板
31:第二導電線路層
311:第三導電部
303:第二單面覆金屬基板
301:第二基材層
302:第二金屬層
32:第二乾膜
33:第四乾膜
34:第六乾膜
40:第一導電件
401:第一部
402:第二部
403:第三部
41:第二導電件
411:第一部
412:第二部
413:第三部
42:第三導電件
421:第一部
422:第二部
423:第三部
43:第四導電件
431:第一部
432:第二部
433:第三部
50:導熱凸塊
60:散熱模組
70:第一黏接層
71:第二黏接層
80:第一開孔
81:第二開孔
82:第三開孔
83:第四開孔
84:第五開孔
86:第六開孔
85:第七開孔
87:第八開孔
88:第一圖案
89:第二圖案
90:第九開孔
91:覆蓋層
110:複合基板
X:第一方向
Y:第二方向
圖1為本創作實施例提供的電路板的剖面圖；圖2為本創作實施例提供的第一單面覆金屬基板的剖面圖；圖3為圖2所述第一單面覆金屬基板黏接電偶的剖面示意圖；圖4為圖3所述電偶黏接第二單面覆金屬基板的剖面示意圖； 圖5為於圖4所述第二單面覆金屬基板與所述第一單面覆金屬基板上開孔的剖面示意圖；圖6為於圖5所述第二單面覆金屬基板與所述第一單面覆金屬基板上覆蓋乾膜的剖面示意圖；圖7為於圖6所述乾膜上開孔的剖面示意圖；圖8為於圖7所述開孔內形成導電件的剖面示意圖；圖9為於圖8所述導電件上覆蓋乾膜的剖面示意圖；圖10為於圖9所述乾膜上形成開孔的剖面示意圖；圖11為於圖10的第一金屬層與第二金屬層上分別形成第一導電線路層與第二導電線路層；圖12為於圖11所述第一導電線路層、所述第二導電線路層與所述導電件上覆蓋乾膜的剖面示意圖；圖13為於圖12所述乾膜上形成開孔的剖面示意圖；圖14為於圖13所述開孔內形成導電凸塊的剖面示意圖。
下面將結合本創作實施例中的附圖，對本創作實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本創作一部分實施例，而不是全部的實施例。
需要說明的是，當元件被稱為“固定於”另一個元件，它可以直接於另一個元件上或者亦可以存於居中的元件。當一個元件被認為是“連接”另一個元件，它可以是直接連接到另一個元件或者可能同時存於居中元件。當一個元件被認為是“設置於”另一個元件，它可以是直接設置於另一個元件上或者可能同時存於居中元件。
除非另有定義，本文所使用的所有的技術與科學術語與屬於本創作的技術領域的技術人員通常理解的含義相同。本文中於本創作的說明書中所使用的術語僅是為描述具體的實施例的目的，不是旨在於限制本創作。
為能進一步闡述本創作達成預定目的所採取的技術手段及功效，以下結合附圖及較佳實施方式，對本創作作出如下詳細說明。
參照圖1，本創作提供一種電路板100，所述電路板100包括至少一個散熱模組60，所述散熱模組60包括沿第一方向X疊設的第一電路基板10、電偶20與第二電路基板30。所述第一電路基板10包括沿所述第一方向X疊設的第一導電線路層11與第一基材層101，所述第二電路基板30包括沿所述第一方向X疊設的第二基材層301與第二導電線路層31。所述第一導電線路層11包括第一導電部111與第二導電部112，同一個所述散熱模組60中，所述第一導電部111與所述第二導電部112於與所述第一方向X垂直的第二方向Y上間隔設置。所述第二導電線路層31包括第三導電部311。所述電偶20包括於所述第二方向Y排列的P型半導體21與N型半導體22。所述散熱模組60還包括第一導電件40、第二導電件41、第三導電件42與第四導電件43。所述第一導電件40電連接所述P型半導體21與所述第一導電部111，所述第二導電件41電連接所述P型半導體21與所述第三導電部311。所述第三導電件42電連接所述N型半導體22與所述第二導電部112，所述第四導電件43電連接所述N型半導體22與所述第三導電部311。同一個所述散熱模組60中，所述第二導電件41與所述第四導電件43於所述第二方向Y間隔設置，且所述第二導電件41與所述第四導電件43均與同一個所述第三導電部311連接。
本創作藉由將所述電偶20內埋於所述第一電路基板10與所述第二電路基板30之間，並且所述電偶20包括所述P型半導體21與所述N型半導體22。於一個所述散熱模組60中，所述P型半導體21與所述N型半導體22藉由 所述第一導電件40、所述第二導電件41、所述第三導電件42與所述第四導電件43以及所述第一導電部111、所述第二導電部112與所述第三導電部311的連接實現串聯。實際應用時，可於所述第二電路基板30上安裝電子元件，如晶片等。基於帕爾帖原理，將外置電源的正極接入到所述第二導電部112，外置電源負極接入到所述第一導電部111，從而所述第一導電線路層11端放熱，所述第二導電線路層31端吸熱，能夠實現熱源從所述第二導電線路層31向所述第一導電線路層11方向轉移，實現主動散熱。並且，所述電偶20置於所述第一電路基板10與所述第二電路基板30之間，可以增大所述電路板100的空間利用率。
於本實施例中，於所述第一方向X上，所述電路板100包括一個所述第一電路基板10與一個所述第二電路基板30，於另外的實施例中，所述第一電路基板10與所述第二電路基板30的數量可以改變。
於一些實施例中，參照圖1，所述電路板100包括至少兩個於所述第二方向Y上間隔排列的所述散熱模組60，不同所述散熱模組60中的所述第三導電部311沿所述第二方向Y間隔排列，一個所述散熱模組60中的所述第二導電部112與另一個相鄰的所述散熱模組60的所述第一導電部111電連接。增加所述散熱模組60的數量可以提高散熱效果，並且，所述第一導電部111與所述第二導電部112電連接時，於其對應的區域亦形成放熱，從而亦可以提高散熱效果。從而進一步提高所述電路板100的散熱能力。
於一些實施例中，參照圖1，所述第一導電線路層11還包括散熱墊104，所述散熱模組60還包括所述散熱墊104與凸設於所述散熱墊104上的導熱凸塊50，於同一個所述散熱模組60中，所述第一導電部111、所述散熱墊104與所述第二導電部112於所述第二方向Y上依次間隔設置。所述導熱凸塊50可以將所述第一導電線路層11上聚集的熱量傳導出去，進一步提高所述電路板100的散熱能力。
於一些實施例中，所述P型半導體21包括P型半導體層211，所述N型半導體22包括N型半導體層221，所述P型半導體層211與所述N型半導體層221均為碲化鉍半導體，利於提高所述散熱模組60的製冷效率，從而提高所述電路板100的散熱效果。
於另外的實施例中，所述P型半導體層211與所述N型半導體層221可以為其他材料的半導體。
於一些實施例中，參照圖1，所述P型半導體21還包括於所述第一方向X上分別設於所述P型半導體層211兩側的第一導電層212與第二導電層213，所述第一導電層212電連接所述第一導電件40與所述P型半導體層211，所述第二導電層213連接所述第二導電件41與所述P型半導體層211。所述N型半導體22還包括於所述第一方向X上分別設於所述N型半導體層221兩側的第三導電層222與第四導電層223。所述第三導電層222電連接所述第三導電件42與所述N型半導體層221，所述第四導電層223電連接所述第四導電件43與所述N型半導體層221。
於另外的實施例中，可以不設置所述第一導電層212、所述第二導電層213、所述第三導電層222與所述第四導電層223。
於一些實施例中，參照圖1，所述第一電路基板10上貫穿設置有第一開孔80與第三開孔82，所述第一開孔80延伸至所述P型半導體21，所述第三開孔82延伸至所述N型半導體層221。所述第二電路基板30上貫穿設置有第二開孔81與第四開孔83，所述第二開孔81延伸至所述P型半導體21，所述第四開孔83延伸至所述N型半導體22。所述第一導電件40與所述第二導電件41分別設於所述第一開孔80與所述第二開孔81中，並用於與所述P型半導體21電連接，所述第三導電件42與所述第四導電件43分別設於所述第三開孔82與所述第四開孔83中，用於與所述N型半導體22電連接。
於一些實施例中，所述第一導電件40包括第一部401、第三部403以及電連接所述第一部401與所述第三部403的第二部402。所述第一部401置於所述P型半導體21上，所述第二部402置於所述第一開孔80的側壁上，所述第三部403置於所述第一導電部111遠離所述P型半導體21的一側上。
於一些實施例中，所述第二導電件41包括第一部411、第三部413以及電連接所述第一部411與所述第三部413的第二部412。所述第一部411置於與所述P型半導體21上。所述第二部412置於所述第二開孔81的側壁上，所述第三部413置於所述第三導電部311遠離所述P型半導體21的一側上。
所述第三導電件42包括第一部421、第三部423以及電連接所述第一部421與所述第三部423的第二部422。所述第一部421置於所述N型半導體22上。所述第二部422置於所述第三開孔82的側壁上，所述第三部423置於所述第二導電部112遠離所述N型半導體22的一側上。
所述第四導電件43包括第一部431、第三部433以及電連接所述第一部431與所述第三部433的第二部432。所述第一部431置於所述N型半導體22上，所述第二部432置於所述第四開孔83的側壁上。所述第三部433置於所述第三導電部311遠離所述N型半導體22的一側上。導電件的結構設置有利於進一步提高散熱效率。
於另外的實施例中，所述第一導電件40、所述第二導電件41、所述第三導電件42與所述第四導電件43均可為導電柱。
本創作還提供一種電路板的製備方法，所述電路板100包括至少一個散熱模組60，根據不同需求，所述製備方法的步驟順序可以改變，某些步驟可以省略或合併。所述電路板100的製備方法包括：
步驟一：參照圖2，提供一第一單面覆金屬基板103，所述第一單面覆金屬基板103包括沿第一方向X疊設的第一金屬層102與第一基材層101。
步驟二：參照圖3，於所述第一基材層101遠離所述第一金屬層102的一側黏接至少一個電偶20，所述電偶20包括於與所述第一方向X垂直的第二方向Y上排列的P型半導體21與N型半導體22。於本實施例中，所述第一基材層101上黏接有至少兩個所述電偶20。至少兩個所述電偶20於所述第二方向Y上間隔設置。
於一些實施例中，所述P型半導體21包括於所述第一方向X上依次疊設的第一導電層212、P型半導體層211與第二導電層213。所述N型半導體22包括於所述第一方向X上依次疊設的第三導電層222、N型半導體層221與第四導電層223。於一些實施例中，所述P型半導體層211與所述N型半導體層221均為碲化鉍半導體。
於另外的實施例中，所述P型半導體層211與所述N型半導體層221可以為其他材料的半導體。所述P型半導體21可以不包括所述第一導電層212與所述第二導電層213，所述N型半導體22可以不包括所述第三導電層222與所述第四導電層223。
步驟三：參照圖4，提供一第二單面覆金屬基板303，所述第二單面覆金屬基板303包括於所述第一方向X上疊設的第二基材層301與第二金屬層302，將所述第二基材層301藉由第一黏接層70壓合於所述電偶20遠離所述第一單面覆金屬基板103的一側。所述第一黏接層70還可填充於相鄰所述電偶20的間，從而將所述電偶20固定於所述第一單面覆金屬基板103與所述第二單面覆金屬基板303的間，得到複合基板110。
於一些實施例中，可以省略步驟一至步驟三，直接提供一所述複合基板110，用於後續形成開孔，於另外的實施例中，可以藉由直接壓合的方式得到所述複合基板110。
步驟四：參照圖5，於所述第一金屬層102與所述第二金屬層302上分別形成第一開孔80與第二開孔81，所述第一開孔80與所述第二開孔81均延伸至所述P型半導體21。具體地，所述第一開孔80延伸至所述第一導電層212，所述第二開孔81延伸至所述第二導電層213。於另外的實施例中，所述第一開孔80與所述第二開孔81可以分別延伸至所述P型半導體層211於所述第一方向X上的相對兩表面。
於所述第一金屬層102與所述第二金屬層302上分別形成第三開孔82與第四開孔83，所述第三開孔82與所述第四開孔83均延伸至所述N型半導體22。具體地，所述第三開孔82延伸至所述第三導電層222，所述第四開孔83延伸至第四導電層223，於另外的實施例中，所述第三開孔82與所述第四開孔83可以分別延伸至所述N型半導體層221於所述第一方向X上的相對兩表面。
於所述步驟四中，開孔的方式包括但不限於鐳射與機械開孔。
步驟五：參照圖6，於所述第一金屬層102與所述第二金屬層302上分別覆蓋有第一乾膜13與第二乾膜32。所述第一乾膜13還覆蓋所述第一開孔80與所述第三開孔82，所述第二乾膜32還覆蓋所述第二開孔81與所述第四開孔83。
步驟六：參照圖7，於所述第一乾膜13上形成用於暴露所述第一開孔80的第五開孔84與用於暴露所述第三開孔82的第六開孔86，所述第五開孔84沿所述第二方向Y的孔徑大於所述第一開孔80的孔徑，所述第六開孔86沿所述第二方向Y的孔徑大於所述第三開孔82的孔徑；於所述第二乾膜32上形成用於暴露所述第二開孔81的第七開孔85與用於暴露所述第四開孔83的第八開孔87，所述第七開孔85沿所述第二方向Y的孔徑大於所述第二開孔81的孔徑，所述第八開孔87沿所述第二方向Y的孔徑大於所述第四開孔83的孔徑。
於步驟六中，開孔的方式包括但不限於機械開孔。
步驟七：參照圖7與圖8，於所述第一開孔80與所述第五開孔84內形成第一導電件40。其中，所述第一導電件40包括第一部401、第三部403以及電連接所述第一部401與所述第三部403的第二部402。所述第一部401置於所述P型半導體21的表面，用於與所述P型半導體21電連接，所述第二部402置於所述第一開孔80的側壁上，所述第三部403置於所述第五開孔84內與所述第一金屬層102電連接，使得所述第三部403置於所述第一金屬層102遠離所述P型半導體21的一側上。
於所述第二開孔81與所述第七開孔85內形成第二導電件41，所述第二導電件41包括第一部411、第三部413以及電連接所述第一部411與所述第三部413的第二部412。所述第一部411置於所述P型半導體21的表面，用於與所述P型半導體21電連接，所述第二部412置於所述第二開孔81的側壁上，所述第三部413置於所述第七開孔85內與所述第二金屬層302電連接，使得所述第三部413置於所述第二金屬層302遠離所述P型半導體21的一側上。
於所述第三開孔82與所述第六開孔86內形成第三導電件42，所述第三導電件42包括第一部421、第三部423以及電連接所述第一部421與所述第三部423的第二部422。所述第一部421置於所述N型半導體22的表面，用於與所述N型半導體22電連接，所述第二部422置於所述第三開孔82的側壁上，所述第三部423置於所述第六開孔86內與所述第一金屬層102電連接，使得所述第三部423置於所述第一金屬層102遠離所述N型半導體22的一側上。
於所述第四開孔83與所述第八開孔87內形成第四導電件43，所述第四導電件43包括第一部431、第三部433以及電連接所述第一部431與所述第三部433的第二部432。所述第一部431置於所述N型半導體22的表面，用於與所述N型半導體22電連接，所述第二部432置於所述第四開孔83的側 壁上，所述第三部433置於所述第八開孔87內與所述第一金屬層102電連接，使得所述第三部433置於所述第一金屬層102遠離所述N型半導體22的一側上。
然後，將所述第一乾膜13與所述第二乾膜32剝離。
於本實施例中，參照圖8，所述第一導電層212電連接所述第一導電件40與所述P型半導體層211，所述第二導電層213電連接所述第二導電件41與所述P型半導體層211。所述第三導電層222電連接所述第三導電件42與所述N型半導體層221，所述第四導電層223電連接所述第四導電件43與所述N型半導體層221。所述第一導電層212、所述第二導電層213、所述第三導電層222與所述第四導電層223的設置，可以防止藉由開孔形成導電件時，對所述P型半導體層211與所述N型半導體層221產生破壞，並且導電層的設置還可以提高半導體層的導電能力。
於另外的實施例中，所述第一導電件40與所述第二導電件41可以直接與所述P型半導體層211電連接，所述第三導電件42與所述第四導電件43可以直接與所述N型半導體層221電連接。
形成所述第一導電件40、所述第二導電件41、所述第三導電件42與所述第四導電件43的方式包括但不限於電鍍、印刷與濺鍍。
於另外一些實施例中，步驟五與步驟六可省略，以及於步驟七中，直接於所述第一開孔80內形成所述第一導電件40，於所述第二開孔81中形成所述第二導電件41，於所述第三開孔82內形成所述第三導電件42，於所述第四開孔83內形成所述第四導電件43。所述第一導電件40、所述第二導電件41、所述第三導電件42與所述第四導電件43均可以為導電柱。
步驟八：參照圖9，於所述第一金屬層102上覆蓋第三乾膜14，於所述第二金屬層302上覆蓋第四乾膜33，所述第三乾膜14覆蓋所述第一導電 件40與所述第三導電件42，所述第四乾膜33覆蓋所述第二導電件41與所述第四導電件43。
步驟九：參照圖10，於所述第三乾膜14中開設第一圖案88，部分所述第一金屬層102露出於所述第一圖案88，且於所述第二方向Y上，所述第一圖案88與所述第一導電件40與所述第三導電件42錯開。於所述第四乾膜33上開設第二圖案89，部分所述第二金屬層302露出於所述第二圖案89，並且於所述第二方向Y上，所述第二圖案89與所述第二導電件41與所述第四導電件43錯開。步驟九中開孔的方式包括但不限於機械開孔。
步驟十：參照圖10與圖11，蝕刻露出於所述第一圖案88的部分所述第一金屬層102以形成第一導電線路層11，蝕刻露出於所述第二圖案89的部分所述第二金屬層302以形成第二導電線路層31，然後移除所述第三乾膜14與第四乾膜33。所述第一導電線路層11以及所述第一基材層101形成第一電路基板10，所述第二導電線路層31以及所述第二基材層301形成第二電路基板30。
參照圖11，所述第一導電線路層11包括第一導電部111、第二導電部112與散熱墊104，所述第二導電線路層31包括第三導電部311。
步驟十一：參照圖12，於所述第一導電線路層11上覆蓋第五乾膜15，所述第五乾膜15覆蓋所述第一導電件40與所述第三導電件42。
於一些實施例中，於步驟十一中，所述第二導電線路層31上還覆蓋了第六乾膜34。
步驟十二：參照圖13，於所述第五乾膜15上形成第九開孔90，所述第九開孔90用於暴露所述散熱墊104。
步驟十三：參照圖13與圖14，於所述第九開孔90內形成導熱凸塊50，使得所述導熱凸塊50與所述散熱墊104連接。然後，剝離所述第五乾膜15與所述第六乾膜34。
於本實施例中，參照圖14，所述電路板100包括至少兩個所述散熱模組60，一個所述散熱模組60包括沿所述第一方向X疊設的所述第一導電線路層11、所述電偶20、所述第二導電線路層31、所述第一導電件40、所述第二導電件41、所述第三導電件42與所述第四導電件43。所述第一導電線路層11包括所述第一導電部111與第二導電部112，於同一所述散熱模組60中，所述第一導電部111、所述散熱墊104與所述第二導電部112於所述第二方向Y上依次間隔設置，所述第二導電線路層31包括第三導電部311。所述電偶20包括所述P型半導體21與所述N型半導體22。所述第一導電件40電連接所述P型半導體21與所述第一導電部111，所述第二導電件41連接所述P型半導體21與所述第三導電部311，所述第三導電件42電連接所述N型半導體22與所述第二導電部112，所述第四導電件43電連接所述N型半導體22與所述第三導電部311。同一個所述散熱模組60中，所述第二導電件41與所述第四導電件43於所述第二方向Y上間隔設置，且所述第二導電件41與所述第四導電件43均與同一個所述第三導電部311電連接。且不同所述散熱模組60中的所述第三導電部311於所述第二方向Y上間隔排列，一個所述散熱模組60中的所述第二導電部112與另一個相鄰的所述散熱模組60的所述第一導電部111電連接。所述散熱模組60還包括所述散熱墊104與所述導熱凸塊50，所述散熱墊104與同一個所述散熱模組60中的所述第一導電部111與所述第二導電部112間隔設置，於不同的所述散熱模組60中，所述散熱墊104電連接一個所述散熱模組60的所述第一導電部111與相鄰的另一個所述散熱模組60的所述第二導電部112。
所述導熱凸塊50可藉由電鍍或化學鍍的方式形成。此時，所述第六乾膜34用於防止鍍液與所述第二導電線路層31接觸。
於另外的實施例中，所述散熱模組60可以不包括所述散熱墊104與所述導熱凸塊50，一個所述散熱模組60的所述第一導電部111可以不與相鄰的另一個所述散熱模組60的所述第二導電部112電連接。
步驟十四：參照圖1，於所述第一導電線路層11與所述第二導電線路層31上分別藉由第二黏接層71黏接覆蓋層91。所述導熱凸塊50露出於所述覆蓋層91。
於另外的一些實施例中，所述步驟十一至所述步驟十四可以省略，所述第一導電線路層11可以不包括所述散熱墊104。
於上述實施例中，所述第一基材層101與所述第二基材層301的材質均可以為絕緣樹脂，具體可以為聚丙烯(Polypropylene，PP)、聚醯亞胺(polyimide，PI)、液晶聚合物(Liquid Crystalline Polymer，LCP)、聚對苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)與聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)中的至少一種。所述第一金屬層102與所述第二金屬層302的材質均可以為金屬，具體可以為銅。
於上述實施例中，所述第一導電件40、所述第二導電件41、所述第三導電件42與所述第四導電件43的材料包括但不限於金屬材料，例如，銅、鐵、銀。
於上述實施例中，所述第一導電層212、所述第二導電層213、所述第三導電層222與所述第四導電層223的材料均可以包括但不限於金屬，例如，銅、銀。
於上述所有實施例中，所述導熱凸塊50的材料包括但不限於金屬、金屬合金，例如，銅、銀、鋁合金。
以上的實施方式僅是用以說明本創作，但於實際的應用過程中不能僅僅局限於該種實施方式。對本領域的普通技術人員來說，根據本創作的技術構思做出的其他變形與改變，均應該屬於本創作專利範圍。
100:電路板
10:第一電路基板
101:第一基材層
104:散熱墊
11:第一導電線路層
111:第一導電部
112:第二導電部
20:電偶
21:P型半導體
211:P型半導體層
212:第一導電層
213:第二導電層
22:N型半導體
221:N型半導體層
222:第三導電層
223:第四導電層
30:第二電路基板
301:第二基材層
31:第二導電線路層
311:第三導電部
40:第一導電件
401:第一部
402:第二部
403:第三部
41:第二導電件
411:第一部
412:第二部
413:第三部
42:第三導電件
421:第一部
422:第二部
423:第三部
43:第四導電件
431:第一部
432:第二部
433:第三部
50:導熱凸塊
60:散熱模組
70:第一黏接層
71:第二黏接層
80:第一開孔
81:第二開孔
82:第三開孔
83:第四開孔
91:覆蓋層
X:第一方向
Y:第二方向

Claims (10)

  1. 一種電路板，其改良在於，所述電路板包括至少一個散熱模組，所述散熱模組包括沿第一方向疊設的第一電路基板、電偶與第二電路基板，所述第一電路基板包括第一導電線路層，所述第二電路基板包括第二導電線路層；所述第一導電線路層包括第一導電部與第二導電部，同一個所述散熱模組中，所述第一導電部與所述第二導電部於與所述第一方向垂直的第二方向上間隔設置，所述第二導電線路層包括第三導電部；所述電偶包括於所述第二方向排列的P型半導體與N型半導體；所述散熱模組還包括第一導電件、第二導電件、第三導電件與第四導電件，所述第一導電件電連接所述P型半導體與所述第一導電部，所述第二導電件電連接所述P型半導體與所述第三導電部，所述第三導電件電連接所述N型半導體與所述第二導電部，所述第四導電件電連接所述N型半導體與所述第三導電部，同一個所述散熱模組中，所述第二導電件與所述第四導電件於所述第二方向上間隔設置，且所述第二導電件與所述第四導電件均與同一個所述第三導電部連接。
  2. 如請求項1所述的電路板，其中，所述電路板包括至少兩個於所述第二方向上間隔排列的所述散熱模組，不同所述散熱模組中的所述第三導電部沿所述第二方向間隔排列，一個所述散熱模組中的所述第二導電部與另一個相鄰的所述散熱模組的所述第一導電部電連接。
  3. 如請求項1所述的電路板，其中，所述第一導電線路層還包括散熱墊，所述散熱模組還包括所述散熱墊與凸出於所述散熱墊上的導熱凸塊，於同一個所述散熱模組中，所述第一導電部、所述散熱墊與所述第二導電部於所述第二方向上依次間隔設置。
  4. 如請求項1所述的電路板，其中，所述P型半導體包括P型半導體層，所述N型半導體包括N型半導體層，所述P型半導體層與所述N型半導體層均為碲化鉍半導體。
  5. 如請求項4所述的電路板，其中，所述P型半導體還包括於所述第一方向上分別設於所述P型半導體層兩側的第一導電層與第二導電層，所述第一導電層電連接所述第一導電件與所述P型半導體層，所述第二導電層電連接所述第二導電件與所述P型半導體層；所述N型半導體還包括於所述第一方向上分別設於所述N型半導體層兩側的第三導電層與第四導電層，所述第三導電層電連接所述第三導電件與所述N型半導體層，所述第四導電層電連接所述第四導電件與所述N型半導體層。
  6. 如請求項1所述的電路板，其中，所述第一電路基板上貫穿設置有第一開孔與第三開孔，所述第一開孔延伸至所述P型半導體，所述第三開孔延伸至所述N型半導體，所述第二電路基板上貫穿設置有第二開孔與第四開孔，所述第二開孔延伸至所述P型半導體，所述第四開孔延伸至所述N型半導體；所述第一導電件與所述第二導電件分別設於所述第一開孔與所述第二開孔中，並用於與所述P型半導體電連接，所述第三導電件與所述第四導電件分別設於所述第三開孔與所述第四開孔中，用於與所述N型半導體電連接。
  7. 如請求項6所述的電路板，其中，所述第一導電件包括第一部、第三部以及電連接所述第一部與所述第三部的第二部；所述第一部置於所述P型半導體上，所述第二部置於所述第一開孔的側壁上，所述第三部置於所述第一導電部遠離所述P型半導體的一側上。
  8. 一種電路板的製備方法，所述電路板包括至少一個散熱模組，其改良在於，所述製備方法包括： 提供一複合基板，所述複合基板包括於第一方向上依次疊設的第一金屬層、第一基材層、電偶、第二基材層與第二金屬層，所述電偶包括於與所述第一方向垂直的第二方向排列的P型半導體與N型半導體；於所述第一金屬層與所述第二金屬層上分別形成第一開孔與第二開孔，所述第一開孔與所述第二開孔均延伸至所述P型半導體，於所述第一金屬層與所述第二金屬層上分別形成第三開孔與第四開孔，所述第三開孔與所述第四開孔均延伸至所述N型半導體；於所述第一開孔、所述第二開孔、所述第三開孔與所述第四開孔內分別形成第一導電件、第二導電件、第三導電件與第四導電件；蝕刻所述第一金屬層形成第一導電線路層，所述第一導電線路層包括第一導電部與第二導電部，於同一個所述散熱模組中，所述第一導電部與所述第二導電部於所述第二方向上間隔設置，蝕刻所述第二金屬層形成第二導電線路層，所述第二導電線路層包括第三導電部；其中，所述第一導電件電連接所述P型半導體與所述第一導電部，所述第二導電件電連接所述P型半導體與所述第三導電部，所述第三導電件電連接所述N型半導體與所述第二導電部，所述第四導電件電連接所述N型半導體與所述第三導電部，於同一個所述散熱模組中，所述第二導電件與所述第四導電件於所述第二方向上間隔設置，且所述第二導電件與所述第四導電件均與同一個所述第三導電部連接。
  9. 如請求項8所述的電路板的製備方法，其中，形成所述第一導電件、所述第二導電件、所述第三導電件與所述第四導電件具體包括：於所述第一金屬層與所述第二金屬層上分別覆蓋有第一乾膜與第二乾膜，所述第一乾膜具有用於暴露所述第一開孔的第五開孔與用於暴露所述第三開孔 的第六開孔，所述第二乾膜具有用於暴露所述第二開孔的第七開孔與用於暴露所述第四開孔的第八開孔；沿所述第二方向，所述第五開孔的徑孔徑大於所述第一開孔的孔徑，所述第六開孔的孔徑大於所述第三開孔的孔徑，所述第七開孔的孔徑大於所述第二開孔的孔徑，所述第八開孔的孔徑大於所述第四開孔的孔徑；於所述第一開孔與所述第五開孔內形成所述第一導電件，於所述第二開孔與所述開孔內形成第二導電件，於所述第三開孔與所述第六開孔內形成第三導電件，於所述第四開孔與所述第八開孔內形成第四導電件；以及移除所述第一乾膜與所述第二乾膜。
  10. 如請求項8所述的電路板的製備方法，其中，所述第一導電線路層還包括散熱墊，形成所述第一導電線路層後，所述製備方法還包括：於所述一導電線路層上覆蓋第五乾膜，所述第五乾膜覆蓋所述第一導電件與所述第三導電件；於所述第五乾膜中形成第九開孔，所述第九開孔用於暴露所述散熱墊；於所述散熱墊上形成導熱凸塊。
TW111120142A 2022-05-25 2022-05-30 電路板及其製備方法 TWI819632B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210577264.8 2022-05-25
CN202210577264.8A CN117177431A (zh) 2022-05-25 2022-05-25 电路板及其制备方法

Publications (2)

Publication Number Publication Date
TWI819632B true TWI819632B (zh) 2023-10-21
TW202348097A TW202348097A (zh) 2023-12-01

Family

ID=88876165

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111120142A TWI819632B (zh) 2022-05-25 2022-05-30 電路板及其製備方法

Country Status (3)

Country Link
US (1) US20230389170A1 (zh)
CN (1) CN117177431A (zh)
TW (1) TWI819632B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202033063A (zh) * 2019-02-22 2020-09-01 大陸商業成科技（成都）有限公司 具高效導熱結構的電路板
CN111799237A (zh) * 2020-07-21 2020-10-20 京东方科技集团股份有限公司 一种显示基板及其制造方法、显示装置
TW202142068A (zh) * 2020-04-27 2021-11-01 大陸商宏啟勝精密電子（秦皇島）有限公司 內埋線路板及其製造方法
CN114446905A (zh) * 2022-02-09 2022-05-06 三星半导体(中国)研究开发有限公司 半导体封装结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5367413B2 (ja) * 2009-03-02 2013-12-11 ラピスセミコンダクタ株式会社 半導体装置
KR20210156650A (ko) * 2020-06-18 2021-12-27 삼성전기주식회사 열전소자를 내장한 인쇄회로기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202033063A (zh) * 2019-02-22 2020-09-01 大陸商業成科技（成都）有限公司 具高效導熱結構的電路板
TW202142068A (zh) * 2020-04-27 2021-11-01 大陸商宏啟勝精密電子（秦皇島）有限公司 內埋線路板及其製造方法
CN111799237A (zh) * 2020-07-21 2020-10-20 京东方科技集团股份有限公司 一种显示基板及其制造方法、显示装置
CN114446905A (zh) * 2022-02-09 2022-05-06 三星半导体(中国)研究开发有限公司 半导体封装结构

Also Published As

Publication number Publication date
CN117177431A (zh) 2023-12-05
TW202348097A (zh) 2023-12-01
US20230389170A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
TWI328423B (en) Circuit board structure having heat-dissipating structure
JP2816244B2 (ja) 積層型マルチチップ半導体装置およびこれに用いる半導体装置
TWI355057B (en) Wire bonding type package substrate having heat-co
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
CN102779808B (zh) 集成电路封装和封装方法
CN212517170U (zh) 一种芯片封装结构及电子设备
TW201417642A (zh) 連接基板及層疊封裝結構
US20050258533A1 (en) Semiconductor device mounting structure
JP5607092B2 (ja) パッケージ構造およびその製造方法
WO2022110936A1 (zh) 一种功率元件封装结构及其制备方法
TWI495078B (zh) 連接基板及層疊封裝結構
US20130083492A1 (en) Power module package and method of manufacturing the same
TWI819632B (zh) 電路板及其製備方法
JP2022145713A (ja) ベーパーチャンバー製造用金属部材
US11545412B2 (en) Package structure and manufacturing method thereof
CN209949522U (zh) 电路板、电路板组件以及电子装置
CN102117801A (zh) 高功率型发光二极管模块结构及其制作方法
CN216250694U (zh) 芯片封装体与包括此芯片封装体的电子装置及电路板总成
TWI817728B (zh) 內埋元件之封裝結構
TW571413B (en) Method of manufacturing BGA substrate with high performance of heat dissipating structure
CN220569634U (zh) 高导热嵌埋结构
TW201417650A (zh) 連接基板及層疊封裝結構
JPH02106956A (ja) 半導体装置及びその製造方法
TWI446515B (zh) 無核心及嵌埋堆疊晶片之封裝結構及其製法
JP2011243800A (ja) 半導体装置の製造方法