JP5367413B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5367413B2
JP5367413B2 JP2009047841A JP2009047841A JP5367413B2 JP 5367413 B2 JP5367413 B2 JP 5367413B2 JP 2009047841 A JP2009047841 A JP 2009047841A JP 2009047841 A JP2009047841 A JP 2009047841A JP 5367413 B2 JP5367413 B2 JP 5367413B2
Authority
JP
Japan
Prior art keywords
type semiconductor
conductor layer
semiconductor
silicon interposer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009047841A
Other languages
English (en)
Other versions
JP2010205818A (ja
Inventor
聡一郎 茨木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2009047841A priority Critical patent/JP5367413B2/ja
Priority to US12/659,209 priority patent/US8319331B2/en
Publication of JP2010205818A publication Critical patent/JP2010205818A/ja
Application granted granted Critical
Publication of JP5367413B2 publication Critical patent/JP5367413B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49872—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N19/00—Integrated devices, or assemblies of multiple devices, comprising at least one thermoelectric or thermomagnetic element covered by groups H10N10/00 - H10N15/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置の構造に関するものである。特に、実装密度の高い半導体装置の放熱性向上に寄与する半導体装置の構造に関する。
一つのデバイスにおける放熱対策に関しては、特許文献１に開示されており、ペルチェ素子をデバイス内に組み込むことで、冷却と放熱を行うことができる。一方で、機器の小型化、高機能化に伴い、様々な形態の実装が採用されている。一例として、ＭＣＰ(マルチ・チップ・パッケージ)がある。ＭＣＰにおける放熱対策に関しては、特許文献２に開示されており、積層された複数のＩＣチップの下側にペルチェ素子を含むクーラーチップを配置している。
ここで、ペルチェ素子を用いた冷却原理（ペルチェ効果）について簡単に説明する。二つの異種金属または半導体を電気的に直列に接合して電流を流すと、その接合部分にジュール熱以外の吸熱及び発熱が発生する。このような現象がペルチェ効果である。ペルチェ素子はペルチェ効果を利用したモジュールであり、Ｎ型半導体とＰ型半導体を金属などの導体を介して直列に接続し、この直列構造に所定の電流を流すと、その電流の方向に応じて吸熱や放熱が生じる熱電変換素子である。例えば、導体A→N型半導体→導体B→P型半導体→導体Cの方向に電流を流すと、導体Bで吸熱現象が生じ、導体A及び導体Cでは放熱現象が生じる。
ところで、複数のＩＣチップを積層したパッケージに比べて、平面的に複数のＩＣチップを一つのモジュールに実装する場合、Ｓｉ−ＩＰ（シリコンインターポーザ）が使用される。Ｓｉ−ＩＰは微細配線加工が可能となり、モジュールの更なる高機能化及び高密度化につながる。Ｓｉ−ＩＰを使用したモジュールでは、放熱の促進が必要とされており、放熱効率の向上が求められている。
特開２００６−０３２４５３号公報 特開２００４−２２８４８５号公報
本発明は上記のような状況に鑑みてなされたものであり、放熱効果の向上を図り得る半導体装置を提供することを目的とする。
上記目的を達成するために、本発明に係る半導体装置は、第１の面と当該第１の面と反対の第２の面とを有するシリコンインターポーザと；前記シリコンインターポーザの第１の面側に搭載された複数の半導体チップとを備える。前記シリコンインターポーザには、前記第１及び第２の面に渡る複数の貫通孔が設けられている。そして、前記貫通孔には、ペルチェ素子を構成するＮ型半導体及びＰ型半導体が各々形成されていることを特徴とする。
上記のような構成の本発明によれば、Ｓｉ−ＩＰ内部にＮ型半導体及びＰ型半導体を貫通させることで、Ｓｉ−ＩＰ上に搭載された半導体チップの発熱部から実装基板までの熱伝導距離が短縮されることになる。熱伝導距離が短くなることにより、熱抵抗が小さくなり、その結果、放熱効果が向上することになる。
また、Ｓｉ−ＩＰの下部に形成された放熱作用の生じる導体から、接続導体（例えば、はんだ）を介して、実装基板へと熱伝導が行われる構造とすることが好ましい。この場合、モジュールの放熱経路内では、ペルチェ構造を構成している導体や接続導体を介して熱伝導が行われるため、高い放熱効果が維持されることになる。
図１は、本発明が適用可能な半導体装置を示す斜視図である。 図２は、本発明の第１実施例に係る半導体装置の構造を示す断面図である。 図３は、図２に示された半導体装置の一部（破線で囲まれた部分）の構造を示す断面図である。 図４は、図３の概略平面図である。 図５は、図３の概略裏面図である。 図６（Ａ）−（Ｄ）は、図２及び図３に示す半導体装置に使用されるシリコンインターポーザの製造工程を示す断面図である。 図７（Ｅ）、（Ｆ）は、図２及び図３に示す半導体装置に使用されるシリコンインターポーザの製造工程を示す断面図である。 図８（Ｇ）、（Ｈ）は、図２及び図３に示す半導体装置に使用されるシリコンインターポーザの製造工程を示す断面図である。 図９は、本発明の第２実施例に係る半導体装置の構造を示す断面図である。 図１０は、本発明の第３実施例に係る半導体装置の構造を示す断面図である。
図１は、本発明が適用可能な半導体装置１０を示す斜視図である。図１において、シリコンインターポーザ１２上に半導体チップとして３個のＤＲＡＭと１個のＳｏＣ(System on a Chip)が搭載されている。本発明は、このように、シリコンインターポーザ上に平面的に複数の半導体チップを搭載した半導体装置に適したものである。半導体デバイスの発熱部分（集積回路形成面）を再配線層等の導体で被覆することにより本発明の効果はより顕著となる。
図２は、本発明の第１実施例に係る半導体装置１００の構造を示す断面図である。図３は、図２に示された半導体装置１００の一部（破線で囲まれた部分）の構造を詳細に示す断面図である。図４は図３の概略平面図であり、図５は図３の概略裏面図である。
本実施例の半導体装置１００は、実装基板１０２に搭載されるシリコンインターポーザ１０６と；シリコンインターポーザ１０６に搭載された複数の半導体チップ１０４とを備えている。シリコンインターポーザ１０６には、Ｎ型半導体１１２Ｎ及びＰ型半導体１１２Ｐが各々形成された貫通孔が設けられている。そして、Ｎ型半導体１１２Ｎ及びＰ型半導体１１２Ｐを利用してペルチェ素子が構成されている。
図２において、シリコンインターポーザ１０６には、複数の貫通電極１１８が形成されている。貫通電極１１８は、アルミパッド１１４及び外部端子（はんだ）１１５を介して実装基板１０２に電気的に接続可能となっている。シリコンインターポーザ１０６には、また、ペルチェ素子を構成するＮ型半導体１１２Ｎ及びＰ型半導体１１２Ｐが厚さ方向に貫通した状態で設けられている。これらのＮ型半導体１１２Ｎ及びＰ型半導体１１２Ｐについても、アルミパッド１１４及び、外部端子１１５介して実装基板１０２に電気的に接続可能となっている。Ｎ型半導体１１２Ｎとしては、アンチモン・テルル（Ｓｂ２Ｔｅ３）を使用することができ、Ｐ型半導体１１２Ｐとしては、ビスマス・テルル（Ｂｉ２Ｔｅ３）を使用することができる。Ｎ型半導体１１２Ｎ及びＰ型半導体１１２Ｐは、スパッタリング法や蒸着法により形成することができる。また、スキージ法により穴埋めし、焼結等で形成することも可能である。
シリコンインターポーザ１０６の上面（実装基板１０２と反対側の面）には、再配線層のような第１導体層１１６が形成されている。第１導体層１１６の上には、半導体チップ１０４が搭載され、ボンディングワイヤ１１０によって配線層と電気的に接続されている。半導体チップ１０４は封止樹脂１０８によって覆われている。
図２において、電流の流れる方向は、外部電極１１５→Ｎ型半導体１１２Ｎ→第１導体層１１６→Ｐ型半導体１１２Ｐ→第２導体層１３４→Ｎ型半導体１１２Ｎ→第１導体層１１６→Ｐ型半導体１１２Ｐ→外部電極１１５となり、外部電源によって閉回路を形成している。
一方、熱の流れるルート（冷却ルート）に関し、集積回路１０４で発生した熱は、第１導体層１１６、Ｐ型半導体１１２Ｐ及びＮ型半導体１１２Ｎに達する。その後、第２導体層１３４へ熱伝導し、第２導体層１３４で放熱現象が起こる。第２導体層１３４で生じている放熱現象は、主に外部電極１１５を経由する実装基板１０２への熱伝導である。
図３は、図２の構造の一部をより詳しく示したものである。図３において、外部端子１１５とシリコンインターポーザ１０６との間には、ペルチェ素子の放熱部として機能する第２導体層１３４が形成されている。この第２導体層１３４と上述したアルミパッド１１４との間には、バリアメタル１３２が形成されている。シリコンインターポーザ１０６の表面は保護膜１２０によって覆われている。外部電極１１５としてはんだを用いる場合には、所謂「はんだ走り」を防止するために、ソルダーレジストを塗布してもよい。第２導体層１３４と外部電極１１５との間にはＵＢＭ（Ｎｉ−Ａｕ層）膜１３５が形成されている。
図３において、シリコンインターポーザ１０６に埋め込まれたＮ型半導体１１２Ｎ及びＰ型半導体１１２Ｐと第１導体層１１６との間には、保護膜（窒化膜）１４４によって覆われた導体（アルミニウム）パッド１３８が形成されている。半導体チップ１０４はサーマルインターフェースマテリアル１３０によって第１導体層１１６と接続されている。シリコンインターポーザ１０６の上面には、また、ボンディングワイヤ１１０の端部が接続される、ボンディングパッド１４２が形成されている。なお、図３において、符号１０４ａは、半導体チップの集積回路形成面（発熱部分）を示す。
本実施例の構造は、特に、部品が多ピン、狭ピッチ等の制約によってＷ−ＣＳＰ化できない場合に有効である。本実施例において、半導体チップ１０４の動作に係る電源系、信号系の配線は、シリコンインターポーザ１０６上で、ペルチェ素子動作電源とは分離されている。ペルチェ素子の動作には公知の通り、直流電源が割り当てられる。
図３において、電流の流れる方向は、外部電極１１５→第２導体層１３４→Ｎ型半導体１１２Ｎ→第１導体層１１６→Ｐ型半導体１１２Ｐ→第２導体層１３４→外部電極１１５となり、外部電源によって閉回路を形成している。
一方、熱の流れるルート（冷却ルート）に関し、集積回路１０４で発生した熱は、サーマルグリース１３０を経由して第１導体層１１６、Ｐ型半導体１１２Ｐ及びＮ型半導体１１２Ｎに達する。その後、第２導体層１３４へ熱伝導し、第２導体層１３４で放熱現象が起こる。第２導体層１３４で生じている放熱現象は、主に外部電極１１５を経由する実装基板１０２への熱伝導である。
上述した本発明の第１の実施例によれば、柱状電極を形成する必要が無く、さらに、半導体チップ１０４から実装基板１０２まで、シリコンインターポーザ１０６を介して最短距離で接続可能なため、高い放熱効果を期待できる。また、シリコンインターポーザ１０６に形成された貫通孔にＰ型、Ｎ型半導体を形成し、両端から電極をとる構造（ペルチェ素子内蔵Ｓｉ−ＩＰ）である為、縦方向に熱伝導の制御が可能となる。ここで、「熱伝導の制御」とは、半導体チップ１０４の温度を温度センサ等で計測、モニタリングし、その結果に基づいて制御回路にてペルチェ素子にかかる電圧のコントロールを行うことである。例えば、半導体チップ１０４の温度が高ければ、ペルチェ素子にかかる電圧を上げ、冷却効果を高める。一方、半導体チップ１０４の温度が低ければ、ペルチェ素子にかかる電圧を下げ、温度が下がり過ぎないように制御する。
図６（Ａ）−（Ｄ）、図７（Ｅ）、（Ｆ）、図８（Ｇ），（Ｈ）は、図３に示す半導体装置に使用されるシリコンインターポーザ１０６の製造工程を示す断面図である。先ず、フォトリソグラフィ工程、ドライ又はウェットエッチング工程などを用いてシリコンウェハ１６０に貫通孔を形成する。次に、（Ｂ）図に示すように、金型を用いて上述した貫通孔内部に金属粉体を射出成形する。この時、金属粉体にバインダを混合してもよい。次に、焼結によりＮ型半導体１１２Ｎ及びＰ型半導体１１２Ｐを貫通孔の内部に順次形成する。その後、Ｎ型半導体１１２Ｎ及びＰ型半導体１１２Ｐの表面を平坦化し所望の厚さとする。
次に、スパッタ法により窒化チタン層、アルミニウム層、窒化チタン層からなる厚さ１−２ｕｍの積層膜（TiN/Al/TiN）をシリコンインターポーザ１６０上に形成する。その後、フォトリソグラフィ法及びエッチング法により、図６（Ｂ）に示すように、Ｐ型半導体１１２Ｐ及びＮ型半導体１１２Ｎの両端部に接続されるアルミパッド１１４，１３８を形成する。
次に、プラズマＣＶＤ法により保護膜（SiN）１２０を１−２ｕｍの厚さでシリコンインターポーザ１６０上に形成し、フォトリソグラフィ法及びエッチング法により、図６（Ｃ）に示すように、アルミパッド１１４，１３８を露出する。
続いて、スピンコート法により絶縁膜（ポリイミド）１４４を保護膜１２０上に４−５ｕｍの厚さで形成し、フォトリソグラフィ法及びエッチング法により、図６（Ｄ）に示すように、アルミパッド１１４，１３８を露出する。
次に、スパッタ法により、図７（Ｅ）に示すように、アルミパッド１１４，１３８に接続されるバリアメタル層（シリコンインターポーザ１６０側から順にTi、Cu）１３２，１３６を絶縁膜１４４上に形成する。ここで、Ti層、Cu層の厚さは、０．４−０．５ｕｍ程度とする。
続いて、フォトリソグラフィ法によりパターニングしたレジスト膜（図示せず）をバリアメタル上に形成する。その後、電解めっき法により、図７（Ｆ）に示すように、P型半導体１１２Ｐ及びN型半導体１１２Ｎを電気的に接続される導体層（Cu）１１６，１３４を４−５ｕｍの厚さで形成する。
第１導体層１１６を形成後、レジスト除去せず、シリコンインターポーザ１６０の下側の第２導体層１３４上に、図８（Ｇ）に示すようにＵＢＭ（Under Bump Metal）膜１３５を電解めっき法により形成する。ここで、ＵＢＭ膜１３５は、厚さ５−７ｕｍのNi、Auから形成することができる。
次に、レジスト除去した後、エッチング法により、図８（Ｈ）に示すように、バリアメタル１３５を部分的に除去する。次に、スクリーン印刷法により、外部端子１１５形成部のＵＢＭ膜１３５を露出するように、絶縁膜１４４上及び第２導体層１３４上にソルダーレジスト１５０を形成する。その後、スクリーン印刷法とリフロー法により、露出したＵＢＭ膜１３５上に外部端子１１５を形成する。ここで、外部端子（はんだ）１１５の高さは、例えば０．５ｍｍピッチの場合、ＬＧＡでは１００ｕｍ程度、ＢＧＡの場合３００ｕｍ程度とする。
図９は、本発明の第２実施例に係る半導体装置２００の構造を示す断面図である。本実施例の構造についても、上述した第１実施例と同様に、部品が多ピン、狭ピッチ等の制約によってＷ−ＣＳＰ化できない場合に有効である。
本実施例の半導体装置２００は、実装基板２０２に搭載されるシリコンインターポーザ２０６と；シリコンインターポーザ２０６に搭載された複数の半導体チップ２０４とを備えている。シリコンインターポーザ２０６には、貫通孔が設けられており、その貫通孔にはＮ型半導体２１２Ｎ及びＰ型半導体２１２Ｐが各々形成（充填）されている。そして、Ｎ型半導体２１２Ｎ及びＰ型半導体２１２Ｐを利用してペルチェ素子が構成されている。
図９において、シリコンインターポーザ２０６には、複数の貫通電極２１８が形成されている。貫通電極２１８は、放熱効果を奏する第２導体層２４２に接続されている。シリコンインターポーザ２０６には、また、ペルチェ素子を構成するＮ型半導体２１２Ｎ及びＰ型半導体２１２Ｐが厚さ方向に貫通した状態で設けられている。これらのＮ型半導体２１２Ｎ及びＰ型半導体２１２Ｐの両端には、第１導体層２１６，２４２が接続されている。
Ｎ型半導体２１２Ｎとしては、アンチモン・テルル（Ｓｂ２Ｔｅ３）を使用することができ、Ｐ型半導体２１２Ｐとしては、ビスマス・テルル（Ｂｉ２Ｔｅ３）を使用することができる。Ｎ型半導体２１２Ｎ及びＰ型半導体２１２Ｐは、スパッタリング法や蒸着法により形成することができる。また、スキージ法により穴埋めし、焼結等で形成することも可能である。
本実施例においては、半導体チップ２０４の動作に係る電源系、信号系の配線は、ワイヤボンディングによりシリコンインターポーザ２０６上に接続され、ペルチェ素子動作電源とは分離されている。Ｎ型半導体２１２Ｎ及びＰ型半導体２１２Ｐが接続される導体層（吸熱部、第１導体層）２１６は、熱伝導性の良い接着剤により接続されている。シリコンインターポーザ２０６上（図の下側）には、柱状電極２４０が複数形成され、樹脂封止（２０８）された構造を採用している。また、ペルチェ素子の動作には公知の通り、直流電源が割り当てられている。柱状電極２４０は、はんだ（外部端子）２１５を介して実装基板２０２に接続される。
半導体チップ２０４は、ボンディングワイヤ２１０によって配線層２１６と電気的に接続されている。また、半導体チップ２０４は封止樹脂２０８によって覆われている。
図９において、電流の流れる方向は、外部電極２１５→柱状電極２４０→貫通電極２１８→第２導体層２４２→Ｎ型半導体２１２Ｎ→第１導体層２１６→Ｐ型半導体２１２Ｐ→第２導体層２４２→貫通電極２１８→柱状電極２４０→外部電極２１５となり、外部電源によって閉回路を形成している。
一方、熱の流れるルート（冷却ルート）に関し、集積回路２０４で発生した熱は、第１導体層２１６、Ｐ型半導体２１２Ｐ及びＮ型半導体２１２Ｎに達する。その後、第２導体層２４２へ熱伝導し、第２導体層２４２で放熱現象が起こる。第２導体層２４２で生じている放熱現象は、第２導体層２４２の表面から外気への熱伝達と、貫通電極２１８と柱状電極２４０及び外部電極２１５を経由する実装基板２０２への熱伝導である。
本実施例によれば、上述した第１実施例に比べて放熱作用を奏する導体層の露出面積が拡大し、更に放熱効率が向上することになる。なお、本実施例においても上述した第１実施例と同様の方法（図７）によってシリコンインターポーザ２０６を製造することができる。なお、図９において、シリコンインターポーザ２０６のチップ非実装面（上面）は、例えば、放熱フィン等を設置して、放熱効率を上げる構造としてもよい。
図１０は、本発明の第３実施例に係る半導体装置の構造を示す断面図である。なお、図１０は図３に対応する拡大断面図であるが、実際には、図２や図９のように複数の半導体チップ（３０４）がシリコンインターポーザ（３０６）上に搭載されている。
本実施例の特徴は、半導体チップの発熱部（集積回路形成面）３０４ａが第１導体層３１６で被覆されていることにある。被覆された第１導体層３１６上の柱状電極３５０は外部電極３５２を介して、Ｎ型半導体３１２Ｎ及びＰ型半導体３１２Ｐにそれぞれ接続されている。
本実施例においては、半導体チップ３０４の動作に係る電源系、信号系の配線は、シリコンインターポーザ３０６上でペルチェ素子動作電源とは分離されている。ペルチェ素子の動作には公知の通り、直流電源が割り当てられている。
図１０において、シリコンインターポーザ３０６には、ペルチェ素子を構成するＮ型半導体３１２Ｎ及びＰ型半導体３１２Ｐが厚さ方向に貫通した状態で設けられている。これらのＮ型半導体３１２Ｎ及びＰ型半導体３１２Ｐの半導体チップ３０４側の端部には、アルミパッド３２４及び外部電極３５２が形成され、柱状電極３５０を介して第１導体層３１６が形成されている。実装基板３０２側の端部には、第２導体層３３４が形成されている。また、第２導体層３３４及びバリアメタル３３２は、外部電極３１５形成部を除いて、ソルダーレジストで被覆されている。
上述した第１及び第２実施例と同様に、Ｎ型半導体３１２Ｎとしては、アンチモン・テルル（Ｓｂ２Ｔｅ３）を使用することができ、Ｐ型半導体３１２Ｐとしては、ビスマス・テルル（Ｂｉ２Ｔｅ３）を使用することができる。Ｎ型半導体３１２Ｎ及びＰ型半導体３１２Ｐは、スパッタリング法や蒸着法により形成することができる。また、スキージ法により穴埋めし、焼結等で形成することも可能である。
第２導体層３３４は、ＵＢＭ（Ｎｉ−Ａｕ層）膜３３５と外部電極３１５を介して実装基板３０２に接続される。上述したように、半導体チップ３０４の発熱部（集積回路形成面）３０４ａ上には第１導体層３１６が形成（被覆）されている。第１導体層３１６上には柱状電極３５０が形成され、外部電極３５２を介して、Ｎ型半導体３１２Ｎ及びＰ型半導体３１２Ｐにそれぞれ接続されている。なお、シリコンインターポーザ３０６の第１導体層３２４は、外部電極３５２を介して柱状電極３５０に接続されている。柱状電極は樹脂封止（３４４）されている。
図１０において、電流の流れる方向は、外部電極３１５→導体層３１４→Ｎ型半導体３１２Ｎ→第１導体層３１６→Ｐ型半導体３１２Ｐ→導体層３１４→外部電極３１５であり、外部電源によって閉回路を形成している。
一方、熱の流れるルート（冷却ルート）に関し、集積回路３０４で発生した熱は、第１導体層３１６、Ｐ型半導体３１２Ｐ及びＮ型半導体３１２Ｎを経由し、導体層３１４に達する。そして、導体層３１４で放熱現象が起こる。導体層３１４で生じる放熱現象は、主に外部電極３１５を経由する実装基板３０２への熱伝導である。
本実施例によれば、半導体チップ３０４の発熱部（集積回路形成面３０４ａ）をカバーする第１導体層３１６と、Ｎ型半導体３１２Ｎ及びＰ型半導体３１２Ｐを含むペルチェ素子と、実装基板３０２の直流電源系が閉回路を形成し、ペルチェ効果が発動して効果的な放熱が可能となる。なお、半導体チップ３０４の集積回路形成面３０４ａを再配線するための再配線層（図示せず）とペルチェ素子構造の第１導体層３１６とは、同一レベルの層に形成され、同一工程で形成可能であるが、これらの層間に電気的な接続は存在しない。
以上、本発明の実施例について説明したが、本発明はこれらの実施例に何ら限定されるものではなく、特許請求の範囲に示された技術的思想の範疇において変更可能なものである。
１２，１０６，２０６，３０６：シリコンインターポーザ、
１４，１０４，２０４，３０４：半導体チップ、
１００，２００，３００：半導体装置。
１０２，２０２，３０２：実装基板
１０４ａ，２０４ａ，３０４ａ：集積回路形成面
１１２Ｎ，２１２Ｎ，３１２Ｎ：Ｎ型半導体
１１２Ｐ，２１２Ｐ，３１２Ｐ：Ｐ型半導体
１１６，２１６，３１６：第１導体層
１３４，２４２，３３４：第２導体層

Claims (4)

  1. 第１の面と当該第１の面と反対の第２の面とを有するシリコンインターポーザと；
    前記シリコンインターポーザの第１の面側に搭載された複数の半導体チップとを備え、
    前記シリコンインターポーザには、前記第１及び第２の面に渡る複数の貫通孔が設けられ、
    前記貫通孔には、ペルチェ素子を構成するＮ型半導体及びＰ型半導体が各々形成され、
    前記半導体チップと前記Ｎ型半導体及びＰ型半導体との間に配置された第１の導体層と；前記シリコンインターポーザの前記第２の面に形成され、前記Ｎ型半導体及びＰ型半導体と導通する外部電極とを更に備えたことを特徴とする半導体装置。
  2. 前記Ｎ型半導体及びＰ型半導体と前記外部電極との間に形成された第２の導体層を更に備えたことを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体チップを封止する封止樹脂層を更に備え、
    前記封止樹脂には、前記第１の導体層と導通する貫通電極が形成され、
    前記貫通電極が外部端子を介して実装基板に導通し、
    前記第２の導体層が外部に対して露出することを特徴とする請求項２に記載の半導体装置。
  4. 前記半導体チップの発熱部が吸熱作用を生じる再配線層によって被覆され、
    前記再配線層は、前記第１の導体層に導通していることを特徴とする請求項１乃至３の何れか一項に記載の半導体装置。
JP2009047841A 2009-03-02 2009-03-02 半導体装置 Active JP5367413B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009047841A JP5367413B2 (ja) 2009-03-02 2009-03-02 半導体装置
US12/659,209 US8319331B2 (en) 2009-03-02 2010-03-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009047841A JP5367413B2 (ja) 2009-03-02 2009-03-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2010205818A JP2010205818A (ja) 2010-09-16
JP5367413B2 true JP5367413B2 (ja) 2013-12-11

Family

ID=42666676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009047841A Active JP5367413B2 (ja) 2009-03-02 2009-03-02 半導体装置

Country Status (2)

Country Link
US (1) US8319331B2 (ja)
JP (1) JP5367413B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5347886B2 (ja) * 2009-10-05 2013-11-20 日本電気株式会社 ３次元半導体装置および３次元半導体装置の冷却方法
DE102010029526B4 (de) * 2010-05-31 2012-05-24 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Halbleiterbauelement mit einer gestapelten Chipkonfiguration mit einem integrierten Peltier-Element
CN101930954B (zh) * 2010-08-23 2012-02-15 北京大学 一种soi场效应晶体管的散热结构
US8803269B2 (en) * 2011-05-05 2014-08-12 Cisco Technology, Inc. Wafer scale packaging platform for transceivers
FR2977976A1 (fr) * 2011-07-13 2013-01-18 St Microelectronics Rousset Procede de generation d'energie electrique au sein d'une structure integree tridimensionnelle, et dispositif de liaison correspondant
US8604867B2 (en) * 2011-11-28 2013-12-10 Qualcomm Incorporated Energy harvesting in integrated circuit packages
US20130233598A1 (en) * 2012-03-08 2013-09-12 International Business Machines Corporation Flexible film carrier to increase interconnect density of modules and methods thereof
JP2014066527A (ja) * 2012-09-24 2014-04-17 National Institute Of Advanced Industrial & Technology 積層ｌｓｉの接続状態の検査方法
FR3000300B1 (fr) 2012-12-26 2015-02-27 Commissariat Energie Atomique Circuit integre et procede de fabrication d'un circuit equipe d'une sonde de temperature
BR112016001796A2 (pt) * 2013-07-30 2017-08-01 Harman Becker Automotive Systems Gmbh módulo eletrônico
US9099427B2 (en) * 2013-10-30 2015-08-04 International Business Machines Corporation Thermal energy dissipation using backside thermoelectric devices
KR102297283B1 (ko) * 2014-06-23 2021-09-03 삼성전기주식회사 열전 모듈을 갖는 기판 및 이를 이용한 반도체 패키지
RU2584575C1 (ru) * 2014-12-25 2016-05-20 Общество с ограниченной ответственностью "ЗЕЛНАС" Интерпозер и способ его изготовления
US9913405B2 (en) 2015-03-25 2018-03-06 Globalfoundries Inc. Glass interposer with embedded thermoelectric devices
US9559283B2 (en) 2015-03-30 2017-01-31 International Business Machines Corporation Integrated circuit cooling using embedded peltier micro-vias in substrate
US9941458B2 (en) 2015-03-30 2018-04-10 International Business Machines Corporation Integrated circuit cooling using embedded peltier micro-vias in substrate
US11177317B2 (en) 2016-04-04 2021-11-16 Synopsys, Inc. Power harvesting for integrated circuits
US9773717B1 (en) 2016-08-22 2017-09-26 Globalfoundries Inc. Integrated circuits with peltier cooling provided by back-end wiring
US20180108642A1 (en) * 2016-10-13 2018-04-19 Globalfoundries Inc. Interposer heater for high bandwidth memory applications
US20200119250A1 (en) * 2018-10-11 2020-04-16 Intel Corporation In-situ formation of a thermoelectric device in a substrate packaging
WO2023276559A1 (ja) * 2021-06-30 2023-01-05 リンテック株式会社 半導体封止体
WO2023176522A1 (ja) * 2022-03-15 2023-09-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置
CN117177431A (zh) * 2022-05-25 2023-12-05 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3521521B2 (ja) * 1994-06-20 2004-04-19 ヤマハ株式会社 半導体装置の製造方法
JP2958451B1 (ja) * 1998-03-05 1999-10-06 工業技術院長 熱電変換材料及びその製造方法
US6586835B1 (en) * 1998-08-31 2003-07-01 Micron Technology, Inc. Compact system module with built-in thermoelectric cooling
JP2004228485A (ja) 2003-01-27 2004-08-12 Hitachi Ltd 半導体チップ積層パッケージ構造、及び、かかるパッケージ構造に好適な半導体装置
JP4485865B2 (ja) * 2004-07-13 2010-06-23 Ｏｋｉセミコンダクタ株式会社 半導体装置、及びその製造方法
JP4581768B2 (ja) * 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
US7405146B2 (en) * 2006-01-24 2008-07-29 Kinsus Interconnect Technology Corp. Electroplating method by transmitting electric current from a ball side
JP2008153393A (ja) * 2006-12-15 2008-07-03 Sharp Corp Ｉｃチップ実装パッケージ
JP2008198928A (ja) * 2007-02-15 2008-08-28 Sony Corp 冷却構造及びこの構造を内蔵した電子機器

Also Published As

Publication number Publication date
JP2010205818A (ja) 2010-09-16
US8319331B2 (en) 2012-11-27
US20100219525A1 (en) 2010-09-02

Similar Documents

Publication Publication Date Title
JP5367413B2 (ja) 半導体装置
TWI529877B (zh) 半導體裝置
JP5295932B2 (ja) 半導体パッケージ及びその評価方法、並びにその製造方法
JP5081578B2 (ja) 樹脂封止型半導体装置
US8338935B2 (en) Thermally enhanced electronic package utilizing carbon nanocapsules and method of manufacturing the same
TWI502663B (zh) 半導體元件和形成強化之凸塊下金屬化結構的方法以改善焊料接合可靠度
TWI441305B (zh) 半導體裝置
TWI681517B (zh) 封裝結構、在封裝中傳遞熱量的方法及積體電路晶片
CN108122862B (zh) 半导体装置封装及其制造方法
US9240394B1 (en) Stacked chips attached to heat sink having bonding pads
JP2010283349A (ja) 熱的および電気的伝導のパッケージのふたを含む集積回路パッケージ
KR100475079B1 (ko) 고전압용 ｂｇａ 패키지와 그에 사용되는 히트 스프레더및 제조방법
US8847412B2 (en) Microelectronic assembly with thermally and electrically conductive underfill
TWI612625B (zh) 半導體裝置
JP2009176978A5 (ja)
JP3804803B2 (ja) 電子部品搭載用基板及び半導体装置
TWI459512B (zh) 使用相互連接的三維層片將垂直封裝的ｍｏｓｆｅｔ和積體電路功率器件構建成集成模組
TWI579937B (zh) 基板結構及其製法暨導電結構
US11482507B2 (en) Semiconductor package having molding member and heat dissipation member
TWI576976B (zh) 無核心層封裝結構
KR20100000439A (ko) 열전소자를 이용한 반도체 패키지
US20210111139A1 (en) Semiconductor device packages and methods of manufacturing the same
TWI653721B (zh) 晶片堆疊封裝結構
TWM593659U (zh) 直接導出電子元件熱能的封裝結構
TWI722560B (zh) 直接導出電子元件熱能的封裝結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130724

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130911

R150 Certificate of patent or registration of utility model

Ref document number: 5367413

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150