JP3521521B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3521521B2 JP3521521B2 JP1975095A JP1975095A JP3521521B2 JP 3521521 B2 JP3521521 B2 JP 3521521B2 JP 1975095 A JP1975095 A JP 1975095A JP 1975095 A JP1975095 A JP 1975095A JP 3521521 B2 JP3521521 B2 JP 3521521B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- effect element
- peltier
- lead frame
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置に係り、
特に高集積化ＬＳＩでの冷却方式の改良に関する。
特に高集積化ＬＳＩでの冷却方式の改良に関する。
【０００２】
【従来の技術】ＬＳＩの高集積化に伴い、ＬＳＩチップ
の発熱による性能低下や寿命低下が問題になっている。
従来より一般に、半導体装置の冷却には、パッケージ外
部に放熱器を取り付けることが行われている。しかし、
パッケージ外部に放熱器を取り付ける方法では、装置が
大型になり、またチップ自体の放熱効果、即ちチップの
発熱をパッケージ外部まで放散させる効果は充分ではな
い。
の発熱による性能低下や寿命低下が問題になっている。
従来より一般に、半導体装置の冷却には、パッケージ外
部に放熱器を取り付けることが行われている。しかし、
パッケージ外部に放熱器を取り付ける方法では、装置が
大型になり、またチップ自体の放熱効果、即ちチップの
発熱をパッケージ外部まで放散させる効果は充分ではな
い。
【０００３】半導体装置の冷却手段として、熱電素子を
用いることも提案されている。例えば、特開平２−１４
３５４８号公報には、半導体素子チップを封入した樹脂
パッケージの表面にペルチェ効果特性を有する熱電冷却
部材を載置する構造が開示されている。しかしこれは、
半導体装置の基板への実装時の温度上昇によるパッケー
ジのクラック等を防止することを主眼としている。半導
体素子チップ自体の発する熱はパッケージを通して熱電
素子で冷却されるため、半導体素子チップの冷却効率は
高くない。
用いることも提案されている。例えば、特開平２−１４
３５４８号公報には、半導体素子チップを封入した樹脂
パッケージの表面にペルチェ効果特性を有する熱電冷却
部材を載置する構造が開示されている。しかしこれは、
半導体装置の基板への実装時の温度上昇によるパッケー
ジのクラック等を防止することを主眼としている。半導
体素子チップ自体の発する熱はパッケージを通して熱電
素子で冷却されるため、半導体素子チップの冷却効率は
高くない。
【０００４】
【発明が解決しようとする課題】この発明は、上記事情
を考慮してなされたもので、簡単な構造で且つ、半導体
素子チップの高い冷却効率を実現した半導体装置を提供
することを目的としている。
を考慮してなされたもので、簡単な構造で且つ、半導体
素子チップの高い冷却効率を実現した半導体装置を提供
することを目的としている。
【０００５】この発明に係る半導体装置は、リードフレ
ーム上に薄膜からなる絶縁膜が形成され、この絶縁膜上
にペルチェ効果素子を介して半導体素子チップが搭載さ
れていることを特徴としている。また、この発明に係る
半導体装置の製造方法は、薄膜形成技術によりリードフ
レーム上に絶縁膜を形成する工程と、この絶縁膜上にペ
ルチェ効果素子を形成する工程と、このペルチェ効果素
子上に半導体素子チップを搭載する工程とを備え、前記
絶縁膜を形成する工程は、前記リードフレームをダイヤ
モンド分散アルコールに浸漬して超音波照射した後真空
中で加熱する工程と、前記真空内にメタンガス及び水素
ガスを導入して、温度及び圧力を調整する工程とを備え
たことを特徴とする。
ーム上に薄膜からなる絶縁膜が形成され、この絶縁膜上
にペルチェ効果素子を介して半導体素子チップが搭載さ
れていることを特徴としている。また、この発明に係る
半導体装置の製造方法は、薄膜形成技術によりリードフ
レーム上に絶縁膜を形成する工程と、この絶縁膜上にペ
ルチェ効果素子を形成する工程と、このペルチェ効果素
子上に半導体素子チップを搭載する工程とを備え、前記
絶縁膜を形成する工程は、前記リードフレームをダイヤ
モンド分散アルコールに浸漬して超音波照射した後真空
中で加熱する工程と、前記真空内にメタンガス及び水素
ガスを導入して、温度及び圧力を調整する工程とを備え
たことを特徴とする。
【０００６】
【作用】この発明によると、ペルチェ効果素子が半導体
素子チップに密着する状態でチップとリードフレームの
間に設けられる。ペルチェ効果素子とリードフレームと
の間には薄膜からなる絶縁膜を介在させている。これに
より、半導体素子チップで発生した熱は、ペルチェ効果
素子を介し絶縁膜を介して効率良くリードフレームを通
して放散される。
素子チップに密着する状態でチップとリードフレームの
間に設けられる。ペルチェ効果素子とリードフレームと
の間には薄膜からなる絶縁膜を介在させている。これに
より、半導体素子チップで発生した熱は、ペルチェ効果
素子を介し絶縁膜を介して効率良くリードフレームを通
して放散される。
【０００７】
【実施例】以下、図面を参照して、この発明の実施例を
説明する。図１は、この発明の一実施例に係る半導体装
置に断面図である。リードフレーム１の上に、上下が熱
伝導性の良好な絶縁膜３，４で挟まれた状態のペルチェ
効果素子５が形成され、この上にＬＳＩチップ６が搭載
されている。絶縁膜３，４は例えば、ＰＶＤ法、ＣＶＤ
法（熱フィラメント、マイクロ波プラズマ、電子衝撃、
直流プラズマ、ＥＣＲプラズマ）あるいはプラズマジェ
ット法、燃焼炎法で形成したダイヤモンド，非晶質硬質
炭素，ＡｌＮ，ＢＮ等の薄膜である。
説明する。図１は、この発明の一実施例に係る半導体装
置に断面図である。リードフレーム１の上に、上下が熱
伝導性の良好な絶縁膜３，４で挟まれた状態のペルチェ
効果素子５が形成され、この上にＬＳＩチップ６が搭載
されている。絶縁膜３，４は例えば、ＰＶＤ法、ＣＶＤ
法（熱フィラメント、マイクロ波プラズマ、電子衝撃、
直流プラズマ、ＥＣＲプラズマ）あるいはプラズマジェ
ット法、燃焼炎法で形成したダイヤモンド，非晶質硬質
炭素，ＡｌＮ，ＢＮ等の薄膜である。
【０００８】ペルチェ効果素子５の具体的な具体的な製
法と構造を、図２の工程図を参照して説明する。図２
（ａ）に示すように、Ｆｅ−Ｎｉ合金からなるリードフ
レーム１上に熱伝導性の良好な絶縁膜３を形成する。こ
の絶縁膜３は例えば、熱フィラメントＣＶＤ法によるダ
イヤモンド膜とする。このダイヤモンド膜の形成法を具
体的に説明すると、先ずリードフレーム１をダイヤモン
ド粉を分散させたアルコール中に浸漬し、３０分間超音
波を照射した後、洗浄する。
法と構造を、図２の工程図を参照して説明する。図２
（ａ）に示すように、Ｆｅ−Ｎｉ合金からなるリードフ
レーム１上に熱伝導性の良好な絶縁膜３を形成する。こ
の絶縁膜３は例えば、熱フィラメントＣＶＤ法によるダ
イヤモンド膜とする。このダイヤモンド膜の形成法を具
体的に説明すると、先ずリードフレーム１をダイヤモン
ド粉を分散させたアルコール中に浸漬し、３０分間超音
波を照射した後、洗浄する。
【０００９】次に図３に示す熱フィラメントＣＶＤ装置
の反応室３１の試料台３２にリードフレーム１を配置
し、反応室３１内を真空ポンプ３３で排気して１×１０
-2Ｔｏｒｒ程度に減圧し、外部加熱ヒータ３４により試
料台３２の温度が６５０℃になるまで加熱する。反応室
３１内の温度が一定になった時点で、メタンガスボンベ
３５及び水素ガスボンベ３６からそれぞれ、流量コント
ローラ３７、３８により流量調整されメタンガス（１ｃ
ｃ／ｍｉｎ）及び水素ガス（９９ｃｃ／ｍｉｎ）を反応
室３１に導入する。そして反応室３１内の圧力を３０Ｔ
ｏｒｒに設定し、タンタルフィラメント３７に通電し、
フィラメント温度が２１００℃になるように調整して、
１０時間保持する。これにより、リードフレーム１上に
は約８μmのダイヤモンド膜が堆積する。
の反応室３１の試料台３２にリードフレーム１を配置
し、反応室３１内を真空ポンプ３３で排気して１×１０
-2Ｔｏｒｒ程度に減圧し、外部加熱ヒータ３４により試
料台３２の温度が６５０℃になるまで加熱する。反応室
３１内の温度が一定になった時点で、メタンガスボンベ
３５及び水素ガスボンベ３６からそれぞれ、流量コント
ローラ３７、３８により流量調整されメタンガス（１ｃ
ｃ／ｍｉｎ）及び水素ガス（９９ｃｃ／ｍｉｎ）を反応
室３１に導入する。そして反応室３１内の圧力を３０Ｔ
ｏｒｒに設定し、タンタルフィラメント３７に通電し、
フィラメント温度が２１００℃になるように調整して、
１０時間保持する。これにより、リードフレーム１上に
は約８μmのダイヤモンド膜が堆積する。
【００１０】次に、図２（ａ）に示すように、絶縁膜３
上にペルチェ効果素子５の下部電極５１をスパッタとエ
ッチングによりパターン形成する。電極５１は例えば、
Ｃｕ電極である。その後、図２（ｂ）に示すように絶縁
膜５２を堆積し、これを選択エッチングして下部電極５
１に達する孔をあける。絶縁膜５２は例えば、ＣＶＤに
よるＳｉＯ2 膜である。続いて図２（ｃ）に示すよう
に、熱電半導体材料膜５３を堆積し、これを絶縁膜５２
の孔にのみ残す。熱電半導体材料膜５３は例えば、Ｂｉ
2 Ｔｅ3 であり、その膜形成法には高周波スパッタ法を
用いる。また絶縁膜５２の孔にのみ残すには、リフトオ
フ加工を利用する。
上にペルチェ効果素子５の下部電極５１をスパッタとエ
ッチングによりパターン形成する。電極５１は例えば、
Ｃｕ電極である。その後、図２（ｂ）に示すように絶縁
膜５２を堆積し、これを選択エッチングして下部電極５
１に達する孔をあける。絶縁膜５２は例えば、ＣＶＤに
よるＳｉＯ2 膜である。続いて図２（ｃ）に示すよう
に、熱電半導体材料膜５３を堆積し、これを絶縁膜５２
の孔にのみ残す。熱電半導体材料膜５３は例えば、Ｂｉ
2 Ｔｅ3 であり、その膜形成法には高周波スパッタ法を
用いる。また絶縁膜５２の孔にのみ残すには、リフトオ
フ加工を利用する。
【００１１】その後、図２（ｄ）示すように、ペルチェ
効果素子５の上部電極５４を下部電極５１と同様にスパ
ッタとエッチングにより形成する。この様に形成された
ペルチェ効果素子５の上に、図１に示したように再度、
熱伝導性の良好な絶縁膜４をＣＶＤ法により形成した
後、ＬＳＩチップ６を搭載する。そしてＬＳＩチップ６
とリードフレーム１の間をボンディングワイヤ７により
接続した後、エポキシ等の樹脂８でモールドして、半導
体装置が完成する。
効果素子５の上部電極５４を下部電極５１と同様にスパ
ッタとエッチングにより形成する。この様に形成された
ペルチェ効果素子５の上に、図１に示したように再度、
熱伝導性の良好な絶縁膜４をＣＶＤ法により形成した
後、ＬＳＩチップ６を搭載する。そしてＬＳＩチップ６
とリードフレーム１の間をボンディングワイヤ７により
接続した後、エポキシ等の樹脂８でモールドして、半導
体装置が完成する。
【００１２】この実施例によると、ペルチェ効果素子５
は上部電極側接合が吸熱接合、下部電極接合が発熱接合
となって、ＬＳＩチップ６が発生した熱は、絶縁膜４、
ペルチェ効果素子５及び絶縁膜３を介してリードフレー
ム１に伝えられ、リードフレーム１から大気に放散され
る。従って優れた冷却効率が得られる。またペルチェ効
果素子５は薄膜技術を利用してＬＳＩチップ６とリード
フレーム１の間に形成されるから、通常の放熱器を用い
る場合と異なり、全体がコンパクトになり、且つ高い生
産性が得られる。
は上部電極側接合が吸熱接合、下部電極接合が発熱接合
となって、ＬＳＩチップ６が発生した熱は、絶縁膜４、
ペルチェ効果素子５及び絶縁膜３を介してリードフレー
ム１に伝えられ、リードフレーム１から大気に放散され
る。従って優れた冷却効率が得られる。またペルチェ効
果素子５は薄膜技術を利用してＬＳＩチップ６とリード
フレーム１の間に形成されるから、通常の放熱器を用い
る場合と異なり、全体がコンパクトになり、且つ高い生
産性が得られる。
【００１３】なお実施例では、ペルチェ効果素子５の上
下に熱伝導性の高い絶縁膜３，４を介在させたが、搭載
するチップ裏面が予め絶縁膜で覆われている場合には、
上部絶縁膜４を省略することができる。また実施例で
は、ペルチェ効果素子を薄膜プロセスで形成する例を説
明したが、バルク材から形成したペルチェ効果素子をリ
ードフレーム上の絶縁膜上に搭載しても良い。
下に熱伝導性の高い絶縁膜３，４を介在させたが、搭載
するチップ裏面が予め絶縁膜で覆われている場合には、
上部絶縁膜４を省略することができる。また実施例で
は、ペルチェ効果素子を薄膜プロセスで形成する例を説
明したが、バルク材から形成したペルチェ効果素子をリ
ードフレーム上の絶縁膜上に搭載しても良い。
【００１４】
【発明の効果】以上述べたようにこの発明によれば、ペ
ルチェ効果素子を半導体素子チップとリードフレームの
間に介在させることにより、半導体素子チップで発生し
た熱を効率よくリードフレームを通して放散させること
ができ、簡単な構造で半導体装置の優れた冷却効率と高
い生産性を実現することができる。
ルチェ効果素子を半導体素子チップとリードフレームの
間に介在させることにより、半導体素子チップで発生し
た熱を効率よくリードフレームを通して放散させること
ができ、簡単な構造で半導体装置の優れた冷却効率と高
い生産性を実現することができる。
【図１】 この発明の一実施例に係る半導体装置を示
す。
す。
【図２】 同実施例のペルチェ効果素子の形成工程を示
す。
す。
【図３】 実施例に用いた熱フィラメントＣＶＤ装置を
示す。
示す。
１…リードフレーム、３，４…絶縁膜、５…ペルチェ効
果素子、６…ＬＳＩチップ、７…ボンディングワイヤ。
果素子、６…ＬＳＩチップ、７…ボンディングワイヤ。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 星 俊治
静岡県浜松市中沢町10番１号 ヤマハ株
式会社内
(56)参考文献 特開 平５−63119（ＪＰ，Ａ)
特開 平５−243621（ＪＰ，Ａ)
実開 平３−36161（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/38
Claims (2)
- 【請求項１】 薄膜形成技術によりリードフレーム上に
絶縁膜を形成する工程と、 この絶縁膜上にペルチェ効果素子を形成する工程と、 このペルチェ効果素子上に半導体素子チップを搭載する
工程とを備え、 前記絶縁膜を形成する工程は、 前記リードフレームをダイヤモンド分散アルコールに浸
漬して超音波照射した後真空中で加熱する工程と、 前記真空内にメタンガス及び水素ガスを導入して、温度
及び圧力を調整する工程とを備えたことを特徴とする半
導体装置の製造方法。 - 【請求項２】 前記ペルチェ効果素子を形成する工程
は、 前記絶縁膜上にペルチェ下部電極をパターン形成する工
程と、 前記ペルチェ下部電極上に第２の絶縁膜を堆積する工程
と、 前記第２の絶縁膜を選択的にエッチングして前記ペルチ
ェ下部電極に達する開口を形成する工程と、 前記開口に熱電半導体材料膜を堆積する工程と、 前記第２の絶縁膜上にペルチェ上部電極をパターン形成
する工程とを備えた請求項１記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1975095A JP3521521B2 (ja) | 1994-06-20 | 1995-01-12 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16058494 | 1994-06-20 | ||
| JP6-160584 | 1994-06-20 | ||
| JP1975095A JP3521521B2 (ja) | 1994-06-20 | 1995-01-12 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003409386A Division JP4001104B2 (ja) | 1994-06-20 | 2003-12-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0870070A JPH0870070A (ja) | 1996-03-12 |
| JP3521521B2 true JP3521521B2 (ja) | 2004-04-19 |
Family
ID=26356602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1975095A Expired - Fee Related JP3521521B2 (ja) | 1994-06-20 | 1995-01-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3521521B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586835B1 (en) * | 1998-08-31 | 2003-07-01 | Micron Technology, Inc. | Compact system module with built-in thermoelectric cooling |
| JP4769752B2 (ja) | 2007-03-23 | 2011-09-07 | トヨタ自動車株式会社 | 半導体装置および電動車両 |
| JP5367413B2 (ja) * | 2009-03-02 | 2013-12-11 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| JP5347886B2 (ja) * | 2009-10-05 | 2013-11-20 | 日本電気株式会社 | ３次元半導体装置および３次元半導体装置の冷却方法 |
| JP5369021B2 (ja) * | 2010-02-23 | 2013-12-18 | パナソニック株式会社 | 静電霧化装置 |
| KR101055095B1 (ko) | 2010-03-09 | 2011-08-08 | 엘지이노텍 주식회사 | 발광장치 |
-
1995
- 1995-01-12 JP JP1975095A patent/JP3521521B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0870070A (ja) | 1996-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1154476B1 (en) | Substrate for element-mounted device | |
| US5428504A (en) | Cooling cover for RF power devices | |
| US5770468A (en) | Process for mounting a semiconductor chip to a chip carrier by exposing a solder layer to a reducing atmosphere | |
| US6316826B1 (en) | Semiconductor mounting package | |
| US4875284A (en) | Process for producing a package for packing semiconductor devices | |
| US6191944B1 (en) | Heat sink for electric and/or electronic devices | |
| JPH0778908A (ja) | 改良された放熱能力を有する基板構造の製造方法 | |
| US6292367B1 (en) | Thermally efficient semiconductor chip | |
| JP3521521B2 (ja) | 半導体装置の製造方法 | |
| JP3528375B2 (ja) | 基板およびこれを用いた放熱基板、半導体装置、素子搭載装置 | |
| JPH03211860A (ja) | 半導体パッケージ | |
| US5695670A (en) | Diamond heater | |
| JP4001104B2 (ja) | 半導体装置 | |
| JPH09260539A (ja) | サブマウント装置および半導体装置ならびにそれらの製造方法 | |
| US3071854A (en) | Method of producing a broad area low resistance contact to a silicon semiconductor body | |
| JP2980645B2 (ja) | 金属薄膜の形成方法 | |
| JP2915433B2 (ja) | 半導体集積回路装置 | |
| JP3981967B2 (ja) | 放熱性を有するプラズマエッチング用シリコン電極板 | |
| JPH08236553A (ja) | 溶射熱拡散層を有する半導体素子および方法 | |
| JP7009800B2 (ja) | 電子装置の製造方法 | |
| JP2783882B2 (ja) | 混成集積回路およびその製造方法 | |
| JPH06252300A (ja) | 冷却装置を備えた集積回路チップ及びその製造方法 | |
| JPH08227956A (ja) | 基板の製造方法 | |
| JP2765621B2 (ja) | 半導体装置用パッケージ | |
| JPH1032213A (ja) | 半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20031208 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20031217 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040120 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040202 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| LAPS | Cancellation because of no payment of annual fees |