JPH03211860A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH03211860A
JPH03211860A JP2318163A JP31816390A JPH03211860A JP H03211860 A JPH03211860 A JP H03211860A JP 2318163 A JP2318163 A JP 2318163A JP 31816390 A JP31816390 A JP 31816390A JP H03211860 A JPH03211860 A JP H03211860A
Authority
JP
Japan
Prior art keywords
pad
semiconductor package
diamond
semiconductor
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2318163A
Other languages
English (en)
Inventor
Gasper A Butera
ギャスパー・エイ・ブテラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH03211860A publication Critical patent/JPH03211860A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731Ceramic materials or glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732Diamonds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/642Capacitive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野コ この発明は、半導体パッケージの技術に関するものであ
り、熱伝導性、電気絶縁性のパッドを有し、高周波トラ
ンジスタなどに用いられる新しい半導体パッケージを提
供するものである。
[従来の技術] 高周波、即ち無線周波用の半導体デバイスの使用は、放
熱性2寸法、信頼性及びその他の特性において多くの用
途に適きさせたので、測的に増加した。半導体トランジ
スタは、非常に小さく、かつ非常に使用しにくいため、
一般にパッケージの中に組み入れられている。高周波パ
ッケージは、半導体素子(特にトランジスタ)を保持す
るため、及び他の素子との接続に即座に役立つ電極を供
給するために使用される。
このようなパッケージを設計する際には、半導体の発熱
傾向を考慮しなければならない、このため、半導体は、
ヒートシンクとして働き、かつトランジスタが発生した
熱を放熱する熱伝導性のパッド上に設けられることが多
い、しかし、半導体は、電気的なエネルギーに敏感であ
るため、熱伝導性のパッドは、電気的には絶縁体である
べきである。
このため、パッドには、熱伝導性で電気絶縁性の材料が
使用されている。このような材料としては、時に応じて
アルミナ(アルミニウム酸化物。
AlzO3)が使用されることもあるが、一般には、ベ
リリア(ベリリウム酸1ヒ物、Bed)が用いられる。
ベリリア(Bed)は、AIzOiよりも熱伝導性が良
いので、より一般的に使用されている。しかし、BeO
は非常に毒性が強いため、BeOの取り扱いや加工には
注意が必要である。粉末状のBeOは、人間の呼吸器系
にとって危険なものである。従って、BeO製のパッド
が機械加工されたり置かれたりする場合には注意を払わ
なければならない。BeOが安全に扱われ、人体との不
適正な接触がなされないことを保証するような適正な装
備及び安全装置が必要とされる。
従来のパッケージのもう1つの閏題は、BeOが使用さ
れる際に、BeOの薄いパッドを用いることである。こ
のパッドは、プレフォームの使用によりヒートシンクに
取り付けられる2通常、プレフォームは、金及びすす、
又は銀及び銅からなっている。プレフォームは、搭載パ
ッドとヒートシンクとの間に配置されており、その状態
で加熱される。この熱がプレフォームを溶かし、パッド
をヒートシンクにはんだ付けするゆこれにより、パッド
とプレフォームとの間、及びプレフォームとヒートシン
クとの間の2つの境界面がfjられる。これらの境界面
は、接続部の熱伝導性を低下させる。
さらに、BeOは約200℃〜250℃までの高い熱伝
導性を有しているが、その能力は温度上昇にともなって
低下する。
BeOパッドは、一般に約0.1018〜0.1524
cm(0,040〜o、oeoインチ)の厚さで使用さ
れる。このような厚さは、BeOの機械的な強度が低い
ことから要求されている。もし、パッドが十分な厚さを
有していなければ、取付中又はt麦の使用時に加熱され
た際に、パッドにひびが入ったり、パッドが割れたりし
てしまう。
[発明の概要] 1〜ランジスタや他の半導体をパッケージ内に設けるた
めのパッドとして使用し得る他の材料、即ち熱伝導性を
有し電気的に絶縁体である池の材料が最近発見された。
これらの材料は、非常に薄いフィルム状でヒートシンク
の表面に直接付けられるか、又は小片(sliver)
としてヒートシンク上に設けられる。これにより、パッ
ケージの熱伝導性が向上するとともに、パッケージ全体
の高さが低くなる。
この発明に有用な材料は、ボロン窒化物(BN)、ダイ
ヤモンド、アルミニウム窒化物(AIN)及びアルミニ
ウム酸化物(A 1203)である。
BN、AIN及びA l 203は、プラズマ蒸着によ
り付着される。ダイヤモンドは、薄いコーティングとし
て、真空蒸着により付着される。また、ヒートシンクと
上記の材料の小片との間にプレフォームを配置し、二者
を互いにはんだ付けするためにこれらを加熱することに
よって、上記の材料をヒートシンク上に設けてもよい、
これらのフィルム又は小片は、その材料が高い機械強度
を有しているため、従来のBeO製のパッドに比べて十
分に薄くすることができる。さらに、そのフィルムはヒ
ートシンク上に直接付着されるので、材料と材料との間
の1つの境界面を無視できる。
[実施例] 図はこの発明の〜実施例による半導体パッケージを示す
分解斜視図である9 区において、この実施例の半導体パッケージ10は、コ
ンデンサ30とともにピートシンク20を有している。
ヒートシンク2oは、ヒートシンクとして望ましい品質
を持つタングステンと銅と(W十Cu)により作られる
のが好ましい。
ヒートシンク20は、半導体パッケージ1oの支持部材
として働く。コンデンサ3oは、組立後の半導体パッケ
ージ10内のし一トシンク2o上に直接設けられている
搭載バッド40は、ヒートシンク2oに取り付けられて
いる。そして、半導体5oはパッド4゜に取り付けられ
ている。これらの取付方法につぃては、さらに後述する
。第1のプレフォーム6゜は、ヒートシンク20上に、
コンデンサ30 パッド40及び半導体50を囲んで配
置されている。
そして、薄板(Ian+1na) 70及び80は、第
1のプレフォーム60上に配置されている。薄板70゜
80は、半導体50に対して適当な接続がなされるよう
にするためのスペーサとして働く、薄板70.80は、
所定の位置に、内側で半導体5゜に接続されるリード7
5と共に焼成されている。
第2のプレフォーム90は薄板70.80上に配置され
ており、保譚塁としての1(lid) 100は完成し
たパッケージにがぶせられている。
薄板70.80は、一般にアルミニウムがらなっており
、かつリード75を半導体50に対して適当に位置決め
している。Ml 00は、−mにコバール(koval
) (鉄−コバルト合金)がらなっている。第1のプレ
フォーム60及び第2のプレフォーム90は、低温はん
だ付けを可能にするために、金及びすす、又は銅及び銀
がらなっている。
バッド40は、いくつかの異なる材料により乍ることが
でき、その材料の小片(sliver)又は非常に薄く
被覆された層(layer)であってもよい。バッド4
0は、ボロン窒化物、ダイヤモンド、アルミニウム窒化
物又はアルミナにより作ることができる。バッド40は
、その形状に応じた異なる方法でヒートシンク20に取
り付けられる。
ダイヤモンドからなるバッド40は、単結晶基板又は薄
いフィルムという2つの異なる形態をとることができる
。単結晶基板は、0.00762〜0.01016cm
 (0,003〜0.0041インチ〉の厚さである。
また、このような単結晶基板状のダイヤモンドからなる
パッド40は、金及びずず、又は銅及び銀からなるプレ
フォームの使用によりヒートシンク20に接着される。
プレフォームは、パッド4゜の小片とヒートシンク20
との間に配置される。
そして、熱が加えられ、これにより小片がヒートシンク
20にはんだ付けされる。
パッド40にダイヤモンドを使用する方法では、ヒート
シンク20上に微細なダイヤモンド粒子を真空蒸着する
のが好ましい、これにより、材料と材料との間の1つの
境界面が除かれ、バッド40を介した半導体50とヒー
トシンク20との間の熱伝導性を良くすることができる
。これにより、バッド40の寸法も小さくなる。上述し
たように、ダイヤモンドの小片は通常0.00762〜
O,0LO16cm(0,003〜0.004インチ)
の厚さであるが、真空蒸着された場合のダイヤモンド層
の厚さは、−i的に0.000762〜0.00127
CI (0,0003〜0.0005インチ)であり、
特に10μ(0、00039インチ)が好ましい。
ダイヤモンド小片及びダイヤモンド層のどちらが使用さ
れる場合でも、ダイヤモンドのバッド40は、適当な金
属で予備的にめっきされ、その後金めっきが施される。
そして、半導体50は、加熱・加圧されることにより、
その金めつき上に設けられる。金めつきとシリコンの半
導体50とは、半導体50を所定の位置に保持する金−
シリコン混合物を形成する。
パッド40がボロン窒化物、アルミニウム窒化物又はア
ルミナからなる場合も、薄い層又は薄い小片のような2
つの異なる形態でヒートシンク20に適用することがで
きる。これらの材料からなる小片は、概ね0.0203
2〜0.03048cm (0,008〜0.012イ
ンチ)の厚さであるのが好ましい、このような小片を使
用する場きは、小片であるパッド40をビー1−シンク
20にはんだ付けするためにプレフォームを使用する必
要がある。これらの材料は、プラズマ蒸着によっても設
けることができる。このような蒸着技術では、プラズマ
が形成されるまで材料を加熱するので、ダイヤモンドに
は使用できない。これは、ダイヤモンドの場合には、冷
えていくカーボンがダイヤモンドの格子構造にリフォー
ムされることがないためである。
プラズマ蒸着は、約0.01778〜0.02032c
m(約0.007〜o 、 oosインチ)の厚さの材
料の層を製造する。プラズマ蒸着は、被膜を保持するた
めのプレフォームを必要としない。ボロン窒化物、アル
ミニウム窒化物又はアルミナのうちのどれが使用されて
も、モリブデン、ニッケル及び金の層でめっきされなけ
ればならない、そして、上述したように、半導体50は
金めつきに保持される。
上記のような技術を用いることにより、高周波パッケー
ジの全体の厚さを1/3減少させて、約0.3048c
i (0,120インチ)から0.2032c+y (
0,080インチ)にすることができる。しかし、必要
であれば、ヒートシンク20と薄板70との間に、パッ
ケージ全体の厚さを0.3048cm (0,120イ
ンチ)に維持するためのコバール製のスペーサを設けて
もよい。
なお、上記実施例では高周波トランジスタ・パッケージ
及びそのパッドを示したが、特許請求の範囲に示した精
神及び範囲内で種々の変更が可能であることは言うまで
もない。
【図面の簡単な説明】
図はこの発明の一実施例によるパッケージを示す分解斜
視図である。 図において、10は半導体パッケージ、20はヒートシ
ンク、40はパッド、50は半導体、100は蓋である

Claims (9)

    【特許請求の範囲】
  1. (1)半導体のそれぞれの電極に接続するための入力電
    極、出力電極及び共通電極を有している半導体パッケー
    ジであって、支持部材、この支持部材上に設けられ、熱
    伝導性を有しているとともに、電気的に絶縁体であるパ
    ッド、このパッド上に設けられた半導体、及び保護蓋を
    備えており、 前記パッドは、プラズマ蒸着されたアルミニウム窒化物
    、真空蒸着されたダイヤモンド、プラズマ蒸着されたア
    ルミナ及びプラズマ蒸着されたボロン窒化物からなる群
    より選ばれた材料を含んでいる半導体パッケージ。
  2. (2)パッドの材料が、プラズマ蒸着されたボロン窒化
    物である特許請求の範囲第1項記載の半導体パッケージ
  3. (3)パッドの厚さが0.01778〜0.02032
    cmである特許請求の範囲第2項記載の半導体パッケー
    ジ。
  4. (4)パッドの材料がプラズマ蒸着されたアルミニウム
    窒化物である特許請求の範囲第1項記載の半導体パッケ
    ージ。
  5. (5)パッドの厚さが0.01778〜0.02032
    cmである特許請求の範囲第4項記載の半導体パッケー
    ジ。
  6. (6)パッドの材料が真空蒸着されたダイヤモンドであ
    る特許請求の範囲第1項記載の半導体パッケージ。
  7. (7)パッドの厚さが0.000762〜0.0012
    7cmである特許請求の範囲第6項記載の半導体パッケ
    ージ。
  8. (8)パッドの材料がプラズマ蒸着されたアルミナであ
    る特許請求の範囲第1項記載の半導体パッケージ。
  9. (9)パッドの厚さが0.01778〜0.02032
    cmである特許請求の範囲第8項記載の半導体パッケー
    ジ。
JP2318163A 1989-12-29 1990-11-26 半導体パッケージ Pending JPH03211860A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/458,585 US5109268A (en) 1989-12-29 1989-12-29 Rf transistor package and mounting pad
US458,585 1989-12-29

Publications (1)

Publication Number Publication Date
JPH03211860A true JPH03211860A (ja) 1991-09-17

Family

ID=23821354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2318163A Pending JPH03211860A (ja) 1989-12-29 1990-11-26 半導体パッケージ

Country Status (5)

Country Link
US (2) US5109268A (ja)
EP (1) EP0435603B1 (ja)
JP (1) JPH03211860A (ja)
KR (1) KR910013519A (ja)
DE (1) DE69031680T2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5388027A (en) * 1993-07-29 1995-02-07 Motorola, Inc. Electronic circuit assembly with improved heatsinking
US5792984A (en) * 1996-07-01 1998-08-11 Cts Corporation Molded aluminum nitride packages
US5770890A (en) * 1997-02-25 1998-06-23 Raytheon Company Using a thermal barrier to provide a hermetic seal surface on aluminum nitride substrate electronic packages
US6335863B1 (en) * 1998-01-16 2002-01-01 Sumitomo Electric Industries, Ltd. Package for semiconductors, and semiconductor module that employs the package
JP2000174166A (ja) * 1998-10-02 2000-06-23 Sumitomo Electric Ind Ltd 半導体搭載パッケ―ジ
KR100320130B1 (ko) * 1999-03-05 2002-01-10 김덕중 알루미늄제 부품의 질화알루미늄층 형성방법
JP2001244357A (ja) * 2000-03-02 2001-09-07 Sumitomo Electric Ind Ltd パッケージ及びその製造方法
GB2371922B (en) 2000-09-21 2004-12-15 Cambridge Semiconductor Ltd Semiconductor device and method of forming a semiconductor device
US7339791B2 (en) 2001-01-22 2008-03-04 Morgan Advanced Ceramics, Inc. CVD diamond enhanced microprocessor cooling system
US6818477B2 (en) * 2001-11-26 2004-11-16 Powerwave Technologies, Inc. Method of mounting a component in an edge-plated hole formed in a printed circuit board
JP2004146413A (ja) * 2002-10-22 2004-05-20 Sumitomo Electric Ind Ltd 半導体素子収納用パッケージおよび半導体装置
US20080128895A1 (en) * 2006-12-05 2008-06-05 Oman Todd P Wafer applied thermal-mechanical interface
JP6781021B2 (ja) * 2016-11-29 2020-11-04 モレックス エルエルシー 電子部品

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202925C (ja) * 1969-04-30 1900-01-01
US3364400A (en) * 1964-10-22 1968-01-16 Texas Instruments Inc Microwave transistor package
US3489956A (en) * 1966-09-30 1970-01-13 Nippon Electric Co Semiconductor device container
US3500066A (en) * 1968-01-10 1970-03-10 Bell Telephone Labor Inc Radio frequency power transistor with individual current limiting control for thermally isolated regions
US3626259A (en) * 1970-07-15 1971-12-07 Trw Inc High-frequency semiconductor package
US3753056A (en) * 1971-03-22 1973-08-14 Texas Instruments Inc Microwave semiconductor device
US3801882A (en) * 1973-01-11 1974-04-02 Us Navy Thermo-electric mounting method for rf silicon power transistors
US3936864A (en) * 1973-05-18 1976-02-03 Raytheon Company Microwave transistor package
US3908185A (en) * 1974-03-06 1975-09-23 Rca Corp High frequency semiconductor device having improved metallized patterns
US3996603A (en) * 1974-10-18 1976-12-07 Motorola, Inc. RF power semiconductor package and method of manufacture
US3999142A (en) * 1975-11-12 1976-12-21 The United States Of America As Represented By The Secretary Of The Army Variable tuning and feedback on high power microwave transistor carrier amplifier
US4161740A (en) * 1977-11-07 1979-07-17 Microwave Semiconductor Corp. High frequency power transistor having reduced interconnection inductance and thermal resistance
US4168507A (en) * 1977-11-21 1979-09-18 Motorola, Inc. Structure and technique for achieving reduced inductive effect of undesired components of common lead inductance in a semiconductive RF power package
JPS5753947A (en) * 1980-09-17 1982-03-31 Hitachi Ltd Transistor and electronic device containing it
JPS6038867B2 (ja) * 1981-06-05 1985-09-03 株式会社日立製作所 絶縁型半導体装置
JPS5899172A (ja) * 1981-12-07 1983-06-13 株式会社日立製作所 電気絶縁基板
DE3336867A1 (de) * 1983-10-11 1985-04-25 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Halterung fuer mindestens ein halbleiterbauelement
JPS60127750A (ja) * 1983-12-14 1985-07-08 Sumitomo Electric Ind Ltd ダイヤモンドヒ−トシンク
US4649416A (en) * 1984-01-03 1987-03-10 Raytheon Company Microwave transistor package
US4639760A (en) * 1986-01-21 1987-01-27 Motorola, Inc. High power RF transistor assembly
JPS6224647A (ja) * 1986-05-10 1987-02-02 Sumitomo Electric Ind Ltd 半導体素子搭載用基板
JPS6224648A (ja) * 1986-05-10 1987-02-02 Sumitomo Electric Ind Ltd 半導体素子搭載用基板
CA1284536C (en) * 1987-07-03 1991-05-28 Akira Sasame Member for semiconductor apparatus
US4907067A (en) * 1988-05-11 1990-03-06 Texas Instruments Incorporated Thermally efficient power device package

Also Published As

Publication number Publication date
US5109268A (en) 1992-04-28
DE69031680T2 (de) 1998-03-26
KR910013519A (ko) 1991-08-08
EP0435603A3 (en) 1993-01-20
DE69031680D1 (de) 1997-12-11
EP0435603A2 (en) 1991-07-03
USRE35845E (en) 1998-07-14
EP0435603B1 (en) 1997-11-05

Similar Documents

Publication Publication Date Title
EP0009978B1 (en) Hybrid type integrated circuit device
JP3126977B2 (ja) 補強された直接結合銅構造体
JPH03211860A (ja) 半導体パッケージ
EP0113088B1 (en) Substrate for mounting semiconductor element
JPS6022347A (ja) 半導体素子搭載用基板
US5977627A (en) Packaging construction for very large scale integrated-circuit chips
JP3183090B2 (ja) パッケージ用セラミックスリッド
US6914330B2 (en) Heat sink formed of diamond-containing composite material with a multilayer coating
JPH0754834B2 (ja) ダイヤモンド膜製半導体基板の製造方法
JPS61121489A (ja) 基板製造用Cu配線シ−ト
JPS60241239A (ja) 半導体装置
JPH10138052A (ja) 少なくとも1つの金属基板にダイヤモンド基板を結合させる方法
JPS60239044A (ja) 半導体装置用基板材料
JPH0547953A (ja) 半導体装置用パツケージ
JP2555898B2 (ja) ダイヤモンド薄膜へのメタライズ方法およびパターン形成方法
JP2604470B2 (ja) 半導体装置
JPS59115544A (ja) 半導体素子搭載用基板
JP3792561B2 (ja) 半導体素子収納用パッケージ
JP3752440B2 (ja) 半導体素子収納用パッケージ
JPS63289950A (ja) 半導体用パツケ−ジ
JP2845634B2 (ja) セラミックパッケージ
JPH08125076A (ja) 半導体パッケージ
JPH01214194A (ja) 熱伝導性基板
JPH0730040A (ja) リードフレームおよび半導体装置の実装構造
JPS59115545A (ja) 半導体素子「とう」載用基板