JP2604470B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2604470B2 JP2604470B2 JP1162948A JP16294889A JP2604470B2 JP 2604470 B2 JP2604470 B2 JP 2604470B2 JP 1162948 A JP1162948 A JP 1162948A JP 16294889 A JP16294889 A JP 16294889A JP 2604470 B2 JP2604470 B2 JP 2604470B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- bottom plate
- brazing
- container
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Die Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素体が容器の放熱板を兼ねた金属底
板上に絶縁して固定される半導体装置に関する。
板上に絶縁して固定される半導体装置に関する。
半導体素体を容器に収容し、電極への接続導体を容器
から引き出す場合も、半導体素体を支持する底板は放熱
体を兼ねる必要があるため、金属により形成する必要が
ある。この底板と半導体素体とは電気的に絶縁されねば
ならないので、半導体素体と底板の間に絶縁板が挿入さ
れる。この絶縁板は半導体素体からの放熱のために高絶
縁性であると共に良熱伝導性を有することが要求され
る。そのような材料として酸化ベリリウムなどの良熱伝
導性セラミックが用いられる。さらにこのセラミック板
は、半導体素体および底板とのろう付けのため、両面に
熱圧着で銅などがメタライズされる。
から引き出す場合も、半導体素体を支持する底板は放熱
体を兼ねる必要があるため、金属により形成する必要が
ある。この底板と半導体素体とは電気的に絶縁されねば
ならないので、半導体素体と底板の間に絶縁板が挿入さ
れる。この絶縁板は半導体素体からの放熱のために高絶
縁性であると共に良熱伝導性を有することが要求され
る。そのような材料として酸化ベリリウムなどの良熱伝
導性セラミックが用いられる。さらにこのセラミック板
は、半導体素体および底板とのろう付けのため、両面に
熱圧着で銅などがメタライズされる。
上記のような従来の半導体装置を製造するには、先ず
セラミック板のメタライズ面に半導体素体をろう付け
し、次にこれを底板にろう付けする。この場合、双方の
ろう付けに用いるろう材、例えばはんだは融点が異なる
必要があり、作業が複雑になる。また、上述のように高
絶縁性，良熱伝導性の双方を有するセラミックは高価で
あり、その上メタライズ加工をしなければならないので
コスト高になる問題がある。
セラミック板のメタライズ面に半導体素体をろう付け
し、次にこれを底板にろう付けする。この場合、双方の
ろう付けに用いるろう材、例えばはんだは融点が異なる
必要があり、作業が複雑になる。また、上述のように高
絶縁性，良熱伝導性の双方を有するセラミックは高価で
あり、その上メタライズ加工をしなければならないので
コスト高になる問題がある。
本発明の目的は、上述の問題を解決し、放熱板を兼ね
る金属底板上に電気的には絶縁されるが熱伝導可能なよ
うに半導体素体が支持され、かつコストの低い半導体装
置を提供することにある。
る金属底板上に電気的には絶縁されるが熱伝導可能なよ
うに半導体素体が支持され、かつコストの低い半導体装
置を提供することにある。
上記の目的を達成するために、本発明の半導体装置
は、容器の金属底板上にSiO,SiO2,Si3N4,アモルファス
シリコンあるいは多結晶シリコンの中から選ばれる絶縁
性膜が化学あるいは物理気相成長法により付着形成さ
れ、該絶縁性膜の上に少なくとも応力緩和金属膜を介し
て良ろう付性被膜が積層され、該良ろう付性被膜上にろ
う材層を介して半導体素体がろう付されたものとする。
は、容器の金属底板上にSiO,SiO2,Si3N4,アモルファス
シリコンあるいは多結晶シリコンの中から選ばれる絶縁
性膜が化学あるいは物理気相成長法により付着形成さ
れ、該絶縁性膜の上に少なくとも応力緩和金属膜を介し
て良ろう付性被膜が積層され、該良ろう付性被膜上にろ
う材層を介して半導体素体がろう付されたものとする。
放熱板を兼ねる容器底板上に積層される各膜が、半導
体素体と底板との間の電気絶縁，応力緩和ならびに半導
体素体のろう付可能面の形成の各機能を全体として良熱
伝導性を保持した状態で形成する。各膜の材料は独立し
て選択できるので選択の範囲が広い。
体素体と底板との間の電気絶縁，応力緩和ならびに半導
体素体のろう付可能面の形成の各機能を全体として良熱
伝導性を保持した状態で形成する。各膜の材料は独立し
て選択できるので選択の範囲が広い。
第１図，第２図は本発明の一実施例を示す。この半導
体装置は、トランジスタチップ11を容器内に収容したも
のである。容器はCuあるいはAlからなる底板１を有し、
底板１上にはSiO,SiO2,Si3N4,アモルファスSiあるいは
多結晶シリコン等の中から選ばれる絶縁膜２を化学ある
いは物理気相成長法等により被覆する。例えばチップ11
と底板１の間に4kVの絶縁耐量が必要なときには５μｍ
の厚さのSi3N4膜を設ける。絶縁性から考えれば厚い方
が望ましいが、熱伝導性の点からは薄い方が望ましい。
この絶縁膜２の上に絶縁膜と上層膜との接着のため、双
方に密着性の良いバインダ膜３をスパッタ法あるいは蒸
着法などにより積層する。バインダ膜３はCr,Tiなどの
薄膜からなる。この上に、半導体チップ11と底板１との
熱膨張係数の差に基づく熱応力あるいは機械的応力の緩
和のための応力緩和膜を設ける。この場合の応力緩和膜
は、Cu,Pd,Au等の比較的柔らかい材料からなる応力吸収
膜４をスパッタ法，蒸着法，めっき法あるいはコーティ
ング法等により形成し、その上に半導体と熱膨張係数の
近いMo,W等からなる低熱膨張係数膜５を化学あるいは物
理的気相成長法，蒸着法などにより積層したものであ
る。最後に、はんだ付け可能な良ろう付性被膜６蒸着法
あるいはめっき法等によるNi等の薄膜により被覆する。
これらの多層膜2,3,4,5,6の全体の厚さは10μｍ程度で
あり、絶縁膜２による絶縁性と共に良熱伝導性を有す
る。なお、これらの絶縁膜２を除く他の膜3,4,5,6は底
板上に全面被着後、選択エッチングによりチップ支持
部，チップの各電極接続部の各領域をパターニングす
る。トランジスタチップ11はチップ支持部の良ろう付性
被膜６上にはんだ等のろう材層７によりろう付けする。
良ろう付性被膜６にNiを用いればはんだ付けの場合のSn
の下層への拡散を防止する効果がある。トランジスタチ
ップ11のエミッタ電極12は、エミッタ接続部13の良ろう
付性被膜６とAl線21のボンディングで接続し、エミッタ
接続部13にはエミッタ引出しリード14をろう付けする。
チップ11のベース電極151は、ベース接続部15の良ろう
付性被膜とAl線21のボンディングで接続し、ベース接続
部にはベース引出しリード16をろう付けする。チップ11
の下面のコレクタ電極は多層膜最上層の良ろう付性被膜
６とろう付けされているが、多層膜のバインダ膜３およ
び応力吸収膜４を絶縁膜２の上で延長し、コレクタ接続
部17との間のコレクタ取出しリード22を形成する。コレ
クタ接続部17にはコレクタ引出しリード18をろう付けす
る。第１図に概念的に図示したように、容器底板１の縁
部には容器上部８を接着する。
体装置は、トランジスタチップ11を容器内に収容したも
のである。容器はCuあるいはAlからなる底板１を有し、
底板１上にはSiO,SiO2,Si3N4,アモルファスSiあるいは
多結晶シリコン等の中から選ばれる絶縁膜２を化学ある
いは物理気相成長法等により被覆する。例えばチップ11
と底板１の間に4kVの絶縁耐量が必要なときには５μｍ
の厚さのSi3N4膜を設ける。絶縁性から考えれば厚い方
が望ましいが、熱伝導性の点からは薄い方が望ましい。
この絶縁膜２の上に絶縁膜と上層膜との接着のため、双
方に密着性の良いバインダ膜３をスパッタ法あるいは蒸
着法などにより積層する。バインダ膜３はCr,Tiなどの
薄膜からなる。この上に、半導体チップ11と底板１との
熱膨張係数の差に基づく熱応力あるいは機械的応力の緩
和のための応力緩和膜を設ける。この場合の応力緩和膜
は、Cu,Pd,Au等の比較的柔らかい材料からなる応力吸収
膜４をスパッタ法，蒸着法，めっき法あるいはコーティ
ング法等により形成し、その上に半導体と熱膨張係数の
近いMo,W等からなる低熱膨張係数膜５を化学あるいは物
理的気相成長法，蒸着法などにより積層したものであ
る。最後に、はんだ付け可能な良ろう付性被膜６蒸着法
あるいはめっき法等によるNi等の薄膜により被覆する。
これらの多層膜2,3,4,5,6の全体の厚さは10μｍ程度で
あり、絶縁膜２による絶縁性と共に良熱伝導性を有す
る。なお、これらの絶縁膜２を除く他の膜3,4,5,6は底
板上に全面被着後、選択エッチングによりチップ支持
部，チップの各電極接続部の各領域をパターニングす
る。トランジスタチップ11はチップ支持部の良ろう付性
被膜６上にはんだ等のろう材層７によりろう付けする。
良ろう付性被膜６にNiを用いればはんだ付けの場合のSn
の下層への拡散を防止する効果がある。トランジスタチ
ップ11のエミッタ電極12は、エミッタ接続部13の良ろう
付性被膜６とAl線21のボンディングで接続し、エミッタ
接続部13にはエミッタ引出しリード14をろう付けする。
チップ11のベース電極151は、ベース接続部15の良ろう
付性被膜とAl線21のボンディングで接続し、ベース接続
部にはベース引出しリード16をろう付けする。チップ11
の下面のコレクタ電極は多層膜最上層の良ろう付性被膜
６とろう付けされているが、多層膜のバインダ膜３およ
び応力吸収膜４を絶縁膜２の上で延長し、コレクタ接続
部17との間のコレクタ取出しリード22を形成する。コレ
クタ接続部17にはコレクタ引出しリード18をろう付けす
る。第１図に概念的に図示したように、容器底板１の縁
部には容器上部８を接着する。
本発明によれば、半導体素体と放熱板を兼ねる容器金
属底板の間に半導体素体と底板間の絶縁、半導体素体と
底板との熱膨張係数の差による熱応力および外部応力の
吸収、半導体素体のろう付可能面の形成の各機能を個々
に有する膜を積層することにより、良熱伝導性を保証す
る薄い中間層として形成することができ、材料選択の自
由度が大となり、材料費，工数の節減が可能となって低
コストの半導体装置が得られた。
属底板の間に半導体素体と底板間の絶縁、半導体素体と
底板との熱膨張係数の差による熱応力および外部応力の
吸収、半導体素体のろう付可能面の形成の各機能を個々
に有する膜を積層することにより、良熱伝導性を保証す
る薄い中間層として形成することができ、材料選択の自
由度が大となり、材料費，工数の節減が可能となって低
コストの半導体装置が得られた。
第１図，第２図は本発明の一実施例の半導体装置を示
し、第１図は断面図、第２図は平面図である。 1:容器底板、2:絶縁膜、3:バインダ膜、4:応力吸収膜、
5:低熱膨張係数膜、6:良ろう付性被膜、7:ろう材層、1
1:トランジスタチップ、13:エミッタ接続部、14:エミッ
タ引出しリード、15:ベース接続部、16:ベース引出しリ
ード、17:コレクタ接続部、18:コレクタ引出しリード。
し、第１図は断面図、第２図は平面図である。 1:容器底板、2:絶縁膜、3:バインダ膜、4:応力吸収膜、
5:低熱膨張係数膜、6:良ろう付性被膜、7:ろう材層、1
1:トランジスタチップ、13:エミッタ接続部、14:エミッ
タ引出しリード、15:ベース接続部、16:ベース引出しリ
ード、17:コレクタ接続部、18:コレクタ引出しリード。
Claims (1)
- 【請求項１】容器の金属底板上にSiO,SiO2,Si3N4アモル
ファスシリコンあるいは多結晶シリコンの中から選ばれ
る絶縁性膜が化学あるいは物理気相成長法により付着形
成され、該絶縁性膜の上に少なくとも応力緩和金属膜を
介して良ろう付性被膜が積層され、該良ろう付性被膜上
にろう材層を介して半導体素体がろう付されたことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162948A JP2604470B2 (ja) | 1989-06-26 | 1989-06-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1162948A JP2604470B2 (ja) | 1989-06-26 | 1989-06-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0329348A JPH0329348A (ja) | 1991-02-07 |
| JP2604470B2 true JP2604470B2 (ja) | 1997-04-30 |
Family
ID=15764309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1162948A Expired - Fee Related JP2604470B2 (ja) | 1989-06-26 | 1989-06-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2604470B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05308107A (ja) * | 1991-07-01 | 1993-11-19 | Sumitomo Electric Ind Ltd | 半導体装置及びその製作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57159033A (en) * | 1981-03-27 | 1982-10-01 | Hitachi Ltd | Semiconductor device and manufacture thereof |
-
1989
- 1989-06-26 JP JP1162948A patent/JP2604470B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0329348A (ja) | 1991-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0009978A1 (en) | Hybrid Type integrated circuit device | |
| JP2772001B2 (ja) | 半導体装置 | |
| JPH0936186A (ja) | パワー半導体モジュール及びその実装方法 | |
| JP2956786B2 (ja) | 合成ハイブリッド半導体ストラクチャ | |
| JPH03211860A (ja) | 半導体パッケージ | |
| JP2604470B2 (ja) | 半導体装置 | |
| JP2005051084A (ja) | 半導体チップおよびこれを用いた半導体装置 | |
| JPH0421359B2 (ja) | ||
| JPH10294421A (ja) | マルチチップモジュールおよびその製造方法 | |
| US20230094926A1 (en) | Electronic Module and Method for Producing an Electronic Module | |
| JPH0518477B2 (ja) | ||
| JPS6143461A (ja) | 薄膜多層配線基板 | |
| CA1153128A (en) | Electrical circuit assemblies | |
| JPS60178655A (ja) | リ−ドフレ−ム | |
| JP2555898B2 (ja) | ダイヤモンド薄膜へのメタライズ方法およびパターン形成方法 | |
| JPS61134060A (ja) | コンデンサ内蔵型半導体装置及びその製造方法 | |
| JPS62183149A (ja) | ピン・グリツド・アレイパツケ−ジ | |
| JP3810335B2 (ja) | 配線基板 | |
| JPH09252022A (ja) | 半導体装置 | |
| TW202318929A (zh) | 內埋式封裝結構 | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JPH03238865A (ja) | 半導体素子 | |
| JPH07211851A (ja) | リードフレーム | |
| JPH0810952Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2515672Y2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |