JPS60178655A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS60178655A JPS60178655A JP59033997A JP3399784A JPS60178655A JP S60178655 A JPS60178655 A JP S60178655A JP 59033997 A JP59033997 A JP 59033997A JP 3399784 A JP3399784 A JP 3399784A JP S60178655 A JPS60178655 A JP S60178655A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- side edge
- lead frame
- frame
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、集積回路製造に用いるリードフレームに関す
るものであり、詳述するならば、金属フレームの一部を
構成する金属基板上に薄膜法により形成された導体回路
を有するリードフレームに関するものである。
るものであり、詳述するならば、金属フレームの一部を
構成する金属基板上に薄膜法により形成された導体回路
を有するリードフレームに関するものである。
従来技術
従来の薄膜混成集積回路装置の製造方法としては、セラ
ミックの基板上に金属をマスク蒸着し、あるいは金属を
全面蒸着した後部分エツチングすることにより薄膜回路
を形成し、これに機能素子を搭載したのちリードフレー
ムを鑞イ二１けする工程が行われている。
ミックの基板上に金属をマスク蒸着し、あるいは金属を
全面蒸着した後部分エツチングすることにより薄膜回路
を形成し、これに機能素子を搭載したのちリードフレー
ムを鑞イ二１けする工程が行われている。
具体的に述べるならば、従来の混成集Ｇ’Ｊ回路装置の
概略構成を示す第１図の部分切欠斜視図かられかるよう
に、従来の混成集積回路は次のようにつくられている。
概略構成を示す第１図の部分切欠斜視図かられかるよう
に、従来の混成集積回路は次のようにつくられている。
例えば八１２０３のような絶縁基板ｌ上に導体回路２を
形成する。この導体回路２は、絶縁基板１上に金属を導
体回路パターンをつくるマスクを介して蒸着するか、或
いは、絶縁基板ｌ全面に金属を蒸着し、そのあと導体回
路パターンを使用して部分エツチングして形成される。
形成する。この導体回路２は、絶縁基板１上に金属を導
体回路パターンをつくるマスクを介して蒸着するか、或
いは、絶縁基板ｌ全面に金属を蒸着し、そのあと導体回
路パターンを使用して部分エツチングして形成される。
そのように形成された導体回路２に外部リード５を鑞付
けし、そして、その必要部に半導体素子３ａ、３ｂ、３
ｃおよび抵抗素子４等を搭載し、最後にエポキシ樹脂６
等をモールドすることにより、樹脂封止した装置がつく
られる。
けし、そして、その必要部に半導体素子３ａ、３ｂ、３
ｃおよび抵抗素子４等を搭載し、最後にエポキシ樹脂６
等をモールドすることにより、樹脂封止した装置がつく
られる。
しかしながら、上述した方式では、セラミック基板を個
別に処理したものに、個別にリードフレームを鑞付けし
なければならないために、多連の製品を連続的に処理す
ることは不可能であり、従って、極めて生産性の悪いも
のである。換言するならば、従来の混成集積回路装置は
製造価格が高くならざるを（ひなかった。また、セラミ
ック基板の熱伝導が悪いため放熱特性が悪かった。
別に処理したものに、個別にリードフレームを鑞付けし
なければならないために、多連の製品を連続的に処理す
ることは不可能であり、従って、極めて生産性の悪いも
のである。換言するならば、従来の混成集積回路装置は
製造価格が高くならざるを（ひなかった。また、セラミ
ック基板の熱伝導が悪いため放熱特性が悪かった。
発明の１］的
そこで、本発明は、混成集積回路装置を多連状態で連続
的に処理して安価に製造することを可能とし、且つ放熱
特性の優れた混成集積回路装置を実現することができる
リードフレームを提供せんとするものである。
的に処理して安価に製造することを可能とし、且つ放熱
特性の優れた混成集積回路装置を実現することができる
リードフレームを提供せんとするものである。
発明の背景
一方、いわゆるモノリシック集積回路装置の製法におい
ては、連続的に形成された金属リードフレームの一部に
＾Ｕや八８のメッキを予め施しておき、所定部分に集積
回路装置チップをダイボンディングして搭載したのら、
外部リードとの間をボンディングワイヤで接合し、その
あと、樹脂モールドを行ってから１つ１つの素子を切り
離すという連続的な製造方法がとられており、極めて生
産性の高いものである。
ては、連続的に形成された金属リードフレームの一部に
＾Ｕや八８のメッキを予め施しておき、所定部分に集積
回路装置チップをダイボンディングして搭載したのら、
外部リードとの間をボンディングワイヤで接合し、その
あと、樹脂モールドを行ってから１つ１つの素子を切り
離すという連続的な製造方法がとられており、極めて生
産性の高いものである。
本件出願の発明者らは、上記したモノリシック集積回路
装置の製造方法の利点に着目し、種々の検削の結果、混
成集積回路装置を多連状態で連続的に処理して安価に製
造することを可能とし、且つ放熱特性の優れた混成集積
回路装置を実現することができるリードフレームを発明
することに成功した。
装置の製造方法の利点に着目し、種々の検削の結果、混
成集積回路装置を多連状態で連続的に処理して安価に製
造することを可能とし、且つ放熱特性の優れた混成集積
回路装置を実現することができるリードフレームを発明
することに成功した。
発明の構成
ずなわら、本発明によるならば、絶縁層を介して導体回
路ゲ薄膜法により形成されたパッド部と、互いに分離さ
れた複数の外部リードを構成するリード部とを具備する
金属フレームから構成され、前記パッド部の一方の側縁
が金属フレームの一方の側縁に結合しており、前記リー
ド部の各リードの一端が金属フレームの他方の側縁に結
合しており、前記パッド部の他方の側縁と、前記リード
部の各リードの他端とは、互いに空隙によって分離され
ていることを特（双とするり一ドフレームが１是供され
る。
路ゲ薄膜法により形成されたパッド部と、互いに分離さ
れた複数の外部リードを構成するリード部とを具備する
金属フレームから構成され、前記パッド部の一方の側縁
が金属フレームの一方の側縁に結合しており、前記リー
ド部の各リードの一端が金属フレームの他方の側縁に結
合しており、前記パッド部の他方の側縁と、前記リード
部の各リードの他端とは、互いに空隙によって分離され
ていることを特（双とするり一ドフレームが１是供され
る。
以上の如きリードフレームを使用するならば、パッド部
の導体回路に半導体素子チップや抵抗素子等の機能素子
を搭載し、その導体回路の各端子をボンディングワイヤ
によりリード部の各リードの他端に接続し、次いで、リ
ード部の他端部までを含んでパッド部を樹脂モールドし
、そのあと、混成集積回路装置単位ごとに切り離し且つ
リード部の各リードを金属フレームの他方の側縁から切
り離すことにより、混成集積回路装置を連続的に製造す
ることができる。
の導体回路に半導体素子チップや抵抗素子等の機能素子
を搭載し、その導体回路の各端子をボンディングワイヤ
によりリード部の各リードの他端に接続し、次いで、リ
ード部の他端部までを含んでパッド部を樹脂モールドし
、そのあと、混成集積回路装置単位ごとに切り離し且つ
リード部の各リードを金属フレームの他方の側縁から切
り離すことにより、混成集積回路装置を連続的に製造す
ることができる。
一方、本発明によるリードフレームは、従来のセラミッ
ク配線基板を金属リードフレームに鑞付けしたものと同
一機能を有するものであり、従って従来の製造技術によ
り連続的に生産することが可能である。また、集積回路
装置メーカーでは通常の集積回路装置実装工程と同様に
、本発明によるリードフレームのパッド部に半導体素子
チップ等の機能素子を搭載し、樹脂封止するだけで混成
集積回路を製造することができる。
ク配線基板を金属リードフレームに鑞付けしたものと同
一機能を有するものであり、従って従来の製造技術によ
り連続的に生産することが可能である。また、集積回路
装置メーカーでは通常の集積回路装置実装工程と同様に
、本発明によるリードフレームのパッド部に半導体素子
チップ等の機能素子を搭載し、樹脂封止するだけで混成
集積回路を製造することができる。
また、基本的に回路基板のベースが金属となるため、熱
放射性がよく、消費電力の大きい半導体素子を搭載する
ことが可能である。
放射性がよく、消費電力の大きい半導体素子を搭載する
ことが可能である。
なお、パッド部と導体回路との間の絶縁層は、金属フレ
ームのパッド部にあらかじめ＾１２０３、ｔｌＮ、Ｓ＋
０２などの電気絶縁性を有するセラミックをコーティン
グしておいて、その上に導体回路を形成することにより
形成することができる。
ームのパッド部にあらかじめ＾１２０３、ｔｌＮ、Ｓ＋
０２などの電気絶縁性を有するセラミックをコーティン
グしておいて、その上に導体回路を形成することにより
形成することができる。
実施例
次に、本発明を添付図面を参照し−Ｃ詳細に説明する。
第２図は、混成集積回路装置に適した本発明によるリー
ドフレームの一例を示す平面図である。
ドフレームの一例を示す平面図である。
図示のリードフレームは、金属テープ１０を連続的に打
抜き加」ニあるいはエツチンク加工することによってＪ
し成された回路形成用のパッド部１１およびリード部１
２をｆ丁シている。
抜き加」ニあるいはエツチンク加工することによってＪ
し成された回路形成用のパッド部１１およびリード部１
２をｆ丁シている。
第２図において、パッド部１１の上方側縁は、金属テー
プ１０による金属フレームの上方側縁に結合しており、
一方、リード部■２の各リード１２ａの下端は金属フレ
ームの下方側縁に結合しており、パッド部１１の下方側
縁及び左右側縁は、リード部１２の各リード１２ａの上
端即ち先端１２ｂと、空隙１５によって分離されている このようにして作られたリードフレームの回路形成用の
パッド部１１は、例えば、１２０３、［］Ｎ、８１０２
などからなるセラミック層１３がコーチインクされ、更
にその上に導体回路１４のパターンが形成されている。
プ１０による金属フレームの上方側縁に結合しており、
一方、リード部■２の各リード１２ａの下端は金属フレ
ームの下方側縁に結合しており、パッド部１１の下方側
縁及び左右側縁は、リード部１２の各リード１２ａの上
端即ち先端１２ｂと、空隙１５によって分離されている このようにして作られたリードフレームの回路形成用の
パッド部１１は、例えば、１２０３、［］Ｎ、８１０２
などからなるセラミック層１３がコーチインクされ、更
にその上に導体回路１４のパターンが形成されている。
パッド部１１と導体回路１４とを互いに電気的に絶縁す
るセラミック層１３の厚さは、１．０〜２０μｍの範囲
内にあることが好ましい。厚さが１．０μｍ以下である
と必要な電気絶縁性が肖られず、反対に、２０μｍ以上
であるとセラミックコープインク層中に発生ずる内部応
力により、コーチインク１つ（に割れや剥離を生じるば
かりか、コーチインクにががるコストも膨大なものとな
る。
るセラミック層１３の厚さは、１．０〜２０μｍの範囲
内にあることが好ましい。厚さが１．０μｍ以下である
と必要な電気絶縁性が肖られず、反対に、２０μｍ以上
であるとセラミックコープインク層中に発生ずる内部応
力により、コーチインク１つ（に割れや剥離を生じるば
かりか、コーチインクにががるコストも膨大なものとな
る。
一方、導体回路１４の形成法には、導体ペーストをスク
リーン印刷法により塗布する厚膜法と、金属導体を蒸着
する薄膜法とがあるが、本発明においては薄膜法を採用
した。その理由は以下の如くである。ずなわら、厚膜法
では、導体ペーストを焼成する為、最低５００℃通常９
００℃の加熱が必要であり、導体層、セラミック層、ベ
ース金属層のそれぞれの間熱膨張によるミスマツチが生
じたり、セラミック層の材質によっては、導体ペースト
となじまないものがあるため、使用するペースト金属や
セラミック層の材質におのずと制約がある。
リーン印刷法により塗布する厚膜法と、金属導体を蒸着
する薄膜法とがあるが、本発明においては薄膜法を採用
した。その理由は以下の如くである。ずなわら、厚膜法
では、導体ペーストを焼成する為、最低５００℃通常９
００℃の加熱が必要であり、導体層、セラミック層、ベ
ース金属層のそれぞれの間熱膨張によるミスマツチが生
じたり、セラミック層の材質によっては、導体ペースト
となじまないものがあるため、使用するペースト金属や
セラミック層の材質におのずと制約がある。
一方、薄膜法は、厚膜法のような高温過程を通ず必要が
なく、またイオンブレーティング、イオンスパッタリン
クなどのイオンによっ−Ｃ運動エネルギを増加させれば
、あらゆる材質のものに密着性よく導体層を形成するこ
とができるという利点があるばかりか、セラミック層形
成と導体回路形成とを連続に真空内でｉｊうことも可能
であり、生産性を向上できるためである。
なく、またイオンブレーティング、イオンスパッタリン
クなどのイオンによっ−Ｃ運動エネルギを増加させれば
、あらゆる材質のものに密着性よく導体層を形成するこ
とができるという利点があるばかりか、セラミック層形
成と導体回路形成とを連続に真空内でｉｊうことも可能
であり、生産性を向上できるためである。
また、導体回路１４の材質は、Ｃｕ、八ｊ２．Ｎｉ、Ａ
ｇ、八ｕのいずれか、あるいは、それらの組合せを用い
ることができる。
ｇ、八ｕのいずれか、あるいは、それらの組合せを用い
ることができる。
導体回路１４は、導体回路を形成するマスクパターンを
介してパッド部１１のセラミック層■３上に上記したよ
うな導体回路材料を蒸着して形成することもでき、また
、パッド部１１のセラミック層１３の全面に上記のよう
な導体回路材料を蒸着し、その全面蒸着された導体材料
層をエツチングして形成することもできる。
介してパッド部１１のセラミック層■３上に上記したよ
うな導体回路材料を蒸着して形成することもでき、また
、パッド部１１のセラミック層１３の全面に上記のよう
な導体回路材料を蒸着し、その全面蒸着された導体材料
層をエツチングして形成することもできる。
また、導体回路上にさらに層間絶縁としてセラミックを
コーディングし、その上に導体回路を蒸着する様な多層
薄膜回路も勿論可能である。
コーディングし、その上に導体回路を蒸着する様な多層
薄膜回路も勿論可能である。
一方、外部リード部１２の各リード１２ａの先端部１２
ｂには八Ｕもしくは八ｇがメ・ツキされている。
ｂには八Ｕもしくは八ｇがメ・ツキされている。
そのような導体回路１４の必要部には、半導体素子チッ
プ１６や抵抗素子（不図示）やコンデンザ素子（不図示
）が搭載されて電気的に接続されている。更に、導体回
路１４と外部リード１２ａとの間、また半導体素子チッ
プ１６などの機能素子と導体回路との間は、それぞれボ
ンディングワイヤ１７．１８で接続されている。
プ１６や抵抗素子（不図示）やコンデンザ素子（不図示
）が搭載されて電気的に接続されている。更に、導体回
路１４と外部リード１２ａとの間、また半導体素子チッ
プ１６などの機能素子と導体回路との間は、それぞれボ
ンディングワイヤ１７．１８で接続されている。
第３図は、第２図に示すようなリードを用いて作られた
混成集積回路装置の断面図である。この第３図から、回
路形成用のパッド部１１Ｊｚには、セラミック層１３が
コーティングされており、更にその」二に導体回路１４
が形成されていることがわかろう。
混成集積回路装置の断面図である。この第３図から、回
路形成用のパッド部１１Ｊｚには、セラミック層１３が
コーティングされており、更にその」二に導体回路１４
が形成されていることがわかろう。
そして、以上の如く機能素子が搭載されて電気的に必要
な接続がなされたリードフレームのパッド部１１の全体
とリード部１２の先端部１２ｂとが樹脂１９によりモー
ルドされる。その結果、パッド部ｌｌ上の機能素子とボ
ンディングワイヤとが樹脂封止され、且つリード部１２
の各リード１２ａが封止樹脂１９によりパッド部１１に
対して固定される。
な接続がなされたリードフレームのパッド部１１の全体
とリード部１２の先端部１２ｂとが樹脂１９によりモー
ルドされる。その結果、パッド部ｌｌ上の機能素子とボ
ンディングワイヤとが樹脂封止され、且つリード部１２
の各リード１２ａが封止樹脂１９によりパッド部１１に
対して固定される。
以上のように、本発明によるリードフレームを用いた混
成集積回路装置では、外部リードを鑞利けする工程を省
略できるだけでなく、第２図に示すように多連の混成集
積回路を連続的に製造することができ、大幅な製造価格
を下げることができる。
成集積回路装置では、外部リードを鑞利けする工程を省
略できるだけでなく、第２図に示すように多連の混成集
積回路を連続的に製造することができ、大幅な製造価格
を下げることができる。
また、基板が金属であるため、熱放Ｎ＆性がよく、消費
電力も大きな半導体素子の搭載や高密度実装が可能、で
ある。
電力も大きな半導体素子の搭載や高密度実装が可能、で
ある。
なお、パッド部１１の裏側中央部が第３図に示ずように
露出するように樹脂封止するならば、放熱性が更に向上
する。
露出するように樹脂封止するならば、放熱性が更に向上
する。
次に本発明のリードフレームの具体例及びそれを使用し
ての混成集積回路装置を説明する。
ての混成集積回路装置を説明する。
金属テープとしてＣｕ−Ｎ １−３ｎ合金を用い、打抜
きにより第２図に示す如きパターンのリードフレームを
形成したのらに、回路形成用のパッド部分に八ｌ ２０
．をイメンプレーテインク法により蒸着し−ご５μＩ１
１の厚さの八Ｒ２０３コ一テイング層を形成した。
きにより第２図に示す如きパターンのリードフレームを
形成したのらに、回路形成用のパッド部分に八ｌ ２０
．をイメンプレーテインク法により蒸着し−ご５μＩ１
１の厚さの八Ｒ２０３コ一テイング層を形成した。
詳述するならば、原料としてへβ２０３焼結体を使用し
、電子ビーム加熱により蒸発させ、酸素圧５ Ｘｌ０−
”「ｏｒｒで１３．５６Ｍ１ｌｚの高周波を１００−２
００Ｗ印加して蒸発物の一部をイオン化する一方、基板
を２００℃に加熱して、八Ａ’ ２０３をコーディング
した。
、電子ビーム加熱により蒸発させ、酸素圧５ Ｘｌ０−
”「ｏｒｒで１３．５６Ｍ１ｌｚの高周波を１００−２
００Ｗ印加して蒸発物の一部をイオン化する一方、基板
を２００℃に加熱して、八Ａ’ ２０３をコーディング
した。
さらに、所要の回路パターンに基づき製作したメタルマ
スクを用いて厚さ３μ１１のＣｕ回路パターンをイメン
プレーディングにより形成した後、ダイボンディング及
びワイヤボンディングの必要な部分に八Ｕを１μｍメッ
キした。次に、外部リード先端１こも八ｇを４μｍメッ
キした。
スクを用いて厚さ３μ１１のＣｕ回路パターンをイメン
プレーディングにより形成した後、ダイボンディング及
びワイヤボンディングの必要な部分に八Ｕを１μｍメッ
キした。次に、外部リード先端１こも八ｇを４μｍメッ
キした。
このようにして得られた本発明のリードフレームのパッ
ド部上に４ケのシリコン半導体素子チップを＾ｕ−３ｉ
共品反応共用反応接合すると共に、チップコンデン勺を
搭載した。さらに、素子−回路間及び回路−外部リード
間を金ワイヤ線によりワイヤボンディングした。
ド部上に４ケのシリコン半導体素子チップを＾ｕ−３ｉ
共品反応共用反応接合すると共に、チップコンデン勺を
搭載した。さらに、素子−回路間及び回路−外部リード
間を金ワイヤ線によりワイヤボンディングした。
そのあと、リード部のワイヤボンディングされた部分ま
でを含んでパッド部を樹脂モールドし、次いで、混成集
積回路装置単位ごとに切り離し且つリード部の各リード
を金属フレームから切断して互いに切り離すことにより
、混成集積回路装置を製造した。
でを含んでパッド部を樹脂モールドし、次いで、混成集
積回路装置単位ごとに切り離し且つリード部の各リード
を金属フレームから切断して互いに切り離すことにより
、混成集積回路装置を製造した。
以上の如くして作られた混成集積回路装置と従来の混成
集積回路装置の熱抵抗を比較すると、本発明のリードフ
レームを用いたものが３５％熱抵抗が低くなった。
集積回路装置の熱抵抗を比較すると、本発明のリードフ
レームを用いたものが３５％熱抵抗が低くなった。
発明の効果
以上のように、本発明のリードフレームを用いることに
より、混成集積回路装置を多連状態で連続的に処理して
安価に製造することができ、また、放熱特性の優れた混
成集積回路装置を実現することができる。従って、本発
明のリードフレームを使用することにより、高消費電力
の半導体素子を搭載できる混成集積回路装置を安価に製
造することができる。
より、混成集積回路装置を多連状態で連続的に処理して
安価に製造することができ、また、放熱特性の優れた混
成集積回路装置を実現することができる。従って、本発
明のリードフレームを使用することにより、高消費電力
の半導体素子を搭載できる混成集積回路装置を安価に製
造することができる。
第１図は従来の混成集積回路装置の概略図、第２図は本
発明のリードフレームの一部切欠平面図、第３図は本発
明のリードフレームを用いた混成集積回路装置の断面図
である。 （参照番号） ■・・絶縁基板、２・・導体回路、 ３ａ、 ３［１，３ｃ・・半導体素子チップ４・・抵抗
素子、５・・外部リード、 ６・・封止樹脂、ｌＯ・・金属テープ、１１・・パッド
部、１２・・リード部、１３・・セラミック層、 １４
・・導体回路、Ｉ５・・空隙、１Ｇ・・半導体素子チッ
プ、１７．１８・・ボンディングワイヤ、 １９・・封止樹脂、
発明のリードフレームの一部切欠平面図、第３図は本発
明のリードフレームを用いた混成集積回路装置の断面図
である。 （参照番号） ■・・絶縁基板、２・・導体回路、 ３ａ、 ３［１，３ｃ・・半導体素子チップ４・・抵抗
素子、５・・外部リード、 ６・・封止樹脂、ｌＯ・・金属テープ、１１・・パッド
部、１２・・リード部、１３・・セラミック層、 １４
・・導体回路、Ｉ５・・空隙、１Ｇ・・半導体素子チッ
プ、１７．１８・・ボンディングワイヤ、 １９・・封止樹脂、
Claims (6)
- （１）絶縁層を介して導体回路が薄膜法により形成され
たパッド部と、互いに分離された複数の外部リードを構
成するリード部とを具備する金属フレームから構成され
、前記パッド部の一方の側縁が金属フレームの一方の側
縁に結合しており、前記リード部の各リードの一端が金
属フレームの他方の側縁に結合しており、前記パッド部
の他方の側縁と、前記リード部の各リードの他端とは、
互いに空隙によって分離されていることを特徴とするり
一ドフレーム。 - （２）前記絶縁層は、セラミック層であることを特徴と
する特許請求の範囲第１項記載のリードフレー１．。 - （３） 前記セ、ラミック層は、Ａｌ２Ｏ３、ＢＮ％
５１０２からなるグループから選ばれた１つの材料から
構成されていることを特徴とする特許請求の範囲第２項
記載のリードフレーム。 - （４）前記セラミック層の厚さは、１．０〜２０μｍの
範囲内にあることを特徴とする特許請求の範囲第２項又
は第３項記載のリードフレーム。 - （５）前記導体回路は、Ｃｕ、八１．Ｎｌ、八８、八Ｕ
からなるグループから選ばれた１つの材料または２以上
の材料の組合せから構成されていることを特徴とする特
許請求の範囲第１項から第４項までのいずれかに記載の
リードフレーム。 - （６）前記パッド部及び前記リード部は、金属フレーム
を打抜き又はエツチングすることにより形成されている
ことを特徴とする特許請求の範囲第１項から第５項まで
のいずれかに記載のリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59033997A JPS60178655A (ja) | 1984-02-24 | 1984-02-24 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59033997A JPS60178655A (ja) | 1984-02-24 | 1984-02-24 | リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60178655A true JPS60178655A (ja) | 1985-09-12 |
Family
ID=12402104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59033997A Pending JPS60178655A (ja) | 1984-02-24 | 1984-02-24 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60178655A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63301531A (ja) * | 1987-06-01 | 1988-12-08 | Nec Corp | 混成集積回路装置 |
| US8337113B2 (en) | 2009-06-10 | 2012-12-25 | Radar Industries, Inc. | Stamped link for supporting an engine |
| JP2015162516A (ja) * | 2014-02-26 | 2015-09-07 | 株式会社ジェイデバイス | 半導体装置 |
| DE102015115132B4 (de) * | 2015-09-09 | 2020-09-10 | Infineon Technologies Ag | Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur und Verfahren zu seiner Herstellung |
-
1984
- 1984-02-24 JP JP59033997A patent/JPS60178655A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63301531A (ja) * | 1987-06-01 | 1988-12-08 | Nec Corp | 混成集積回路装置 |
| US8337113B2 (en) | 2009-06-10 | 2012-12-25 | Radar Industries, Inc. | Stamped link for supporting an engine |
| JP2015162516A (ja) * | 2014-02-26 | 2015-09-07 | 株式会社ジェイデバイス | 半導体装置 |
| US10236231B2 (en) | 2014-02-26 | 2019-03-19 | J-Devices Corporation | Semiconductor device |
| DE102015115132B4 (de) * | 2015-09-09 | 2020-09-10 | Infineon Technologies Ag | Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur und Verfahren zu seiner Herstellung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8021920B2 (en) | Method for producing a metal-ceramic substrate for electric circuits on modules | |
| US4480013A (en) | Substrate for use in semiconductor apparatus | |
| TWI236741B (en) | Chip package and substrate | |
| JPS60178655A (ja) | リ−ドフレ−ム | |
| JPH03195083A (ja) | 混成集積回路およびその製造方法 | |
| JPH02132847A (ja) | セラミックス放熱フィン付半導体装置 | |
| JPH0518477B2 (ja) | ||
| JP2001135753A (ja) | 半導体モジュール用基板及びその製造方法 | |
| JP3441194B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0563130A (ja) | リードフレームとその製造方法並びに半導体パツケージ | |
| JPS59184586A (ja) | 半導体素子搭載用回路基板 | |
| JPS61272956A (ja) | ハイブリツド型半導体装置 | |
| JP2509428B2 (ja) | 超小型電子パッケ―ジ | |
| JPH0756886B2 (ja) | 半導体パッケージの製造方法 | |
| KR20230148113A (ko) | 반도체 디바이스 어셈블리 | |
| JP2000114441A (ja) | 多層金属板およびその製造方法 | |
| JPH075642Y2 (ja) | 固定部材付集積回路パッケージ | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0412682Y2 (ja) | ||
| JPH06177495A (ja) | 窒化アルミプリント配線板 | |
| JPS60130192A (ja) | 半導体用熔射基板の製造法 | |
| JPH07211851A (ja) | リードフレーム | |
| JPH0555417A (ja) | ヒートシンク付半導体装置 | |
| JPH08148630A (ja) | 半導体装置の製造方法 | |
| JPS5835953A (ja) | 半導体装置 |