JPH0412682Y2 - - Google Patents

Info

Publication number
JPH0412682Y2
JPH0412682Y2 JP1987027816U JP2781687U JPH0412682Y2 JP H0412682 Y2 JPH0412682 Y2 JP H0412682Y2 JP 1987027816 U JP1987027816 U JP 1987027816U JP 2781687 U JP2781687 U JP 2781687U JP H0412682 Y2 JPH0412682 Y2 JP H0412682Y2
Authority
JP
Japan
Prior art keywords
spacer
chip
base
lead frame
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1987027816U
Other languages
English (en)
Other versions
JPS63136344U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1987027816U priority Critical patent/JPH0412682Y2/ja
Publication of JPS63136344U publication Critical patent/JPS63136344U/ja
Application granted granted Critical
Publication of JPH0412682Y2 publication Critical patent/JPH0412682Y2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Description

【考案の詳細な説明】 イ 考案の目的 産業上の利用分野 本考案は集積回路に使用されるパツケージに係
り特に放熱性、気密性に優れた金属基体を使用し
たサーデイツプタイプのパツケージに関する。
従来の技術 電子機器の小型化、高機能化にともない素子の
高密度実装による発熱量を如何に経済的に放熱を
促進させるかが重要な課題となつてきている。例
えばICチツプの消費電力が従来16ビツトで1.7〜
1.8ワツト(W)のデバイスはアルミナ積層タイ
プのパツケージが使用されている。その製造方法
の一例を第2図および第3図について説明する。
(1) アルミナグリーンシート1の製造、成形 (2) タングステン(W)等の金属電気配線2をス
クリーン印刷で形成 (3) アルミナグリーンシート1をラミネートし接
着する。
(4) 所定の形状にカツテイングした後リードフレ
ーム4の接合部(側面)にW印刷5 (5) 1500〜1600℃の水素還元雰囲気中で焼成 (6) リードフレーム4のロー付 (7) 仕上めつき3(Wメタライズ2上に下地Ni
めつき後Auめつき) 上述のICチツプの消費電力が1.7〜1.8Wに対
し、さらに高出力の2.0Wの場合は第2図のデバ
イスは自己発熱により75〜80℃以上に達し破壊の
問題が生じる。このため上記製造方法の(6)の段階
で第3図に示すように放熱用の銅合金板6をロー
付法で積層パツケージの裏面に接合し放熱特性を
向上させていた。一方本発明者等は特願昭61−
178135、178136号でサーデイツプの集積回路素子
搭載のキヤビテイ部に金属製ベースが使用できる
発明を出願した。しかしこの場合リードフレーム
んが金属基体の外周にハンドリングの過程で接触
しシヨートする危険性があつた。又リード間の静
電容量が大きくこのためICデバイスの信号遅延
の問題を含んでいた。
考案が解決しようとする問題点 前述の第3図のデバイスの製造の場合にはアル
ミナ積層タイプに銅合金板6のロー付を施す工程
を追加するため高価なパツケージとなる問題点や
さらに放熱特性の改良等の必要があつた。本考案
は、これらの欠点を一挙に解消するために、種々
検討を行つた結果、金属基体を使用してこれに直
接ICをダイアタツチし、放熱特性を飛躍的に向
上させると共に従来の積層タイプからサーデイツ
プイプに変更し、さらにキヤビテイ部をセラミツ
クと金属基板で囲み電気絶縁性、リード間容量に
改良を加えた放熱型集積回路容器を考案し提供す
るものである。
ロ 考案の構成 問題点を解決するための手段 ICチツプを収納するパツケージにおいて、ベ
ース20としてICチツプ30を搭載する金属基
体7と該基体7上で前記ICチツプ30を取り囲
む周面部に対応する額縁状のセラミツクスペーサ
8と該スペーサ8上に載置するリードフレーム4
とからなり、前記金属基体7と前記ICチツプ3
0の間に貴金属膜9を、前記金属基体7と前記ス
ペーサ8の間に順次AI蒸着膜10、低融点シー
ルガラス11を、前記スペーサ8と前記リードフ
レーム4の間に低融点シールガラス12をそれぞ
れ封着し、他方前記ベース20との接合面に低融
点シールガラス13を封着したセラミツクキヤツ
プ14からなることを特徴とする放熱型集積回路
容器である。
作用及び実施例 本考案の作用を第1図の実施例に基ずいて、製
造方法を含め具体的に説明する。
金属基体7は熱伝導性が良好でICチツプ30
と熱膨張係数がほぼ等しい材質であれば良い。
通常は42合金(Ni/Fe=42/58)またはコバ
ール(Ni/Co/Fe=29/17/54)が使用され
る。さらに高熱伝導性を要求される場合銅または
銅合金を使用すればよい。但し金属基体7とリー
ドフレーム4は熱膨張係数を等しくするために同
一材料が好ましく又後述の低融点シールガラス
(以下シールガラスという)11,12,13は、
使用する金属基体7と熱膨張係数を等しくなるよ
うにその配合を調整する必要がある。本実施例で
は金属基体7として0.3〜0.6mm厚の42合金の薄板
を縁切して所定形状に成形した。尚金属基体7は
リードフレーム4との電気絶縁性を考慮してセラ
ミツクスペーサ8(以下スペーサという)より巾
をやや小さくする。金属基体7とICチツプ30
とのダイアタツチ部9には導電性金属Auまたは
Ag,Pd,等で電気めつき、蒸着法等で塗膜処理
する。金属基体7とスペーサ8の間には、金属基
体7とシールガラス11との間の接着性をもたせ
るために金属基体7に2〜10μ厚のAI蒸着膜10
を施こしその上に気密封止のために低融点ガラス
粉末11を封着領域にスクリーン印刷等で塗布
し、約430〜450℃で仮焼成する。一方ICチツプ
搭載部に段差を設けるために電気絶縁性の優れて
いるスペーサ8を金属基体7とリードフレーム4
の間に用いる。このスペーサ8は通常アルミナの
粉体成形またはアルミナグリーンシートのパンチ
ング成形により形成し、1400〜1500℃で大気中で
焼結して製造する。この板厚は0.15〜0.3mmが好
ましく、又アルミナの寸法精度は金属基体7に比
べ焼成による収縮が大のため金属基体7より大き
くなるように設定する。このスペーサ8にリード
フレーム4を固定接着および気密封止するために
所定の領域に前述同様に低融点ガラス粉末12を
塗布し約430〜450℃で仮焼成する。
次に金属基体7とスペーサー8及びリードフレ
ーム4の固定一体化は次のようにして行なう。ま
ず位置合わせ治具によりシールガラス11および
AI蒸着10した金属基板7をセツトした後シー
ルガラス12を塗布したスペーサー8及びリード
フレーム4をセツトし圧着する。次にこれらを空
気中で400〜500℃で5〜10分間加熱後冷却するこ
とによりシールガラス11,12が金属基体8、
スペーサー7とリードフレーム4を同時に固定一
体化し、セラミツクキヤツプ14を除く本考案の
ベース20となる。以上の方法の場合、同質の低
融点ガラス11,12を使用できるが治具や位置
精度の問題から同時固定が行えない場合は金属基
体7とスペーサ8を固定した後リードフレーム4
を固定一体化する。この場合加熱溶融時の位置ズ
レを防止するために、シールガラスは金属基体用
11には軟化点480℃をスペーサ用12には450℃
の使用が望ましい。ベース20に重ね合わせる蓋
となるセラミツクキヤツプ14にはリードフレー
ム4との接着面にシールガラス13を塗布し仮焼
成する。
ICチツプのセツト方法は従来のサーデイツプ
の場合と同様である。すなわちICチツプ30を
前述のベース20の貴金属面9にダイアタツチを
行ない、ワイヤーボンデイングでICチツプ30
とリードフレーム4との間の電気的結線を行つた
後、セラミツクキヤツプ14とベース20をシー
ルガラス13で封着してICチツプを収納した放
熱型集積回路となる。
ハ 考案の効果 以上詳述したように本考案の放熱型集積回路容
器は金属基体上にICチツプを搭載しているため
放熱性は従来のアルミナセラミツク基板に比べ2
〜3倍になり、かつ低価格で製造できるのでIC
の集積度のアツプに十分対応可能であり、その有
用性は極めて大である。
【図面の簡単な説明】
第1図は本考案の一実施例に係る集積回路容器
にICチツプ組付後の状態を示す縦断面図、第2
図は従来のアルミナ積層型パツケージの縦断面
図、第3図はアルミナ積層型パツケージに金属放
熱板を接合した従来のパツケージの縦断面図であ
る。 1……アルミナグリーンシート、2,5……W
メタライズ、3……仕上メツキ、4……リードフ
レーム、6……銅合金板、7……金属基体、8…
…セラミツクスペーサ、9……貴金属膜、10…
…AI蒸着膜、11,12,13……低融点シー
ルガラス、14……セラミツクキヤツプ、20…
…ベース、30……ICチツプ。

Claims (1)

    【実用新案登録請求の範囲】
  1. ICチツプを収納するパツケージにおいて、ベ
    ース20としてICチツプ30を搭載する金属基
    体7と該基体7上で前記ICチツプ30を取り囲
    む周面部に対応する額縁状のセラミツクスペーサ
    8と該スペーサ8上に載置するリードフレーム4
    とからなり、前記金属基体7と前記ICチツプ3
    0の間に貴金属膜9を、前記金属基体7と前記ス
    ペーサ8の間に順次Al蒸着膜10、低融点シー
    ルガラス11を、前記スペーサ8と前記リードフ
    レーム4の間に低融点シールガラス12をそれぞ
    れ封着し、他方前記ベース20との接合面に低融
    点シールガラス13を封着したセラミツクキヤツ
    プ14からなることを特徴とする放熱型集積回路
    容器。
JP1987027816U 1987-02-26 1987-02-26 Expired JPH0412682Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987027816U JPH0412682Y2 (ja) 1987-02-26 1987-02-26

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987027816U JPH0412682Y2 (ja) 1987-02-26 1987-02-26

Publications (2)

Publication Number Publication Date
JPS63136344U JPS63136344U (ja) 1988-09-07
JPH0412682Y2 true JPH0412682Y2 (ja) 1992-03-26

Family

ID=30830201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987027816U Expired JPH0412682Y2 (ja) 1987-02-26 1987-02-26

Country Status (1)

Country Link
JP (1) JPH0412682Y2 (ja)

Also Published As

Publication number Publication date
JPS63136344U (ja) 1988-09-07

Similar Documents

Publication Publication Date Title
JPS6327860B2 (ja)
JPS6031102B2 (ja) 集積回路パツケージおよびその製作方法
JPH0412682Y2 (ja)
JP2668995B2 (ja) 半導体装置
JP3695706B2 (ja) 半導体パッケージ
JPH03196664A (ja) 半導体素子収納用パッケージ
JPS61121489A (ja) 基板製造用Cu配線シ−ト
JP2548964Y2 (ja) 半導体素子収納用パッケージ
JPH0427172Y2 (ja)
JPS60178655A (ja) リ−ドフレ−ム
JPH0756886B2 (ja) 半導体パッケージの製造方法
JP3176267B2 (ja) 半導体素子収納用パッケージ
JP3051225B2 (ja) 集積回路用パッケージ
JP2866962B2 (ja) 半導体素子収納用パッケージの製造方法
JP2796178B2 (ja) 電子部品用ガラス端子
JPS63229843A (ja) 複合セラミツクス基板
JP2000236034A (ja) 電子部品用パッケージ
JPH05226514A (ja) 半導体素子収納用パッケージ
JPH05326738A (ja) 半導体素子収納用パッケージ
JPS63228741A (ja) 半導体素子収納用パツケ−ジ
JPH04266051A (ja) 半導体素子収納用パッケージの製造方法
JPH0272696A (ja) セラミックス回路基板
JPH053273A (ja) 半導体素子収納用パツケージの製造方法
JPH08125080A (ja) 半導体装置及びその製造方法
JPH03292761A (ja) チップキャリヤ