JP2668995B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2668995B2 JP2668995B2 JP25864388A JP25864388A JP2668995B2 JP 2668995 B2 JP2668995 B2 JP 2668995B2 JP 25864388 A JP25864388 A JP 25864388A JP 25864388 A JP25864388 A JP 25864388A JP 2668995 B2 JP2668995 B2 JP 2668995B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- semiconductor element
- thin
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Credit Cards Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にメモリーカード,IC
カード等の薄型構造の半導体装置に関する。
カード等の薄型構造の半導体装置に関する。
半導体装置は種々のものが使用されているが、メモリ
ーカード,ICカード等に搭載するため、特に厚さを薄く
した半導体装置に対する要請が近年高い。この要請にこ
たえるため、従来、トランスファー・モールド・タイプ
をフラット・タイプにしたもの、SOPタイプとしたもの
或いはチップ・オン・ボード・タイプ（COB）等の薄型
半導体装置が開発された。
ーカード,ICカード等に搭載するため、特に厚さを薄く
した半導体装置に対する要請が近年高い。この要請にこ
たえるため、従来、トランスファー・モールド・タイプ
をフラット・タイプにしたもの、SOPタイプとしたもの
或いはチップ・オン・ボード・タイプ（COB）等の薄型
半導体装置が開発された。
しかし、上述した従来のトランスファー・モールド・
タイプの半導体装置は、メモリーカード,ICカード等に
搭載できるように厚さを薄くすると、耐湿性，耐熱衝撃
性等の信頼性が非常に悪くなり、又、プリント基板等に
赤外線リフロー,VPS等の実装方法を用いて実装する際、
モールド部、または半導体素子部にクラックが発生する
等の欠点がある。また、チップ・オン・ボード（COB）
タイプの場合は、素子を直接プリント基板上に搭載する
為、多数の素子を搭載する場合歩留りが悪くなり、コス
ト・アップの原因ともなっている。
タイプの半導体装置は、メモリーカード,ICカード等に
搭載できるように厚さを薄くすると、耐湿性，耐熱衝撃
性等の信頼性が非常に悪くなり、又、プリント基板等に
赤外線リフロー,VPS等の実装方法を用いて実装する際、
モールド部、または半導体素子部にクラックが発生する
等の欠点がある。また、チップ・オン・ボード（COB）
タイプの場合は、素子を直接プリント基板上に搭載する
為、多数の素子を搭載する場合歩留りが悪くなり、コス
ト・アップの原因ともなっている。
本発明の目的は、上記の状況に鑑み、耐湿性，耐熱衝
撃性につき高い信頼性を備え且つプリント基板等にクラ
ックを生じることなく確実に実装し得る薄型の半導体装
置を提供することである。
撃性につき高い信頼性を備え且つプリント基板等にクラ
ックを生じることなく確実に実装し得る薄型の半導体装
置を提供することである。
本発明によれば、半導体装置は、半導体素子と、前記
半導体素子を搭載する基板と、前記半導体素子を覆うよ
うに前記基板に対して装着されるキャップと、前記基板
とキャップとの間に挾持されて外部に延長し且つ前記半
導体素子に電気的に接続されるリードとを含んで成り、
前記基板は、金属薄板で形成され、且つ、金属薄板の裏
面に絶縁薄膜を形成することを含んで構成される。
半導体素子を搭載する基板と、前記半導体素子を覆うよ
うに前記基板に対して装着されるキャップと、前記基板
とキャップとの間に挾持されて外部に延長し且つ前記半
導体素子に電気的に接続されるリードとを含んで成り、
前記基板は、金属薄板で形成され、且つ、金属薄板の裏
面に絶縁薄膜を形成することを含んで構成される。
以下図面を参照して本発明を詳細に説明する。
第１図は本発明の一実施例を示す半導体装置の断面図
である。本実施例によれば、半導体装置は、半導体素子
11と、この半導体素子11を搭載する0.05〜0.25mm厚の42
合金，コバール等の金属薄板基板12と、この基板12の周
囲にAg−Cuロー材，高融点ガラス等の接着剤14により固
着された0.3〜0.5mm厚のセラミック枠13と、このセラミ
ック枠13内の金属薄板基板12上に半導体素子11を固着す
るエポキシAgペースト，ガラスAgペースト等の接合剤15
と、セラミック枠13の頂面の周囲に低融点ガラス17で固
着された42合金，コバールから成る0.03〜0.20mm厚の外
部導出用リード16と、この外部導出用リード16上に低融
点ガラス17により固着された厚さ0.15〜0.35mmの機密封
止用アルミナ・セラミック・キャップ18とを含む。ここ
で、金属薄板基板12の裏面には、アルマイト処理，アル
ミナコーティング等により絶縁膜19が形成され、半導体
装置全体としての厚さが1.5mm以下に薄型化される。
である。本実施例によれば、半導体装置は、半導体素子
11と、この半導体素子11を搭載する0.05〜0.25mm厚の42
合金，コバール等の金属薄板基板12と、この基板12の周
囲にAg−Cuロー材，高融点ガラス等の接着剤14により固
着された0.3〜0.5mm厚のセラミック枠13と、このセラミ
ック枠13内の金属薄板基板12上に半導体素子11を固着す
るエポキシAgペースト，ガラスAgペースト等の接合剤15
と、セラミック枠13の頂面の周囲に低融点ガラス17で固
着された42合金，コバールから成る0.03〜0.20mm厚の外
部導出用リード16と、この外部導出用リード16上に低融
点ガラス17により固着された厚さ0.15〜0.35mmの機密封
止用アルミナ・セラミック・キャップ18とを含む。ここ
で、金属薄板基板12の裏面には、アルマイト処理，アル
ミナコーティング等により絶縁膜19が形成され、半導体
装置全体としての厚さが1.5mm以下に薄型化される。
第２図は本発明の他の実施例を示す半導体装置の断面
図である。ここで、第２図には第１図と同一の部分に
は、同一の参照番号が付されている。本実施例によれ
ば、ワイヤー・ボンディングによる半導体素子に代わっ
てフイルム・キャリア20に装着された半導体素子11′が
搭載される。このようにすることにより、ワイヤーボン
ディングのループの高さ150〜250μｍが不必要となり、
半導体装置全体厚をより薄くすることが可能となる。
又、金属薄板基板裏面には、エポキシ樹脂，シリコーン
樹脂膜が絶縁膜21として用いられ半導体素子の組立，封
止後コーティングされる。このことにより、低温処理で
絶縁膜を形成することができる他コストの低減化をはか
ることができる。
図である。ここで、第２図には第１図と同一の部分に
は、同一の参照番号が付されている。本実施例によれ
ば、ワイヤー・ボンディングによる半導体素子に代わっ
てフイルム・キャリア20に装着された半導体素子11′が
搭載される。このようにすることにより、ワイヤーボン
ディングのループの高さ150〜250μｍが不必要となり、
半導体装置全体厚をより薄くすることが可能となる。
又、金属薄板基板裏面には、エポキシ樹脂，シリコーン
樹脂膜が絶縁膜21として用いられ半導体素子の組立，封
止後コーティングされる。このことにより、低温処理で
絶縁膜を形成することができる他コストの低減化をはか
ることができる。
以上詳細に説明したように、本発明によれば、半導体
装置はパッケージ基板して金属薄板を使用し、低融点ガ
ラスで気密封止した構造をなしているので全体の厚さを
著しく薄型化することが容易となり、また、メモリカー
ド,ICカード等に赤外線リフロー,VPS等の実装方法を用
いて実装することが可能となる。又、金属薄板基板の裏
面部が絶縁化されている為、カード基板配線とのショー
トを防止することができる効果を有する。
装置はパッケージ基板して金属薄板を使用し、低融点ガ
ラスで気密封止した構造をなしているので全体の厚さを
著しく薄型化することが容易となり、また、メモリカー
ド,ICカード等に赤外線リフロー,VPS等の実装方法を用
いて実装することが可能となる。又、金属薄板基板の裏
面部が絶縁化されている為、カード基板配線とのショー
トを防止することができる効果を有する。
第１図は本発明の一実施例を示す半導体装置の断面図、
第２図は本発明の他の実施例を示す半導体装置の断面図
である。 11,11′……半導体素子、12……金属薄板基板、13……
セラミック枠、14……接着剤、15……接合剤、16……外
部導出用リード、17……低融点ガラス、18……アルミナ
・セラミック・キャップ、19,21……絶縁膜、20……フ
ィルム・キャリア。
第２図は本発明の他の実施例を示す半導体装置の断面図
である。 11,11′……半導体素子、12……金属薄板基板、13……
セラミック枠、14……接着剤、15……接合剤、16……外
部導出用リード、17……低融点ガラス、18……アルミナ
・セラミック・キャップ、19,21……絶縁膜、20……フ
ィルム・キャリア。
Claims (1)
- 【請求項１】半導体素子と、前記半導体素子を搭載する
基板と、前記半導体素子を覆うように前記基板に対して
装着されるキャップと、前記基板とキャップとの間に挾
持されて外部に延長し且つ前記半導体素子に電気的に接
続されるリードとを含んで成り、前記基板は、金属薄板
で形成され、且つ、金属薄板の裏面に絶縁薄膜を形成す
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25864388A JP2668995B2 (ja) | 1988-10-13 | 1988-10-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25864388A JP2668995B2 (ja) | 1988-10-13 | 1988-10-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02105443A JPH02105443A (ja) | 1990-04-18 |
| JP2668995B2 true JP2668995B2 (ja) | 1997-10-27 |
Family
ID=17323120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25864388A Expired - Lifetime JP2668995B2 (ja) | 1988-10-13 | 1988-10-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2668995B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06232423A (ja) * | 1993-02-04 | 1994-08-19 | Mitsubishi Electric Corp | 半導体圧力センサ |
| US6359334B1 (en) * | 1999-06-08 | 2002-03-19 | Micron Technology, Inc. | Thermally conductive adhesive tape for semiconductor devices and method using the same |
| US6774480B1 (en) | 1999-07-30 | 2004-08-10 | Micron Technology, Inc. | Method and structure for manufacturing improved yield semiconductor packaged devices |
| US7365442B2 (en) * | 2003-03-31 | 2008-04-29 | Osram Opto Semiconductors Gmbh | Encapsulation of thin-film electronic devices |
| CN101170118B (zh) * | 2006-10-25 | 2010-11-10 | 鸿富锦精密工业（深圳）有限公司 | 影像感测器封装、影像感测器模组及它们的制造方法 |
-
1988
- 1988-10-13 JP JP25864388A patent/JP2668995B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02105443A (ja) | 1990-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2895920B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08124967A (ja) | 半導体装置 | |
| JP2668995B2 (ja) | 半導体装置 | |
| JP2534881B2 (ja) | 気密封止回路装置 | |
| JPS6227544B2 (ja) | ||
| JPH04114455A (ja) | 半導体装置及びその実装構造 | |
| JP2792377B2 (ja) | 半導体装置 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JP2737332B2 (ja) | 集積回路装置 | |
| JPH10116936A (ja) | 半導体パッケージ | |
| JP2906673B2 (ja) | 半導体装置 | |
| JPS59111350A (ja) | 半導体装置 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JPH0714651U (ja) | 中空封止パッケージ | |
| JP2712967B2 (ja) | 半導体装置 | |
| JP3051225B2 (ja) | 集積回路用パッケージ | |
| JPH0786497A (ja) | インテリジェントパワーモジュール | |
| JPH0739244Y2 (ja) | 混成集積回路装置 | |
| JPH04188656A (ja) | 混成集積回路の封止構造 | |
| JPS63137442A (ja) | 半導体装置 | |
| JPH03292761A (ja) | チップキャリヤ | |
| JPS6125248Y2 (ja) | ||
| JPH0412682Y2 (ja) | ||
| JPH03276689A (ja) | 電子部品搭載用基板の電極構造 |