JPS59111350A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59111350A
JPS59111350A JP57221418A JP22141882A JPS59111350A JP S59111350 A JPS59111350 A JP S59111350A JP 57221418 A JP57221418 A JP 57221418A JP 22141882 A JP22141882 A JP 22141882A JP S59111350 A JPS59111350 A JP S59111350A
Authority
JP
Japan
Prior art keywords
substrate
cap
conductor
bonded
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57221418A
Other languages
English (en)
Inventor
Keiji Saeki
佐伯　啓二
Shuichi Murakami
修一 村上
Shinichi Kudo
慎一 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57221418A priority Critical patent/JPS59111350A/ja
Publication of JPS59111350A publication Critical patent/JPS59111350A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ラジオ、テレビ、ビデオテープレコーダ等に
適用できる半導体装置に関するものである。
従来例の構成とその問題点 従来の半導体装置は、たとえば第１図の如きセラミック
多層基板１に厚膜抵抗５を形成したのち、半導体素子８
を塔載し、さらにチップコンデンサー１３を半田１４で
接合した後、樹脂１６で封止を行なっていた。又、第２
図の気密封止型半導体装置の場合は、セラミック多層基
板１に半導体素子８を搭載し、半導体素子の内部電極と
セラミック多層基板の外部電極を金線等の金属細線９を
用いてボンディングし、しかる後、アルミナ、ベリリア
等のセラミックからなるキャップ１ｏをガラス、樹脂等
の接着剤１２で封止したもの又は、金属キャップを、金
属ロー材、溶接等で封止したものであった。しかしなが
ら、従来の半導体装置において、第１図のような装置で
は、半導体素子を塔載し、さらに樹脂封止を行なうさい
に樹脂の流出を考慮して広い占有面積を確保しなければ
ならなかった。そのために１基板上に部品を実装する密
度があがらない、あるいは、半導体素子の信頼性に欠け
る等の問題があった。又第２図のような装置では、気密
封止にしているため、半導体素子の信頼性は、第１図の
装置より優れているが、部品の実装密度があがらない欠
点を有していた。
発明の目的 本発明の目的は、上記欠点に鑑み、気密封止型の半導体
装置において、部品実装密度の高い半導体装置を提供す
るものである。
発明の構成 本発明は、半導体素子を搭載する凹部を有する基板と、
この基板の凹部を密閉するよう形成されたキャップから
なり、前記キャップに電子回路を形成した半導体装置で
あり、前記キャップに、電子回路を形成しているために
、部品実装密度が向上する特長を有するものである。さ
らに好ましくは前記四部を有する基板はセラミック多層
基板とし、または前記キャップ上に厚膜回路を形成し、
さらにチップ部品を載置した半導体装置である。
実施例の説明 以下本発明の一実施例について、図面を参照しながら説
明する。第３図は、本発明の一実施例における断面図を
示すものである。
内部導体３とビヤホール４で接続された外部導体２と半
導体素子８を塔載する凹部６を有する公知の方法で製造
された基板としてのアルミナ多層基板１に、抵抗体ペー
スト（Ｒｕ０２）をスクリーン印刷で印刷し、１３０℃
、１ｏ分間乾燥した後に、ピーク温度８５０　”Ｃ１１
０分間焼成し抵抗体５を形成する。次に半導体素子８を
金パツド７に熱圧着により接合し、３０μｍの金線９に
よりワイヤーボンディングを行なう。さらに、アルミナ
基板にＡｇ−Ｐｄペーストをスクリーン印刷に、より印
刷し、１３０℃、１０分間乾燥し、ピーク温度８５０℃
、１０分間焼成して形成されたＡｇ−Ｐｄ導体１１を有
する気密封止用キャップ１０を前記アルミナ多層基板１
に、低融点ガラス１２で接合し、気密封止を行なう。
さらに、キャンプ１０の導体１１とアルミナ多層基板１
の外部導体２を接続させるためにチップコンデンサー１
３を装着し、半田１４により接合を行なう。
なお、キャップ１０の導体１１とアルミナ多層基板１の
外部導体２を接続する部品としては、金属製のジャンパ
一部品又は、挿入用リードを有しない部品、例えば、ミ
ニモールドトランジスター、ダイオード、ミニフラソト
パソクエ、Ｃ等でもよく、チップコンデンサーに限定す
るものではない。
又、気密封止用キャップ１ｏ上に形成された導体１１と
アルミナ多層基板１の外部導体２とは必ずしも接続する
必要はなく第４図における他の実施例の如くキャップ１
ｏ上で独立の電子回路を形成してもよく、気密封止用キ
ャンプ１ｏの導体１１とアルミナ多層基板１の外部導体
２とを接続することに限定するものではない。
発明の効果 以上のように、本発明は、基板に設けた凹部を密閉する
キャップに電子回路を形成するために部品の実装密度が
あがり、極めて実装密度向上に寄与するものであり、そ
の実用的効果は大なるものである。
【図面の簡単な説明】
第１図及び第２図は、従来の半導体装置の断面図、第３
図は、本発明の一実施例の半導体装置の断面図、第４図
は、本発明の他の実施例を示す断面図である。 １・・・・・・セラミック多層基板、２・川・・外部導
体、３・・・・内部導体、４・・・・・・ビャポーノペ
５・・曲厚膜抵抗、６・・・・・・半導体素子塔載用凹
部、７・・用金パッド、８・・・・・・半導体素子、９
・旧・・金線、１ｏ・旧・キャップ、１１・・・・・・
Ａｇ＝ｐａ導体、１２・・１低融点ガラス、１３・・・
・・・チップコンデンサー、１４・・・・・・半田、１
５・旧・・ミニモールドトランジスター、１６・・・・
・・樹脂。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 第３図 第４図

Claims (3)

    【特許請求の範囲】
  1. （１）半導体素子を搭載する四部を有する基板と、この
    基板の凹部を密閉するよう形成されたキャップとからな
    り、前記キャップに電子回路を形成した半導体装置。
  2. （２）凹部を有する基板は、セラミック多層基板である
    特許請求の範囲第１項茜載の半導体装置。
  3. （３）キャップ上に厚膜回路が形成され、さらにチップ
    部品を載置した特許請求の範囲第１項又は第２項記載の
    半導体装置。
JP57221418A 1982-12-16 1982-12-16 半導体装置 Pending JPS59111350A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57221418A JPS59111350A (ja) 1982-12-16 1982-12-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57221418A JPS59111350A (ja) 1982-12-16 1982-12-16 半導体装置

Publications (1)

Publication Number Publication Date
JPS59111350A true JPS59111350A (ja) 1984-06-27

Family

ID=16766422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57221418A Pending JPS59111350A (ja) 1982-12-16 1982-12-16 半導体装置

Country Status (1)

Country Link
JP (1) JPS59111350A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362954A (ja) * 1989-05-08 1991-03-19 Honeywell Inc 半導体チツプ・パッケージのカバー
EP0993045A1 (en) * 1998-10-07 2000-04-12 Hewlett-Packard Company Integrated circuit die with directly coupled noise suppression
US7008823B2 (en) 2001-03-30 2006-03-07 Micron Technology, Inc. Die stacking scheme
US7217597B2 (en) 2004-06-22 2007-05-15 Micron Technology, Inc. Die stacking scheme
US7427535B2 (en) 2001-03-15 2008-09-23 Micron Technology, Inc. Semiconductor/printed circuit board assembly, and computer system

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362954A (ja) * 1989-05-08 1991-03-19 Honeywell Inc 半導体チツプ・パッケージのカバー
EP0993045A1 (en) * 1998-10-07 2000-04-12 Hewlett-Packard Company Integrated circuit die with directly coupled noise suppression
US7427535B2 (en) 2001-03-15 2008-09-23 Micron Technology, Inc. Semiconductor/printed circuit board assembly, and computer system
US7514776B2 (en) 2001-03-15 2009-04-07 Micron Technology, Inc. Semiconductor/printed circuit board assembly, and computer system
US7008823B2 (en) 2001-03-30 2006-03-07 Micron Technology, Inc. Die stacking scheme
US7112878B2 (en) 2001-03-30 2006-09-26 Micron Technology, Inc. Die stacking scheme
US7217597B2 (en) 2004-06-22 2007-05-15 Micron Technology, Inc. Die stacking scheme

Similar Documents

Publication Publication Date Title
JP3009788B2 (ja) 集積回路用パッケージ
JP4134893B2 (ja) 電子素子パッケージ
JPS59111350A (ja) 半導体装置
JPH01235261A (ja) 半導体装置及びその製造方法
JP2668995B2 (ja) 半導体装置
JPS63213936A (ja) 混成集積回路装置の製造方法
JP3445761B2 (ja) 電子デバイス用セラミックパッケージ
JPS63244631A (ja) 混成集積回路装置の製造方法
JP3728813B2 (ja) 電子部品
JP3051225B2 (ja) 集積回路用パッケージ
JP2572092Y2 (ja) 半導体素子パッケージ
JP3280835B2 (ja) マルチチップモジュールの製造方法
JPS6043660B2 (ja) 半導体装置
JPH0710495Y2 (ja) 半導体装置
JP3314139B2 (ja) 半導体装置
JPS6020597A (ja) 電子装置およびその製造方法
JP3440136B2 (ja) 集合電子部品
JPH04107931A (ja) 半導体装置
JPH0457357A (ja) 集積回路装置
JPS62252155A (ja) 混成集積回路
JPH04267360A (ja) 半導体装置
JPH06112348A (ja) ハイブリッド回路
JPH043666B2 (ja)
JPS5889847A (ja) 封止形集積回路パツケ−ジ
JPH05226507A (ja) 表面実装型半導体素子パッケージ