JPH0362954A - 半導体チツプ・パッケージのカバー - Google Patents

半導体チツプ・パッケージのカバー

Info

Publication number
JPH0362954A
JPH0362954A JP2117016A JP11701690A JPH0362954A JP H0362954 A JPH0362954 A JP H0362954A JP 2117016 A JP2117016 A JP 2117016A JP 11701690 A JP11701690 A JP 11701690A JP H0362954 A JPH0362954 A JP H0362954A
Authority
JP
Japan
Prior art keywords
cover
capacitor
semiconductor chip
package
attaching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2117016A
Other languages
English (en)
Inventor
Richard K Spielberger
リチャード・ケイ・スピールバーガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell Inc
Original Assignee
Honeywell Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Inc filed Critical Honeywell Inc
Publication of JPH0362954A publication Critical patent/JPH0362954A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/916—Narrow band gap semiconductor material, <<1ev

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、電子パッケージに関し、さらに詳しくは、複
数のキャパシタをカバーの外側に取り付ける装置を供給
する半導体パッケージのカバーに関する。
〔発明の背景〕
電子部品のパッケージングの分野においては、多くの問
題が存在する。たとえば、電子部品の大きさや電力が増
すと、望１しくないインダクタンスによる深刻な問題が
生じる。この問題の一般的な解決法には、能動デイバイ
ス筐たは半導体チップの近くにキャパシタを電気的に接
続するという方法がある。実際、キャパシタの有効性は
、チップに関する各キャパシタの位置によってかなう左
右される。すなわち、キャパシタの有効性は、それがチ
ップの近くに移動されるほど実質的に改善される。
従来の半導体チップ・パッケージは、不必要な電子ノイ
ズを制限するためキャパシタを含んでいる。しかし、こ
れらデイバイスの多くは、パッケージ釦よびキャパシタ
會たはその一方を構成するのに使用される材料の選択に
よう制限されている。
すなわち、材料の選択は、異なる物質の様々な熱サイク
ル膨張率によシ制限される。たとえば、チップ・パッケ
ージの内側に取付けられたキャパシタは、パッケージの
材料自身の速度とは異なる速度で膨張オたは収縮する。
したがって、この膨張差によシ、ひび割れ筐たは割れ目
を生じ、これらデイバイスの有効性を低減することにな
る。従来装置に関する他の問題は、キャパシタおよびチ
ップを直接的に接触して配置することにある。この結果
、過剰な熱が発生した時、過剰な熱を十分に消散する装
置なしでは各デイバイスに損傷を与えてし捷う。さらに
別の構造では、製造効率が悪くしかも所定のパッケージ
におけるキャパシタンスが固定されているキャパシタン
ス装置を含んでいる。さらに、単一の大きいキャパシタ
を含んでいるパッケージは、キャパシタが大きくなれば
なるほど望１しくないひび割れを生じゃすくなるので、
本発明はどには有効的ではない。
したがって、カバーの表面に少なくとも１つのキャパシ
タを取り付ける取付は面装置を含んでいる半導体チップ
・パッケージのカバーが必要とされている。本発明のカ
バーは、キャパシタをその下の半導体チップに電気的に
接続する様々な装置の１つを有している。キャパシタを
半導体チップパッケージのカバーの表面に配置すること
により、このパッケージの７レキシビリテイ、耐久性、
キャパシタンスの増大が可能になる。
〔発明の概要〕
本発明は、半導体チップ・パッケージのカバーを提供す
る。カバーは、カバーと半導体チップ・パッケージとの
間の密封するため、カバーの表面に配置される密封表面
部材を有する。カバーの表面にキャパシタを取り付ける
のに取付は面装置が使用される。取付は面装置は、金属
化電力パッドと金属化アース・バンドを含んでいる、カ
バーの表面にキャパシタを取や付ける金属化装置を有し
ている。
以下、添付の図面に基いて、本発明の実施例に関し説明
する。
〔実施例〕
開示された実施例は、単に本発明の例を示しているにす
ぎず、本発明は、開示された特定な記載や構造に限定さ
れるものではなく、様々に改変し得ることは当業者には
明白であろう。ｌた、本発明の理解を容易にするため、
相対的材料の厚さや相対的Ｗｅ、部材の寸法は誇張して
示されている。
本発明は、カバーの外面に少なくとも１つのキャパシタ
を取り付けることができる半導体チップ・パッケージの
カバーに関する。ｌた、本発明は、キャパシタをその下
の半導体チップに電気的に接続する様々な装置の他、カ
バーの電源素子とアース素子を少なくとも１つのキャパ
シタに電気的に接続する様々な装置を含んでいる。
第１図は、半導体チップ・パッケージのカバー１０の上
面図である。カバー１０は、少なくとも１つのキャパシ
タ１４をカバーの表面に取り付けるための取付は面部材
１２を有している。取付は面部材１２は、複数のキャパ
シタをカバーの表面に取り付けるための金属化電源パッ
ド２０と金属化アース・パッド２２とを含んでいる金属
化装置１６を有している。
金属化装置１６は、金属化電源パッド２０と金属化アー
ス・パッド２２を半導体チップ・パッケージの電源およ
びアース接続部分に接続する導電性部材２６を含んでい
る。または、金属化装置は、金属化電源パッド２０を半
導体チップ・パッケージの電源接続部分に接続しかつ金
属化アース・パッド２２を半導体チップ・パッケージの
アース接続部分に接続するため、第８図に示すような金
属クリップ３０、または第４図に示すような部材３４か
ら戒っていてもよい。
第２図は、電源パッド２０とアース・パッド２２の間で
電気的に接続した複数のキャパシタ１４を有するカバー
１０の概要図である。図示のように、取付は面装置１２
に置かれたキャパシタの数は変えることができる。さら
に、亀裂を生じることの少ない小さなキャパシタを多く
取付は面装置１２に配置することができるため、熱サイ
クルにおけるカバー１０とキャパシタ１４の信頼性を著
しく高めることができる。噴た、本発明のカバー１０は
、カバー１０の他の部分および半導体チップ・パッケー
ジへの導電路を供給する部材２６を含んでいる。
第３図は、カバー１０の底部の概要図である。
カバー１０の底部は、半導体チップをカバーするよう構
成されかつ配置された任意の９所を有する領域３６を含
んでいる。密封面３８は、領域３６の周囲に延び、かつ
カバー１０を半導体チップ・パッケージの表面に密封す
る手段となる。密封面３８は、代表的には、ニッケルお
よび金めつきされたタングステンから成っているが、他
の導電材料を使用してもよい。
また、カバー１０の金属化装置１６は、第４図に示すよ
うに、一体化電源面４２とアース面４４から成っている
。第１図および第４図に示すように、カバー１０は、金
属化電源バッド２０を一体化電源面４２に接続しかつ一
体化電源面４２を半導体チップ・パッケージの電源接続
部に接続するための部材２６を含んでいる金属化装置を
有している。同様に、金属化装置は、金属化アース・パ
ッド２２を一体化アース面４４に接続しかつ一体化アー
ス面４４を半導体チップ・パッケージのアース接続部に
接続するための部材２６を有している。
さらに、第４図および第５図には、別の金属化装置１６
が示されている。別の金属化装置１６ば、金属化電源バ
ンド２０を一体化電源面４２に接続しかつ一体化電源面
４２を半導体チップ・パッケージの電源接続部に接続す
るための装置３４を有している。同様に、第４図および
第５図に示された金属化装置１６は、金属化アース・バ
ッド２２を一体化アース面４４に接続しかつ一体化アー
ス面４４を半導体チップ・パッケージのアース接続部に
接続するための装置３４を有している。
第６図は、部材３４とチップ・カバー領域３６を備えた
カバー１０の底面の概要図である。密封面３８は、領域
３６の周囲に延び、半導体チップをカバーする手段を提
供している。
第７図は、複数のキャパシタ１４を有するマルチチップ
・キャパシタ・カバー１０の断面図である。キャパシタ
１４ば、金属化装置１６によシ半導体チップ装置４８に
電気的に接続している。金属化装置１６は、キャパシタ
１４を一体化電源面４２と一体化アース面４４に接続す
る部材３４を有している。部材３４は、電源面４２とア
ース面４４を半導体チップ・パッケージ５０の各電源釦
よびアース接続部に接続する部材を有している。
第８図および第９図は、導電性金属クリップ３０によシ
金属化電源パッド２０を金属化アース・バッド２２に接
続する別の装置を示している。第８図は、複数のキャパ
シタ１４を有するマルチチップ・キャパシタ・カバー１
０とチップ保持部分（図示せず）を有する代表的な半導
体チップ・パッケージ６０の上面図である。第９図は、
第８図の断面図で、アース・パッド２２と電源バンド２
０との間でパッケージ６０とカバー１０に増付けられた
金属クリップ３０の配置を示している。金属クリップ３
０を使用することによシ、構成素子を容易に組立ること
かでき、しかも様々なカバーのキャパシタンス配置に関
して安価に選択できる。
本発明において示すように、マルチチップ・キャパシタ
・カバー１０は、キャパシタを能動デイバイスに直接的
に取付けて、様々な組合せの容量装置を供給するキャパ
シタ装置を有している。このように、カバー１０の様々
な実施例は、キャパシタトよびチップ・カバーの異なる
材料特性によシ通常生じる熱係数の問題に関係なく、能
動デイバイスに密接してキャパシタをフレキシブルに配
置することができる。したがって、マルチチップ・キャ
パシタのカバー１０は、異なる速度で膨張かつ収縮する
隣接する構成素子によシ生じる熱係数の不整合の問題に
関係なく、ノイズが低減するよう改善されている。
更に、本発明は、第１０図に示したパッケージ７０のよ
うな代表的な従来の半導体チップ・パッケージ設計よう
もかなうスペース的に節約できる。
パッケージＴＯにおいて、パッケージ自身が、代表的な
従来技術のパッケージ・カバー１０ａを包囲しキャパシ
タ１４を取付けるための金属化領域を含んでいる。たと
えば、このような金属化領域は、代表的な従来技術のカ
バー１０ａを包囲するキャパシタ１４を取付けるための
金属化電源バンド２ｏａと金属化アース・バンド２２ａ
を含んでいた。したがって、このような従来技術のパッ
ケージ７０は、本発明を使用しているパッケージよシも
がなシ大きくなければならなかった。本発明によれば、
カバー１０の表面にキャパシタ１４を増付けるための取
付は面装置を内蔵することによってかなシのスペース節
約になり、本発明を使用しているパッケージを、従来の
カバー１０ｍを包囲するキャパシタ１４のためのスペー
スを含むように配置する必要はない。
本発明のいくつかの実施例に基いて説明してきたが、本
発明はここに示した特定の形状または配置に限定されず
、様々に改変し得ることは当業者には明白であろう。
【図面の簡単な説明】
第１図はマルチチップ・キャパシタのカバーの上面図、
第２図は［源パッドおよびアース・パッドを示したマル
チチップ・キャパシタのカバーの概要図、第３図は第２
図のマルチチップ・キャパシタのカバーの底面図、第４
図は一体化電源およびアース面を有する金属化装置を含
んでいるマルチチップ・キャパシタのカバーの断面図、
第５図は金属化装置を有するマルチチップ・キャパシタ
のカバーの概要図、第６図は第５図のマルチチップ・キ
ャパシタのカバーの底部の概要図、第７図は半導体チッ
プ・パッケージに取付けられたキャパシタと一体化電源
およびアース面を備えたマルチチップ・キャパシタのカ
バーの断面図、第８図は金属クリップから成る金属化装
置を有するマルチチップ・キャパシタのカバーの上面図
、第９図は第８図の金属クリップ接続部を示した断面図
であシ、第１０図は従来技術Ｇｔけるパッケージを示す
図である。 １０・・・・カバー　１２・・・・取付は面装置、１４
・・・・キャパシタ、１６・・・・金属化装置、２０・
・・・金属化！、源バンド、２２・・・・金属化アース
・バンド、３ｏ・・・・クリップ、３６・・・・空所、
３８・・・・密封面、４２・・・・電源面、４４・・・
・アース面、４８・・・・半導体チップ装置、５ｏ・・
・・半導体チップ・パッケージ。

Claims (2)

    【特許請求の範囲】
  1. （１）ａ）カバーの表面に配置され、カバーとパッケー
    ジとの間を密封する密封面部材と、 ｂ）カバーの表面にキャパシタを取り付ける金属化電源
    パッドと金属化アース・パッドを含んでいる金属化装置
    から成る、カバーの表面にキャパシタを取り付ける取付
    け面装置と、 から成ることを特徴とする半導体チップ・パッケージの
    カバー。
  2. （２）ａ）半導体チップを保持するパッケージ装置と、 ｂ）カバーとパッケージ装置との間を密封する密封面部
    材から成る、パッケージ密封を行なうカバーと、 ｃ）キャパシタをカバーの表面に電気的に接続する金属
    化電源パッドと金属化アース・パッドから成る金属化装
    置を有する、キャパシタをカバーの表面に取付ける取付
    け面装置と、 から成ることを特徴とする半導体チップ・パッケージ。
JP2117016A 1989-05-08 1990-05-08 半導体チツプ・パッケージのカバー Pending JPH0362954A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US348,999 1982-02-16
US07/348,999 US5043533A (en) 1989-05-08 1989-05-08 Chip package capacitor cover

Publications (1)

Publication Number Publication Date
JPH0362954A true JPH0362954A (ja) 1991-03-19

Family

ID=23370456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2117016A Pending JPH0362954A (ja) 1989-05-08 1990-05-08 半導体チツプ・パッケージのカバー

Country Status (4)

Country Link
US (1) US5043533A (ja)
EP (1) EP0397391A3 (ja)
JP (1) JPH0362954A (ja)
CA (1) CA2014255C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136288A (ja) * 1991-11-14 1993-06-01 Koufu Nippon Denki Kk 集積回路パツケージ

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270488A (en) * 1990-07-27 1993-12-14 Mitsubishi Denki Kabushiki Kaisha Shield construction for electrical devices
JP2772184B2 (ja) * 1991-11-07 1998-07-02 株式会社東芝 半導体装置
US5155656A (en) * 1991-12-12 1992-10-13 Micron Technology, Inc. Integrated series capacitors for high reliability electronic applications including decoupling circuits
US5280413A (en) * 1992-09-17 1994-01-18 Ceridian Corporation Hermetically sealed circuit modules having conductive cap anchors
DE4242097C2 (de) * 1992-12-14 2001-03-01 Bosch Gmbh Robert Anordnung zum elektromagnetischen Verträglichkeits(EMV)-Schutz von Hybridbauelementen
AU2371795A (en) * 1994-05-17 1995-12-05 Olin Corporation Electronic packages with improved electrical performance
US5844419A (en) * 1996-05-14 1998-12-01 Micron Technology, Inc. Method for testing semiconductor packages using decoupling capacitors to reduce noise
KR100277314B1 (ko) * 1996-11-08 2001-01-15 모기 쥰이찌 박막콘덴서 및 이를탑재한반도체장치
DE19728692C2 (de) * 1997-07-04 2002-04-11 Infineon Technologies Ag IC-Baustein mit passiven Bauelementen
DE19851458C2 (de) 1998-11-09 2000-11-16 Bosch Gmbh Robert Monolithisch integrierte Schaltung mit mehreren, einen Nebenschluß nach Masse bildenden Kapazitäten und Verstärkerschaltung
US6175241B1 (en) 1999-02-19 2001-01-16 Micron Technology, Inc. Test carrier with decoupling capacitors for testing semiconductor components
KR100618903B1 (ko) * 2005-06-18 2006-09-01 삼성전자주식회사 독립된 전원 장치를 구비하는 반도체 집적 회로와 반도체집적 회로를 구비하는 반도체 시스템 및 반도체 집적 회로형성 방법
US8012874B2 (en) * 2007-12-14 2011-09-06 Ati Technologies Ulc Semiconductor chip substrate with multi-capacitor footprint
US8564122B2 (en) 2011-12-09 2013-10-22 Advanced Micro Devices, Inc. Circuit board component shim structure
US11837527B2 (en) 2020-07-23 2023-12-05 Advanced Micro Devices, Inc. Semiconductor chip stack with locking through vias

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5972751A (ja) * 1982-10-20 1984-04-24 Fujitsu Ltd 半導体装置
JPS59111350A (ja) * 1982-12-16 1984-06-27 Matsushita Electric Ind Co Ltd 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3833753A (en) * 1972-11-30 1974-09-03 V Garboushian Hermetically sealed mounting structure for miniature electronic circuitry
US4249196A (en) * 1978-08-21 1981-02-03 Burroughs Corporation Integrated circuit module with integral capacitor
US4451845A (en) * 1981-12-22 1984-05-29 Avx Corporation Lead frame device including ceramic encapsulated capacitor and IC chip
US4636918A (en) * 1982-07-30 1987-01-13 Rogers Corporation Decoupled integrated circuit package
JPS5954249A (ja) * 1982-09-22 1984-03-29 Fujitsu Ltd 半導体装置
FR2550009B1 (fr) * 1983-07-29 1986-01-24 Inf Milit Spatiale Aeronaut Boitier de composant electronique muni d'un condensateur
US4672421A (en) * 1984-04-02 1987-06-09 Motorola, Inc. Semiconductor packaging and method
FR2565032B1 (fr) * 1984-05-25 1987-02-20 Inf Milit Spatiale Aeronaut Dispositif de repartition de potentiel electrique et boitier de composant electronique incorporant un tel dispositif
JPS61108160A (ja) * 1984-11-01 1986-05-26 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5972751A (ja) * 1982-10-20 1984-04-24 Fujitsu Ltd 半導体装置
JPS59111350A (ja) * 1982-12-16 1984-06-27 Matsushita Electric Ind Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136288A (ja) * 1991-11-14 1993-06-01 Koufu Nippon Denki Kk 集積回路パツケージ

Also Published As

Publication number Publication date
CA2014255C (en) 2000-12-26
US5043533A (en) 1991-08-27
EP0397391A2 (en) 1990-11-14
CA2014255A1 (en) 1990-11-08
EP0397391A3 (en) 1991-12-04

Similar Documents

Publication Publication Date Title
JP4437919B2 (ja) 電子部品パッケージ用ｅｍｉ遮蔽
JPH0362954A (ja) 半導体チツプ・パッケージのカバー
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
KR100411206B1 (ko) 반도체 패키지
US5800958A (en) Electrically enhanced power quad flat pack arrangement
US5293301A (en) Semiconductor device and lead frame used therein
JP3480950B2 (ja) 半導体装置と半導体装置用フイルムキャリア
JPS6376444A (ja) チツプキヤリア
US5523621A (en) Semiconductor device having a multilayer ceramic wiring substrate
US20040032022A1 (en) [cavity down ball grid array package]
JPH0831490B2 (ja) ガラス封止型セラミックパッケージ
JPH0645401A (ja) 半導体装置用パッケージ
JPS6120760Y2 (ja)
JP2842407B2 (ja) 半導体装置及び半導体装置用パッケージ
JPS6336687Y2 (ja)
JP3112583B2 (ja) 半導体パッケージ
KR960000942Y1 (ko) 반도체장치의 리드프레임
KR920018913A (ko) 반도체 장치 및 그의 제조 방법
JP3074077B2 (ja) 半導体パッケージ
JPH0831968A (ja) 半導体装置及びその製造方法
JPH04192550A (ja) Ｉｃパッケージ
JPH0794630A (ja) 半導体装置
JPS60213047A (ja) チツプキヤリア
JPH09162216A (ja) 半導体装置
JPH0560662B2 (ja)