JP3074077B2 - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JP3074077B2 JP3074077B2 JP30692492A JP30692492A JP3074077B2 JP 3074077 B2 JP3074077 B2 JP 3074077B2 JP 30692492 A JP30692492 A JP 30692492A JP 30692492 A JP30692492 A JP 30692492A JP 3074077 B2 JP3074077 B2 JP 3074077B2
- Authority
- JP
- Japan
- Prior art keywords
- aluminum nitride
- semiconductor package
- layer
- multilayer substrate
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、窒化アルミニウム基板
を用いた半導体パッケージに関する。
を用いた半導体パッケージに関する。
【０００２】
【従来の技術】半導体チップは、外部環境からの保護や
ハンドリング性の向上等を目的として、通常、プラスチ
ック材料やセラミックス材料等によってパッケージング
して使用されている。ところで、近年、半導体製造技術
の進歩により、半導体チップの高集積化や高速動作化が
急速に進んでいる。
ハンドリング性の向上等を目的として、通常、プラスチ
ック材料やセラミックス材料等によってパッケージング
して使用されている。ところで、近年、半導体製造技術
の進歩により、半導体チップの高集積化や高速動作化が
急速に進んでいる。
【０００３】上記した半導体チップの高集積化に伴っ
て、 1素子当りの入出力信号数は年々増加する傾向にあ
ると共に、半導体チップからの発熱量も増大する傾向に
ある。このようなことから、半導体パッケージに対して
は、入出力信号数の増加への対応を図ると共に、放熱性
を高めることが強く望まれている。
て、 1素子当りの入出力信号数は年々増加する傾向にあ
ると共に、半導体チップからの発熱量も増大する傾向に
ある。このようなことから、半導体パッケージに対して
は、入出力信号数の増加への対応を図ると共に、放熱性
を高めることが強く望まれている。
【０００４】一方、半導体チップの動作速度の高速化、
すなわち動作周波数（システムクロック周波数）の高周
波化に伴って、パッケージ内での信号遅延を抑制するこ
とがより一層重要になってきている。また、半導体チッ
プの高速動作化により、タイミングエラー、クロストー
ク、反射／リンギング、グランドバウンス（同時スイッ
チングノイズ）等による誤動作が生じ易くなってきてい
るため、半導体パッケージにはこのような誤動作を防止
することが強く求められている。
すなわち動作周波数（システムクロック周波数）の高周
波化に伴って、パッケージ内での信号遅延を抑制するこ
とがより一層重要になってきている。また、半導体チッ
プの高速動作化により、タイミングエラー、クロストー
ク、反射／リンギング、グランドバウンス（同時スイッ
チングノイズ）等による誤動作が生じ易くなってきてい
るため、半導体パッケージにはこのような誤動作を防止
することが強く求められている。
【０００５】
【発明が解決しようとする課題】上述したように、半導
体チップの高集積化や高速動作化に伴って、半導体パッ
ケージに対する要求特性は、入出力信号数の増加への対
応、高放熱性化、信号遅延の抑制、誤動作の防止等、年
々厳しくなってきている。例えば、信号遅延の抑制は、
パッケージ形状を小形化し、パッケージ内の配線長を低
減することにより対応可能である。また、各種電子機器
に対する小形化要請が強まっていることからも、半導体
パッケージ自体を小形化する必要性が高まってきている
が、単にパッケージを小形化したのでは、入出力信号数
の増加への対応や放熱性が犠牲になるおそれが大きい。
体チップの高集積化や高速動作化に伴って、半導体パッ
ケージに対する要求特性は、入出力信号数の増加への対
応、高放熱性化、信号遅延の抑制、誤動作の防止等、年
々厳しくなってきている。例えば、信号遅延の抑制は、
パッケージ形状を小形化し、パッケージ内の配線長を低
減することにより対応可能である。また、各種電子機器
に対する小形化要請が強まっていることからも、半導体
パッケージ自体を小形化する必要性が高まってきている
が、単にパッケージを小形化したのでは、入出力信号数
の増加への対応や放熱性が犠牲になるおそれが大きい。
【０００６】このようなことから、パッケージの小形化
および内部配線長の短縮を可能にした上で、半導体チッ
プの高集積化や高速動作化に実用的に対応可能とした半
導体パッケージが強く求められている。すなわち、半導
体チップの高集積化に伴う入出力信号数の増加に対応さ
せた上で、パッケージを小形化して内部配線長を短縮す
ることができ、かつ半導体チップからの発熱量の増大に
対応し得る高放熱性を確保することが可能な半導体パッ
ケージが求められている。
および内部配線長の短縮を可能にした上で、半導体チッ
プの高集積化や高速動作化に実用的に対応可能とした半
導体パッケージが強く求められている。すなわち、半導
体チップの高集積化に伴う入出力信号数の増加に対応さ
せた上で、パッケージを小形化して内部配線長を短縮す
ることができ、かつ半導体チップからの発熱量の増大に
対応し得る高放熱性を確保することが可能な半導体パッ
ケージが求められている。
【０００７】本発明は、このような課題に対処してなさ
れたもので、入出力信号数の増加への対応や高放熱性化
を図った上で、パッケージの小形化を可能にすると共
に、内部配線長を短縮して信号遅延を抑制することを可
能にした半導体パッケージを提供することを目的として
いる。
れたもので、入出力信号数の増加への対応や高放熱性化
を図った上で、パッケージの小形化を可能にすると共
に、内部配線長を短縮して信号遅延を抑制することを可
能にした半導体パッケージを提供することを目的として
いる。
【０００８】
【課題を解決するための手段】本発明の半導体パッケー
ジは、半導体チップが搭載されると共に、該半導体チッ
プに電気的に接続された配線パターンを有する窒化アル
ミニウム多層基板と、前記配線パターンと電気的に接続
されると共に、前記窒化アルミニウム多層基板の前記半
導体チップの搭載面と反対側の面に設けられた接続端子
とを具備し、前記窒化アルミニウム多層基板中の少なく
とも 1層は、信号配線層と電源層またはグランド層とが
混在されていることを特徴としている。
ジは、半導体チップが搭載されると共に、該半導体チッ
プに電気的に接続された配線パターンを有する窒化アル
ミニウム多層基板と、前記配線パターンと電気的に接続
されると共に、前記窒化アルミニウム多層基板の前記半
導体チップの搭載面と反対側の面に設けられた接続端子
とを具備し、前記窒化アルミニウム多層基板中の少なく
とも 1層は、信号配線層と電源層またはグランド層とが
混在されていることを特徴としている。
【０００９】
【作用】本発明の半導体パッケージにおいては、窒化ア
ルミニウム多層基板中の少なくとも 1層に、信号配線層
と電源層またはグランド層とを混在させて形成している
ため、窒化アルミニウム多層基板の層数を減少させるこ
とができる。また、熱伝導性に優れた窒化アルミニウム
多層基板を使用していると共に、パッケージ構造として
は接続端子を窒化アルミニウム多層基板の半導体チップ
搭載面と反対側の面に設けているため、入出力信号数の
増加への対応やパッケージとしての高放熱性化を達成し
た上で、パッケージを小形化することができる。このよ
うに、パッケージ形状の小形化および多層基板の層数の
減少を図ることによって、パッケージ内配線長を短縮化
することができることから、信号遅延を抑制することが
可能となる。よって、半導体チップの高速動作化に対し
て有効に対応することが可能となる。
ルミニウム多層基板中の少なくとも 1層に、信号配線層
と電源層またはグランド層とを混在させて形成している
ため、窒化アルミニウム多層基板の層数を減少させるこ
とができる。また、熱伝導性に優れた窒化アルミニウム
多層基板を使用していると共に、パッケージ構造として
は接続端子を窒化アルミニウム多層基板の半導体チップ
搭載面と反対側の面に設けているため、入出力信号数の
増加への対応やパッケージとしての高放熱性化を達成し
た上で、パッケージを小形化することができる。このよ
うに、パッケージ形状の小形化および多層基板の層数の
減少を図ることによって、パッケージ内配線長を短縮化
することができることから、信号遅延を抑制することが
可能となる。よって、半導体チップの高速動作化に対し
て有効に対応することが可能となる。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１１】図１および図２は、本発明の半導体パッケ
ージの一実施例の構成をそれぞれ示す図である。これら
の図に示す半導体パッケージ１は、窒化アルミニウム多
層基板２の上面に、ＣＭＯＳゲートアレイやＥＣＬゲー
トアレイ用等の半導体チップ３が搭載され、かつ窒化ア
ルミニウム多層基板２の下面側に、接続端子となる入出
力ピン４が接合されて構成されている。この実施例の半
導体パッケージ１は、特に 100個以上の入出力ピン４を
有し、かつ700MHz〜2GHzの範囲のシステムクロック周波
数で使用される場合に好適である。
ージの一実施例の構成をそれぞれ示す図である。これら
の図に示す半導体パッケージ１は、窒化アルミニウム多
層基板２の上面に、ＣＭＯＳゲートアレイやＥＣＬゲー
トアレイ用等の半導体チップ３が搭載され、かつ窒化ア
ルミニウム多層基板２の下面側に、接続端子となる入出
力ピン４が接合されて構成されている。この実施例の半
導体パッケージ１は、特に 100個以上の入出力ピン４を
有し、かつ700MHz〜2GHzの範囲のシステムクロック周波
数で使用される場合に好適である。
【００１２】上記した窒化アルミニウム多層基板２は、
5層の窒化アルミニウム層（２ａ、２ｂ、２ｃ、２ｄ、
２ｅ）を多層一体化することにより構成した多層配線基
板であり、各窒化アルミニウム層上には所定の配線パタ
ーンを有する、後述する内部配線層が設けられている。
このような窒化アルミニウム多層基板２は、例えば基板
自体（各窒化アルミニウム層）と内部配線層等となる導
電性物質とを同時焼成することにより作製される。
5層の窒化アルミニウム層（２ａ、２ｂ、２ｃ、２ｄ、
２ｅ）を多層一体化することにより構成した多層配線基
板であり、各窒化アルミニウム層上には所定の配線パタ
ーンを有する、後述する内部配線層が設けられている。
このような窒化アルミニウム多層基板２は、例えば基板
自体（各窒化アルミニウム層）と内部配線層等となる導
電性物質とを同時焼成することにより作製される。
【００１３】上記窒化アルミニウム多層基板２につい
て、詳細に説明する。最上層の第１の窒化アルミニウム
層２ａ上には、チップ搭載部５と表面配線層６とが、例
えばスパッタ法や蒸着法等の薄膜形成技術によって形成
されている。この表面配線層６は、半導体チップ３との
電気的な接続部となる接続パッドと表面配線部とを有し
ている。接続パッドは、表面配線部の一方の端部に設け
られており、多方の端部は導電性物質が充填されたビア
ホール７に接続されている。
て、詳細に説明する。最上層の第１の窒化アルミニウム
層２ａ上には、チップ搭載部５と表面配線層６とが、例
えばスパッタ法や蒸着法等の薄膜形成技術によって形成
されている。この表面配線層６は、半導体チップ３との
電気的な接続部となる接続パッドと表面配線部とを有し
ている。接続パッドは、表面配線部の一方の端部に設け
られており、多方の端部は導電性物質が充填されたビア
ホール７に接続されている。
【００１４】第２の窒化アルミニウム層２ｂ上には、入
出力信号線の一部を引き回すための所定の配線パターン
を有する第１の信号配線層８が設けられている。この第
１の信号配線層８は、一端部が上記ビアホール７に接続
されており、他端部はビアホール９に接続されている。
この第２の窒化アルミニウム層２ｂ上には、上記第１の
信号配線層８と共に、グランド層９が設けられている。
このグランド層９は、第１の信号配線層８の形成領域を
除いた部分に形成されている。
出力信号線の一部を引き回すための所定の配線パターン
を有する第１の信号配線層８が設けられている。この第
１の信号配線層８は、一端部が上記ビアホール７に接続
されており、他端部はビアホール９に接続されている。
この第２の窒化アルミニウム層２ｂ上には、上記第１の
信号配線層８と共に、グランド層９が設けられている。
このグランド層９は、第１の信号配線層８の形成領域を
除いた部分に形成されている。
【００１５】なお、上記ビアホール１０は、第２、第
３、第４および第５の窒化アルミニウム層２ｂ、２ｃ、
２ｄ、２ｅを介して、窒化アルミニウム多層基板２の下
面まで延設されている。また、第１の信号配線層８で引
き回されていない入出力信号線は、さらにビアホール
（７）により第４の窒化アルミニウム層２ｅまで延設さ
れている。また、上記第２の窒化アルミニウム層２ｂ上
には、第１の信号配線層８とグランド層９とを混在させ
ているため、グランド層９の一部を第１の信号配線層８
中の各信号配線の両側に位置するように形成することに
よって、第１の信号配線層８をコプラナ構造とすること
もできる。このような構造とすることによって、高周波
特性をより一層向上させることができる。
３、第４および第５の窒化アルミニウム層２ｂ、２ｃ、
２ｄ、２ｅを介して、窒化アルミニウム多層基板２の下
面まで延設されている。また、第１の信号配線層８で引
き回されていない入出力信号線は、さらにビアホール
（７）により第４の窒化アルミニウム層２ｅまで延設さ
れている。また、上記第２の窒化アルミニウム層２ｂ上
には、第１の信号配線層８とグランド層９とを混在させ
ているため、グランド層９の一部を第１の信号配線層８
中の各信号配線の両側に位置するように形成することに
よって、第１の信号配線層８をコプラナ構造とすること
もできる。このような構造とすることによって、高周波
特性をより一層向上させることができる。
【００１６】第３の窒化アルミニウム層２ｃ上には、上
記ビアホール７、１０と連続して設けられたビアホール
の形成領域１１を除いて、電源層１２が設けられてい
る。また、第４の窒化アルミニウム層２ｄ上には、残り
の入出力信号線を引き回すための所定の配線パターンを
有する第２の信号配線層１３が設けられている。この第
２の信号配線層１３は、一端部が表面配線部（６）から
第１、第２および第３の窒化アルミニウム層２ａ、２
ｂ、２ｃを介して延設されたビアホール（７）に接続さ
れており、他端部はビアホール１４に接続されている。
このビアホール１４は、第４および第５の窒化アルミニ
ウム層２ｄ、２ｅを介して、窒化アルミニウム多層基板
２の下面まで延設されている。
記ビアホール７、１０と連続して設けられたビアホール
の形成領域１１を除いて、電源層１２が設けられてい
る。また、第４の窒化アルミニウム層２ｄ上には、残り
の入出力信号線を引き回すための所定の配線パターンを
有する第２の信号配線層１３が設けられている。この第
２の信号配線層１３は、一端部が表面配線部（６）から
第１、第２および第３の窒化アルミニウム層２ａ、２
ｂ、２ｃを介して延設されたビアホール（７）に接続さ
れており、他端部はビアホール１４に接続されている。
このビアホール１４は、第４および第５の窒化アルミニ
ウム層２ｄ、２ｅを介して、窒化アルミニウム多層基板
２の下面まで延設されている。
【００１７】第５の窒化アルミニウム層２ｅ上には、上
記入出力信号線（一部電力供給線等を含む）を構成して
いるビアホール７、１０と連続して設けられたビアホー
ルの形成領域１５を除いて、グランド層１６が設けられ
ている。この第５の窒化アルミニウム層２ｅ上には、一
部配線層１７も設けられている。
記入出力信号線（一部電力供給線等を含む）を構成して
いるビアホール７、１０と連続して設けられたビアホー
ルの形成領域１５を除いて、グランド層１６が設けられ
ている。この第５の窒化アルミニウム層２ｅ上には、一
部配線層１７も設けられている。
【００１８】窒化アルミニウム多層基板２の下面側に
は、上記入出力信号線（一部電力供給線等を含む）を構
成しているビアホール１０、１４と電気的に接続された
ランド１８が所定のパターンで形成されている。そし
て、これらランド１８上に接続端子となる入出力ピン４
がそれぞれ接合されている。上記ランド１８は、入出力
ピン４の形成ピッチが1.27mm（50ミル）以下となるよう
に配置することが好ましい。この実施例では、入出力ピ
ン４の形成ピッチが1.27mmとなるように、ランド１８の
形成パターンが設定されている。
は、上記入出力信号線（一部電力供給線等を含む）を構
成しているビアホール１０、１４と電気的に接続された
ランド１８が所定のパターンで形成されている。そし
て、これらランド１８上に接続端子となる入出力ピン４
がそれぞれ接合されている。上記ランド１８は、入出力
ピン４の形成ピッチが1.27mm（50ミル）以下となるよう
に配置することが好ましい。この実施例では、入出力ピ
ン４の形成ピッチが1.27mmとなるように、ランド１８の
形成パターンが設定されている。
【００１９】半導体チップ３は、ボンディングワイヤ１
９を介して表面配線層６の接続パッドと電気的に接続さ
れている。この半導体チップ３は、高熱伝導性のセラミ
ックス製封止部材、例えば窒化アルミニウム焼結体から
なる封止部材２０によって覆われている。すなわち、窒
化アルミニウム製封止部材２０は、コ字状断面の凸状外
縁部２０ａの端面が窒化アルミニウム多層基板２の半導
体チップ搭載面に当接され、かつ凹状部２０ｂ内に半導
体チップ３が収容されるように接合されている。窒化ア
ルミニウム多層基板２と窒化アルミニウム製封止部材２
０との接合は、Pb-Sn 半田、 Au-Sn半田、ガラス等によ
り行われる。ただし、ガラスのような熱伝導性の低い接
合材による場合には、接合層の層厚を 100μm 以下、好
ましくは50μm 以下とすることが望ましい。
９を介して表面配線層６の接続パッドと電気的に接続さ
れている。この半導体チップ３は、高熱伝導性のセラミ
ックス製封止部材、例えば窒化アルミニウム焼結体から
なる封止部材２０によって覆われている。すなわち、窒
化アルミニウム製封止部材２０は、コ字状断面の凸状外
縁部２０ａの端面が窒化アルミニウム多層基板２の半導
体チップ搭載面に当接され、かつ凹状部２０ｂ内に半導
体チップ３が収容されるように接合されている。窒化ア
ルミニウム多層基板２と窒化アルミニウム製封止部材２
０との接合は、Pb-Sn 半田、 Au-Sn半田、ガラス等によ
り行われる。ただし、ガラスのような熱伝導性の低い接
合材による場合には、接合層の層厚を 100μm 以下、好
ましくは50μm 以下とすることが望ましい。
【００２０】この窒化アルミニウム製封止部材２０は、
放熱部材の機能も兼ね備えている。窒化アルミニウム製
封止部材２０の接合部面積は、窒化アルミニウム多層基
板２から窒化アルミニウム製封止部材２０への熱の伝達
状態を直接左右するため、表面配線層６の形成精度や半
導体パッケージ１の許容サイズを考慮した上で、できる
だけ大きく設定することが好ましい。
放熱部材の機能も兼ね備えている。窒化アルミニウム製
封止部材２０の接合部面積は、窒化アルミニウム多層基
板２から窒化アルミニウム製封止部材２０への熱の伝達
状態を直接左右するため、表面配線層６の形成精度や半
導体パッケージ１の許容サイズを考慮した上で、できる
だけ大きく設定することが好ましい。
【００２１】上述した実施例の半導体パッケージ１にお
いては、第２の窒化アルミニウム層２ｂ上に、第１の信
号配線層８とグランド層９とを混在させて形成している
ため、窒化アルミニウム多層基板２の層数を 5層と少な
くした上で、 100以上の入出力信号数への対応が可能と
なっている。
いては、第２の窒化アルミニウム層２ｂ上に、第１の信
号配線層８とグランド層９とを混在させて形成している
ため、窒化アルミニウム多層基板２の層数を 5層と少な
くした上で、 100以上の入出力信号数への対応が可能と
なっている。
【００２２】また、多層配線基板として、熱伝導性に優
れた窒化アルミニウム多層基板２を使用し、かつ入出力
ピン４を窒化アルミニウム多層基板２の下面側に設けて
いるため、 100以上というような入出力信号数への対応
を図った上で、パッケージとしての高放熱性化が達成で
きる。そして、さらには 100以上の入出力信号数への対
応と高放熱性化とを達成した上で、パッケージ形状を小
形化することが可能となる。例えば、上記実施例の半導
体パッケージ１の形状は、25.4mm×25.4mmである。
れた窒化アルミニウム多層基板２を使用し、かつ入出力
ピン４を窒化アルミニウム多層基板２の下面側に設けて
いるため、 100以上というような入出力信号数への対応
を図った上で、パッケージとしての高放熱性化が達成で
きる。そして、さらには 100以上の入出力信号数への対
応と高放熱性化とを達成した上で、パッケージ形状を小
形化することが可能となる。例えば、上記実施例の半導
体パッケージ１の形状は、25.4mm×25.4mmである。
【００２３】このように、多層配線基板の層数を減少さ
せた上で、さらにパッケージ形状の小形化を図ることに
よって、より一層パッケージ内配線長を短縮化すること
が可能となる。よって、信号遅延をより効果的に抑制す
ることができる、700MHz〜2GHzの範囲のシステムクロッ
ク周波数で、半導体パッケージ１を使用する場合におい
て、誤動作等の防止や高速動作への対応が可能となる。
せた上で、さらにパッケージ形状の小形化を図ることに
よって、より一層パッケージ内配線長を短縮化すること
が可能となる。よって、信号遅延をより効果的に抑制す
ることができる、700MHz〜2GHzの範囲のシステムクロッ
ク周波数で、半導体パッケージ１を使用する場合におい
て、誤動作等の防止や高速動作への対応が可能となる。
【００２４】さらに、半導体チップ３を気密封止する封
止部材２０は、高熱伝導性を有していることから、この
封止部材２０側からも半導体チップ３からの熱を放散さ
せることができるため、より一層放熱性を高めることが
できる。
止部材２０は、高熱伝導性を有していることから、この
封止部材２０側からも半導体チップ３からの熱を放散さ
せることができるため、より一層放熱性を高めることが
できる。
【００２５】上述したように、上記実施例の半導体パッ
ケージ１は、小形化および多ピン化が可能である上に高
放熱性を満足し、さらに信号遅延が抑制できると共に、
動作周波数の高周波化による誤動作を防止し得るもので
あると言える。よって、 100個以上の入出力ピン４を有
し、かつ700MHz〜2GHzの範囲のシステムクロック周波数
で使用される場合に好適である。
ケージ１は、小形化および多ピン化が可能である上に高
放熱性を満足し、さらに信号遅延が抑制できると共に、
動作周波数の高周波化による誤動作を防止し得るもので
あると言える。よって、 100個以上の入出力ピン４を有
し、かつ700MHz〜2GHzの範囲のシステムクロック周波数
で使用される場合に好適である。
【００２６】なお、上記実施例では、半導体チップ３を
窒化アルミニウム多層基板２の一主面上に搭載した例に
ついて説明したが、本発明はこれに限定されるものでは
なく、キャビティを有するような半導体パッケージに適
用することも可能である。また、上記実施例は本発明の
半導体パッケージをＰＧＡに適用した例であるが、ＬＧ
Ａ（ランドグリッドアレイ）についても同様な効果が得
られる。
窒化アルミニウム多層基板２の一主面上に搭載した例に
ついて説明したが、本発明はこれに限定されるものでは
なく、キャビティを有するような半導体パッケージに適
用することも可能である。また、上記実施例は本発明の
半導体パッケージをＰＧＡに適用した例であるが、ＬＧ
Ａ（ランドグリッドアレイ）についても同様な効果が得
られる。
【００２７】
【発明の効果】以上説明したように、本発明の半導体パ
ッケージによれば、入出力信号数の増加への対応や高放
熱性化を図った上で、パッケージの小形化および内部配
線長の短縮化が達成でき、高速動作に伴う信号遅延や誤
動作を抑制することが可能となる。よって、半導体チッ
プの高集積化や高速動作化に実用的に対応可能な半導体
パッケージを提供することが可能となる。
ッケージによれば、入出力信号数の増加への対応や高放
熱性化を図った上で、パッケージの小形化および内部配
線長の短縮化が達成でき、高速動作に伴う信号遅延や誤
動作を抑制することが可能となる。よって、半導体チッ
プの高集積化や高速動作化に実用的に対応可能な半導体
パッケージを提供することが可能となる。
【図１】本発明の一実施例の半導体パッケージの構成を
示す断面図である。
示す断面図である。
【図２】図１に示す半導体パッケージに用いた窒化アル
ミニウム多層基板の構造を示す分解斜視図である。
ミニウム多層基板の構造を示す分解斜視図である。
１………半導体パッケージ ２………窒化アルミニウム多層基板 ２ａ、２ｂ、２ｃ、２ｄ、２ｅ……窒化アルミニウム層 ３………半導体チップ ４………入出力ピン ６………表面配線層 ８……第１の信号配線層 ９………グランド層 １２……電源層 １３……第２の信号配線層 １８……ランド ２０……窒化アルミニウム製封止部材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菊池 紀實 神奈川県横浜市鶴見区末広町２の４ 株 式会社東芝 京浜事業所内 (72)発明者 佐藤 孔俊 神奈川県横浜市磯子区新杉田町８番地 株式会社東芝 横浜事業所内 (56)参考文献 特開 平５−144953（ＪＰ，Ａ) 特開 昭60−253295（ＪＰ，Ａ) 特開 平２−181459（ＪＰ，Ａ) 特開 昭57−154861（ＪＰ，Ａ) 特開 昭59−165440（ＪＰ，Ａ) 特開 昭61−225842（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H05K 3/46
Claims (6)
- 【請求項１】 半導体チップが搭載されると共に、該半
導体チップに電気的に接続された配線パターンを有する
窒化アルミニウム多層基板と、 前記配線パターンと電気的に接続されると共に、前記窒
化アルミニウム多層基板の前記半導体チップの搭載面と
反対側の面に設けられた接続端子とを具備し、 前記窒化アルミニウム多層基板中の少なくとも 1層は、
信号配線層と電源層またはグランド層とが混在されてい
ることを特徴とする半導体パッケージ。 - 【請求項２】 請求項１記載の半導体パッケージにおい
て、 前記半導体パッケージは、 100個以上の前記接続端子を
有し、かつ700MHz〜2GHzの範囲のシステムクロック周波
数で使用されることを特徴とする半導体パッケージ。 - 【請求項３】 請求項１記載の半導体パッケージにおい
て、 前記窒化アルミニウム多層基板は、 5層以下の窒化アル
ミニウム層を有することを特徴とする半導体パッケー
ジ。 - 【請求項４】 請求項１記載の半導体パッケージにおい
て、 前記窒化アルミニウム多層基板の前記半導体チップの搭
載面側には、高熱伝導性セラミックス封止部材が該半導
体チップを封止するように接合されていることを特徴と
する半導体パッケージ。 - 【請求項５】 請求項１記載の半導体パッケージにおい
て、 前記接続端子は、形成ピッチが1.27mm以下となるように
配置されていることを特徴とする半導体パッケージ。 - 【請求項６】 請求項１記載の半導体パッケージにおい
て、 前記窒化アルミニウム多層基板中の少なくとも 1層は、
信号配線間にグランド層が囲まれたコプラナ構造である
ことを特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30692492A JP3074077B2 (ja) | 1992-11-17 | 1992-11-17 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30692492A JP3074077B2 (ja) | 1992-11-17 | 1992-11-17 | 半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06163740A JPH06163740A (ja) | 1994-06-10 |
| JP3074077B2 true JP3074077B2 (ja) | 2000-08-07 |
Family
ID=17962916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30692492A Expired - Lifetime JP3074077B2 (ja) | 1992-11-17 | 1992-11-17 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3074077B2 (ja) |
-
1992
- 1992-11-17 JP JP30692492A patent/JP3074077B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06163740A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970000218B1 (ko) | 반도체 패키지 | |
| US5825628A (en) | Electronic package with enhanced pad design | |
| US6218731B1 (en) | Tiny ball grid array package | |
| KR100283636B1 (ko) | 반도체패키지및반도체실장부품 | |
| US6020637A (en) | Ball grid array semiconductor package | |
| US5717249A (en) | RF power amplifying circuit device | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| KR100186816B1 (ko) | 반도체용 패키지 | |
| US6323065B1 (en) | Methods for manufacturing ball grid array assembly semiconductor packages | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| KR100248035B1 (ko) | 반도체 패키지 | |
| JP3253154B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| JP3074077B2 (ja) | 半導体パッケージ | |
| JP3112583B2 (ja) | 半導体パッケージ | |
| KR20040063784A (ko) | 반도체장치 | |
| JP3093278B2 (ja) | 向上したパッド設計による電子パッケージ | |
| JP2501278B2 (ja) | 半導体パッケ―ジ | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JPH0897336A (ja) | 半導体装置 | |
| JP3022738B2 (ja) | マルチチップモジュール | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JPS6079763A (ja) | 半導体装置 | |
| JP3290754B2 (ja) | 半導体搭載用多層基板 | |
| JPH0917906A (ja) | 半導体用パッケージ | |
| JPS6336687Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000523 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080602 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080602 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 13 |