JP3093278B2 - 向上したパッド設計による電子パッケージ - Google Patents

向上したパッド設計による電子パッケージ

Info

Publication number
JP3093278B2
JP3093278B2 JP09514072A JP51407297A JP3093278B2 JP 3093278 B2 JP3093278 B2 JP 3093278B2 JP 09514072 A JP09514072 A JP 09514072A JP 51407297 A JP51407297 A JP 51407297A JP 3093278 B2 JP3093278 B2 JP 3093278B2
Authority
JP
Japan
Prior art keywords
parts
electronic package
substrate
layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09514072A
Other languages
English (en)
Other versions
JPH11508409A (ja
Inventor
カルベッリ、フランチェスコ
オッジョーニ、ステファノ
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH11508409A publication Critical patent/JPH11508409A/ja
Application granted granted Critical
Publication of JP3093278B2 publication Critical patent/JP3093278B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は電子パッケージに関するものであり、詳し
く、しかし、排他的ではなく云えば、基板及び少なくと
も１つのデバイスを含み、前記少なくとも１つのデバイ
スの各々が、前記基板の表面上に設けられた導電性のパ
ッドによって前記基板に取り付けられるという電子パッ
ケージに関するものである。
背景技術 一般に、電子パッケージは、１つ又は複数のアクティ
ブ・デバイスを有する回路化された基板を含んでいる。
１つのデバイスしか含まないパッケージはシングル・チ
ップ・モジュール（SCM）として知られており、一方、
複数のデバイスを含むパッケージはマルチ・チップ・モ
ジュール（MCM）と呼ばれる。膠のような接着剤の使用
は、デバイスを基板に取り付けるための電子パッケージ
ング・アプリケーション、特に、ボール・グリッド・ア
レイ（BGA）パッケージでは一般的である。
BGAパッケージは、電子パッケージング産業における
極めて最近の開発成果であり、カッド・フラット・パッ
ク（QFP）のような現在の製品に取って代わるものであ
る。主な相違点は、第２レベル・アタッチメントとも呼
ばれるプリント回路板（PCB）に対する接続方式であ
る。それは、プラスチック・コンポーネント本体におけ
る周辺のコーナに沿って設けられた金属製のリードに代
わって、共晶の錫・鉛合金ボールを基板の下側にマトリ
クス・レイアウトで配置することによって形成される。
BGA及びQFPは、“Circuits Assembly（USA）−Vol.6,N
o.3 March 1995 Pag.38−40に開示されている。
各デバイスは、基板の上側表面上に設けられた導電性
パッドによって基板に取り付けられるのが一般的であ
る。なお、その導電性パッドは対応する取り付けられた
デバイスよりも一般にはわずかい大きい。これらのパッ
ドは接着剤との良好な互換性を与える。更に、それら
は、導通によるデバイスの裏側から基板への熱伝達を或
程度促進する。
従来技術の欠点は、各パッドが、配線され得ない基板
の上側表面上の無駄な大きな領域を生じさせ、従って、
接続線の経路設定のためにその領域を全く利用すること
ができないということである。この問題は、配線に利用
し得ない無駄な領域がデバイスの数だけ倍されなければ
ならないマルチ・チップ・モジュールにおいて特に重大
である。この問題は、電子パッケージの大きさを増大さ
せるか、或いは、同じ基板上に実装されるデバイスの数
を減少させるものであり、同じアプリケーションに対し
て必要なモジュールの数を増大させることになる。
電子パッケージの配線可能度を高めるためには、現在
の方法は、パッドを犠牲にするというもの及び基盤の自
由領域を配線のために使用するというものである。しか
し、この解決方法は、一般的に0.5W以下の熱散逸の値を
持ったパッケージ、特に、有機基板におけるパッケージ
のサーマル・パフォーマンスの低下を生じさせる。別の
方法は、原材料及びテクノロジをセラミック・キャリア
のような更に導電性の高いものに変更することによって
或いはそれの層の数を増大させることによって基板を修
正するためのものであるが、両方の解決策とも、更に高
価であり、パッケージ全体のコストを増加させる。
もう１つの問題は、これらのモジュールが、他の電子
的コンポーネントのように、アプリケーション・ボード
・レベルにおける信号ノイズ又はモジュール基板におけ
る信号ノイズを減少させるためにコンデンサによって減
結合される必要があるということである。
信号ノイズの最適化は、通常、アクティブ・デバイス
にできるだけ近接してコンデンサの電源及び接地と共に
ブリッジを形成し処理される。これらのコンデンサがパ
ッケージ・レベルで搭載される時、それらは特定の配線
パターンを必要とし、回路のために利用可能な既に小さ
い領域を満たしてしまい、従って、モジュール全体の大
きさを拡大する。それとは対照的に、モジュールが存在
するマザー・ボード上にコンデンサがアセンブルされる
時、それらは辛うじて受容し得るノイズ減少レベルを与
えることが非常に多い。
発明の開示 従来技術の上記欠点は本発明によって克服される。従
って、本発明は、前記パッドが複数の接触してないパー
ツによって構成されることを特徴とする上記のような電
子パッケージを提供する。
この解決方法は、上記の問題を共に解決することを可
能にする。特に、それは、基板の最上層の電気的配線可
能度を高めること及び電子パッケージにおける電気的信
号のノイズ・レベルの減少を増すことを可能にする。
この提案される解決方法は既存の材料と完全に互換性
があり、それらの特性に影響を与えるものではない。そ
れは安価であり、極めて容易に実施し得るものである。
更に、本発明に関連したパッケージング方法は、その産
業分野で使用される現在のプロセス及び関連の機器と完
全に互換性のあるものである。
これらの利点は、パッケージ全体の熱散逸を低下させ
ることなく本発明によって得られる。全パッド金属の表
面とこの提案されたものとの間の相違によって得られる
デルタ熱散逸機能は無視し得る程度のものである。
本発明の特定の実施例では、前記複数のパーツは前記
基板の配線可能な領域によって分離される。
隣接するパーツの各カップル相互間のこの自由領域は
接続線の経路設定のための１つ又は複数の配線チャネル
を提供し、それによって、そのパッケージの利用可能な
領域又は全体的な大きさに関する基板の配線可能度を増
加させる。従って、本発明の実施例は、特定のアプリケ
ーションのための必要な電子パッケージの大きさを減少
させることに関連する。別の見方をすれば、それは、更
に多くのデバイスが同じアプリケーション上に導入され
ることを可能にし、同じアプリケーションに対して必要
なモジュールの数を減少させる。
望ましくは、上記デバイスは４つのコーナを含み、上
記パッドは４つのパーツによって構成され、上記配線可
能な領域は前記コーナから伸びる十字形の形状を有す
る。
この形状は、信号密度がコーナにおいて非常に増大す
るので特に有利である。従って、そのデバイスのコーナ
から始まる配線チャネルは配線ファン・アウトを更に容
易なものにする。
１つの有利な実施例では、上記電子パッケージはマル
チ・チップ・モジュールである。複数のデバイスを含む
パッケージでは、この提案されたパッド・デザインはパ
ッケージ全体のコスト及びパフォーマンスに関して最大
の効果を得る。
本発明のもう１つの特定な実施例では、前記パーツの
うちの少なくとも第１のパーツは接地電位に接続され、
前記パーツのうちの少なくとも第２のパーツは電源電位
に接続される。前記第１のパーツ及び第２のパーツは減
結合コンデンサによって相互に接続される。
この解決方法は良好なデバイス減結合作用を提供す
る。それは、アクティブ・デバイスに非常に近接してコ
ンデンサの電源及び接地と共にブリッジ結合して電気的
パフォーマンスに対する信号ノイズの減少を可能にす
る。更に、この解決方法は基板上の利用可能な領域を専
用の回路でもって満たすものではない。
望ましくは、前記基板は、前記パーツの少なくとも１
つに接続された少なくとも１つの導電性ホールを含む。
本発明のこの実施例は、パッケージ熱散逸を増大させ
てこの電子パッケージング・テクノロジの適用性をより
広い範囲のアプリケーションに拡張する。
有利なことに、その電子パッケージは、前記基板の更
なる表面に設けられた更なるパッドを含み、前記更なる
パッドは接触してない複数の更なるパーツによって構成
され、前記更なるパーツの少なくとも１つは前記ホール
の少なくとも１つによって前記パーツのうちの対応する
１つに接続される。
その結果生じたパスは、全体的なパッケージング熱パ
フォーマンスを増大させ且つデバイスに対する熱散逸率
を非常に効果的に管理する助けとなる熱散逸解決法であ
る。その結果は、マザーボードに容易に散逸可能な、一
般的に云われる熱の拡散である。
本発明の特に有利な実施例では、前記基板は接地層及
び電源層を含み、前記第１パーツは前記ホールのうちの
第１ホールによって前記接地層に接続され、前記第２パ
ーツは前記ホールのうちの第２ホールによって前記電源
層に接続される。
この実施例では、減結合コンデンサへの接続は、内部
層からその積層の最上面までの接続を推進するために
は、その穿孔されたホールの他に余分な配線を必要とす
ることなく、ヴァイア・オン・パッド（via on pad
s）設計を通して達成可能である。それらのコンデンサ
はデバイスに近接してアセンブルされて、デバイスの電
気的パフォーマンスを高め、理想的なデバイス減結合を
可能にする。
更に、この接続は金属の接地層及び電源層を通してパ
ッケージの熱散逸率を高め、マザーボード・インターフ
ェースへのすべての接地モジュール接続まで熱散逸率を
拡張する。
本発明の更に有利な実施例では、前記第１パーツは前
記更なるパーツのうちの対応する第１パーツによって前
記接地電位に接続され、前記第２パーツは前記更なるパ
ーツのうちの対応する第１パーツによって前記電源電位
に接続される。
基板の底面に設けられたこれらの更なるパーツは、接
続のためのホールを穿孔することを必要とせずに、同じ
サイドに存在する接着パッドへの非常に短い接続を提供
する。これらの接続パッドは、その結果として非常に低
い抵抗値を生じることによってマルチ・アクセス・ポイ
ントを提供する。
本発明を実施するためには、QFP、BGA、或いは、SCM
又はMCMのいずれかのような種々のタイプの電子パッケ
ージが使用可能である。一般には、前記電子パッケージ
はBGAである。
次に、添付図面を参照して、本発明の種々な実施例を
詳細に説明することにする。
図面の簡単な説明 第１図は、従来技術による電子パッケージである。
第２図は、本発明の実施例による電子パッケージを示
す。
第３図は、熱散逸を増大させる電子パッケージであ
る。
第4a図及び第4b図は、デバイス減結合を有する電子パ
ッケージを示す。
第５図は、デバイス減結合を有する更なる電子パッケ
ージを示す。
発明を実施するための最良の形態 図面、特に、第１図を参照すると、従来技術による電
子パッケージの断面図が示される。その図は、特に、接
着層によって回路化された基板120に取り付けられたデ
バイス110を含むBGA100を示す。基板120は、それの底面
側に、マトリクス・レイアウトで配列された複数の接続
ボール又はバンプ130を設けられる。その接続ボール130
は、一般には、錫・鉛合金のような共晶ハンダである。
これらのボール130は、BGAパッケージをプリント回路ボ
ード（図示されていない）に接続するために使用され
る。プラスチック・ボール・グリッド・アレイ（PBG
A）、セラミック・ボール・グリッド・アレイ（CBG
A）、及びテープ・ボール・グリッド・アレイ（TBGA）
のような種々のタイプのBGAが利用可能である。なお、
それらの主たる相違点は基板材料のタイプである。
デバイス110は、基板120の最上面に設けられた導電性
パッド140によって基板120に取り付けられる。この領域
は、通常、デバイス110よりもわずかに大きく、接着剤
との良好な互換性を可能にし、デバイス110の背後から
基板120への伝導による熱伝達を促進する。
デバイス110は、サーモソニック・ワイヤ・ボンディ
ング方式でもって、ワイヤ150により基板120上の電気的
回路に配線される。しかる後、そのアセンブリはプラス
チック樹脂160でもって被覆される。
次に、第２図を参照すると、本発明の実施例による電
子パッケージの平面図が示される。この図は、デバイス
110が基板120に取り付けられた状態におけるBGA200を示
す。
基板120は、プラスチック材料、ファイバグラス・ラ
ミネート、セラミック、ポリイミド、アルミナのような
種々の材料でもって実現可能である。特に、極最近開発
された電子パッケージング・テクノロジは、ラミネート
されたエポキシ織りファイバ・グラス・シートの多層構
造より成る有機基板を使用するものである。その有機の
定義は、これらのラミネートを形成するために使用され
るエポキシ樹脂コンパウンド（有機化学）に由来する。
デバイス110は、一般には、シリコン、ゲルマニウ
ム、又はガリウム砒化物から作られたチップ又はアクテ
ィブ・デバイスである。一般に、このデバイスは方形、
特に、正方形として形成される。デバイス110は、通
常、接着剤層によって基板120に取り付けられる。接着
剤はサーモ・プラスチック性又は熱硬化性のものでよ
い。一般には、それは、良好な熱散逸を得るために銀粒
子を充填されたエポキシ接着剤である。
デバイス110は、基板120の最上面に設けられた導電性
のパッドによって基板120に取り付けられる。このパッ
ドは、接着剤との良好な互換性を持ち、デバイス110の
背後から基板120への熱伝達を伝導によって促進するも
のであり、通常、金属材料から作られ、一般には、銅又
はニッケル及び金メッキされた銅から作られる。
本発明の図示の実施例では、パッドは、相互に接触し
てない複数のパーツ212−218によって構成され、従っ
て、そのパッドにおける隣接したパーツの各カップルは
基板120の自由領域によって分離される。１つ又は複数
の絶縁チャネル222−228がそのパッドに、特に、デバイ
ス110の範囲を越えて与えられる。図の示されたチャネ
ル222−228は、それらが接続線の経路設定のための配線
チャネルとして使用されるように十分に幅広いものであ
り、それによって、パッケージの利用可能領域又は全体
の大きさに関する基板の配線可能度を高めている。一般
的には、配線チャネル222−228は、各チャネルに対して
４ライン・100μｍ幅（100μｍスペース）又は６ライン
・75μｍ幅（75μｍスペース）を描くことを可能にす
る。このパッドのデザインが、特定のアプリケーション
にのための必要な電子パッケージの大きさを縮小するこ
とに関連することは当業者には明らかであろう。対照的
に、それは、多数のデバイスが同じ基板上に設置される
ことを可能にし、従って、同じアプリケーションのため
に必要なモジュールの数を少なくすることを可能にす
る。この提案された解決方法は既存の材料との十分な互
換性があるものであり、しかもそれらの特性に影響を与
えるものではない。それは安価であり、極めて容易に実
施できるものである。更に、本発明と関連したパッケー
ジング方法は、その産業分野で使用される現在のプロセ
ス及び関連の装置と十分に互換性がある。パッド金属の
全表面とこの提案されたデザインとの間の差によって駆
動されるデルタ熱散逸機能が無視し得るものであること
は留意されるべきことである。
本発明の好適な実施例では、パッドは４つの部分に分
離される。第２図に示された実施例では、パッドは、マ
ルタ十字を想起させる形状に対応した４つの異なる領域
又はアイランド212−218に分離されている。４つの配置
チャネル222−228の各々がデバイス10の対応するコーナ
からそれの中心領域に延びている。中心領域は一方つの
チャネルから他方のチャネルへの配線、或いは、多層基
板の場合には、管（ブラインド又はスルー）を通して内
部層への配線を経路設定するために使用可能である。こ
の形状は、デバイス110へ搬送されるべき信号の密度が
コーナにおいて高くなるので特に有利である。従って、
デバイス110のコーナから始まる配線チャネルは、デバ
イス110からのファン・アウトを容易にする。
マルチ・チップ・モジュールのような複数のデバイス
を含む電子パッケージにこのパッド・デザインが適用可
能であることは当業者には明らかであろう。各デバイス
が１つの対応するパッドによって基板に取り付けられ
る。各パッドは、基板の自由領域によって分離されて接
触しない複数のパーツに分けられ、それによって、配線
のために利用可能な１つ又は複数の絶縁チャネルを提供
する。本発明による解決方法は、この提案されたパッド
・デザインがパッケージ全体のコスト及びパフォーマン
スに関して最大の効果を得るというマルチ・チップ・モ
ジュールにおいて特に有益であることに留意すべきであ
る。
次に、第３図を参照すると、熱散逸が増大する電子パ
ッケージの断面図が示される。
BGA300は、基板310に取り付けられたデバイス110を含
む。本発明のこの図示の実施例では、基板310は、一般
にはマルチ・チップ・モジュールにおいて使用される複
数の層312−318を含む多層構造である。
デバイス110は、上記の導電性のパッドによって基板3
10に取り付けられる。特に、その図では、個別のパーツ
218、216、及び214を見ることができる。前述のよう
に、全パッド金属の表面とこの提案されたデザインとの
間の相違点によって生じるデルタ熱散逸機能は無視し得
るものである。
しかし、導電性のパッドが使用される時でも、これら
の電子パッケージの熱散逸は基板の劣悪な熱伝導特性に
よって制限される。この問題は、この電子パッケージン
グ・テクノロジを広範囲のアプリケーションに拡張する
ことの可能性に対して厳密な制限、一般には、1.3Wを設
定する。
パッケージ熱管理を増大させるために、本発明の図示
の実施例では、基板310は、基板310の最上面に設けられ
たパッドに接続された少なくとも１つの導電性のホー
ル、一般には、穿孔されそして金属処理されたホールを
含む。この実施例では、熱導管326がパーツ216に接続さ
れ、一方、熱導管328がパーツ218に接続される。これら
の熱導管は、更に、同じ基板310の底面に設けられた更
なるパッドに接続可能である。好適な実施例では、この
更なるパッドは基板310の最上面設けられたパッドと同
じ形状を有する。特に、それは複数の個別のパーツ334
−338を含む。図示のパッケージ300では、例えば、熱導
管326は基板310の最上面におけるパーツ216を底面にお
ける対応するパーツ336に接続し、熱導管328はパーツ21
8を対応するパーツ338に接続する。
基板310の底面側における更なるパッドは、そのBGAパ
ッケージをプリント回路板（図示されていない）に接続
するために使用される共晶ボール130に接続される。そ
の結果、ボール130の全アレイによってマザー・ボード
に散逸される熱の一般的な拡散を生じる。そこで、この
熱散逸パスは、一般的には約2Wである熱散逸値によって
全体のパッケージング熱パフォーマンスを高める。
図示された実施例では、多層基板310は接地（GND）層
342及び電源（VCC）層344を含む。熱導管326及び328はG
ND層342及びVCC層344に接続される。一般に、GND層342
及びVCC層344の両方とも完全な金属面であり、それらは
パッケージ300の熱散逸率をもう一度高めようとするこ
とに留意すべきである。更に、GND層342への接続は、マ
ザー・ボード・インターフェースへのすべてのGNDモジ
ュール接続まで熱散逸率を拡張する。
第4a図及び第4b図を参照すると、デバイス減結合を持
った電子パッケージが示される。
特に、第4a図に関しては、BGA400の平面図が示され
る。BGA400は、前述した導電性のパッドによって基板12
0に取り付けられたデバイス110を含む。特に、そのパッ
ドは４つの異なるパーツ212−218に分離されている。
良好なデバイス減結合アクションを提供するために、
パーツ216のようなそのパッドの少なくとも第１パーツ
が接地電位に接続され、一方、パーツ218のような少な
くとも第２パーツが電源電位に接続される。その２つの
パーツ216及び218は減結合コンデンサ410によって相互
に接続される。本発明の好適な実施例では、４つのパー
ツ212−218は異なる電位GND及びVCC（図示されてない）
におけるインターフェーシング・カップルとして接続さ
れる。図示に例では、コンデンサへの接続は、そのパッ
ドの各パーツから対応するコンデンサに延びる線を通し
て得られる。この解決方法が電気的パフォーマンスに対
する信号雑音レベルの減少を与えることに留意すべきで
ある。たとえこれらのパーツ212−218が配線し得ない狭
い領域によって分離されていても、この減結合アクショ
ンを得ることが可能であることは当業者には明らかであ
ろう。しかし、本発明の好適な実施例では、これらのパ
ーツ212−218は、上述の配線チャネルを提供するに十分
な広い領域によって分離される。
第4b図の断面図に示されるように、基板120の最上面
におけるパッドは、基板120の底面に設けられた更なる
パッドに接続される。詳しく云えば、パーツ216は導電
性のホール326によって更なるパーツ336に接続され、パ
ーツ218はもう１つのホール328を介してもう１つの更な
るパッド338に接続される。基板120の底面に設けられた
これらの更なるパーツは、それらの接続のための穿孔ホ
ールを必要とすることなく、同じ側に存在する接着パッ
ド（VCC及びGND）への非常に短い接続を提供する。２つ
の領域GND及びVCCに位置付けられた接続ボールは、結果
として非常に低い抵抗値を生じるマルチ・アクセス・ポ
イントである。
第５図には、デバイス減結合を持った電子パッケージ
の更なる実施例が示される。
BGA500は、接地層342及び電源層344を含む多層構造体
である。金属処理されたホール326が導電性パッドのパ
ーツ216に接続され、一方、ホール328がそれのパーツ21
8に接続される。
第５図の特定の有利な実施例では、異なる電位GND及
びVCCにおけるインターフェーシング・カップルとして
の接続が、パッドの各パーツの熱導管をVCC又はGNDへの
接続として使用して、及びそのデバイスに近接してアセ
ンブルされたコンデンサを使用して、同じチップ・キャ
リアにおいて得られる。図示の例では、パーツ216がホ
ール326によって接地層342に接続され、パーツ218がホ
ール328によって電源層344に接続される。
コンデンサ510への接続は更なる金属処理されたホー
ルを通して得られる。詳しく云えば、コンデンサ510
は、ホール520によって接地層342に接続され、もう１つ
のホール530によって電源層344に接続される。本発明の
この実施例は、内部の層（VCC又はGND）からそのラミネ
ートの最上面までの接続を推進するために、穿孔された
ホール以外に余分な配線を必要とすることなく、理想的
なデバイス減結合を可能にしてデバイスの電気的パフォ
ーマンスを高めている。
フロントページの続き (56)参考文献 特開 平６−342853（ＪＰ，Ａ) 特開 昭51−66478（ＪＰ，Ａ) 特開 平７−312404（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】基板（310）及び少なくとも１つのデバイ
    ス（110）を含み、前記少なくとも１つのデバイス（11
    0）が前記基板（310）の一方の表面に設けられた導電性
    のパッドによって前記基板（310）に取り付けられる電
    子パッケージ（300）にして、 前記パッドは同一平面上に接触してないで存在する複数
    のパーツ（212−218）に分割され、該パーツのそれぞれ
    に前記デバイスは固定され、 前記基板（310）は、他方の表面に設けられた同一平面
    上に接触してないで存在する複数のパーツ（334−338）
    に分割された更なるパッドと、前記一方の表面に設けら
    れたパーツ（212−218）に接続された複数の導電性のホ
    ールと、その内部に存在する接地層（342）及び電源層
    （344）とを含み、 前記ホールのうちの第１のホール（326）は、前記一方
    の表面に設けられた第１のパーツ（216）を前記接地層
    （342）及び前記他方の表面に設けられたパーツの少な
    くとも１つ（336）に接続し、 前記ホールのうちの第２のホール（328）は、前記一方
    の表面に設けられた第２のパーツ（218）を前記電源層
    （344）及び前記他方の表面に設けられたパーツの少な
    くとも１つ（338）に接続し、 前記デバイスから前記電源層、前記接地層、及び前記他
    方の表面に設けられたパーツへの熱散逸が強化される電
    子パッケージ（300）。
  2. 【請求項２】前記一方の表面に設けられたパーツの少な
    くとも１つ複数のパーツ（212−218）は、前記基板（12
    0）の配線可能な領域（222−228）によって分離される
    ことを特徴とする請求の範囲第１項に記載の電子パッケ
    ージ（200）。
  3. 【請求項３】前記デバイス（110）は４つのコーナを含
    み、 前記パッドは同一平面上に接触してないで存在する４つ
    のパーツ（212−218）によって構成され、 前記配線可能な領域（222−228）は前記コーナから延び
    る十字形を有することを特徴とする請求の範囲第２項に
    記載の電子パッケージ（200）。
  4. 【請求項４】前記電子パッケージはマルチ・チップ・モ
    ジュールであることを特徴とする請求の範囲第１項乃至
    第３項の何れかに記載の電子パッケージ（200）。
  5. 【請求項５】前記パーツのうちの少なくとも第１のパー
    ツ（216）は接地電位に接続され、 前記パーツのうちの少なくとも第２のパーツ（218）は
    電源電位に接続され、 前記第１のパーツ（216）及び前記第２のパーツ（218）
    は減結合コンデンサ（410）によって相互に接続される ことを特徴とする請求の範囲第１項乃至第４項のいずれ
    かに記載の電子パッケージ（400）。
  6. 【請求項６】前記他方の表面に設けられた更なる導電性
    パッドは共晶ボール（130）のアレイを結合し、該共晶
    ボールを介してマザーボードに前記結合されることによ
    り、熱散逸を更に増強された請求の範囲第１項に記載の
    電子パッケージ（500）。
  7. 【請求項７】前記電子パッケージはBGAであることを特
    徴とする請求の範囲６項のいずれかに記載の電子パッケ
    ージ。
JP09514072A 1995-10-04 1996-10-03 向上したパッド設計による電子パッケージ Expired - Fee Related JP3093278B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IT95/00161 1995-10-04
IT9500161 1995-10-04
PCT/GB1996/002420 WO1997013275A1 (en) 1995-10-04 1996-10-03 Electronic package with enhanced pad design

Publications (2)

Publication Number Publication Date
JPH11508409A JPH11508409A (ja) 1999-07-21
JP3093278B2 true JP3093278B2 (ja) 2000-10-03

Family

ID=11332480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09514072A Expired - Fee Related JP3093278B2 (ja) 1995-10-04 1996-10-03 向上したパッド設計による電子パッケージ

Country Status (5)

Country Link
EP (1) EP0853817A1 (ja)
JP (1) JP3093278B2 (ja)
KR (1) KR100276858B1 (ja)
TW (1) TW299564B (ja)
WO (1) WO1997013275A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09175399A (ja) * 1995-12-28 1997-07-08 Motohiro Seisakusho:Kk コンテナなどの運搬車

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100469911B1 (ko) * 1997-12-31 2005-07-07 주식회사 하이닉스반도체 레저바르커패시터의배열방법
JP2004214657A (ja) 2003-01-07 2004-07-29 Internatl Business Mach Corp <Ibm> プリント回路板製造用水溶性保護ペースト
JP5954013B2 (ja) 2012-07-18 2016-07-20 日亜化学工業株式会社 半導体素子実装部材及び半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4595945A (en) * 1983-10-21 1986-06-17 At&T Bell Laboratories Plastic package with lead frame crossunder
JPS63245952A (ja) * 1987-04-01 1988-10-13 Hitachi Ltd マルチチップモジュ−ル構造体
EP0382203B1 (en) * 1989-02-10 1995-04-26 Fujitsu Limited Ceramic package type semiconductor device and method of assembling the same
JPH0422162A (ja) * 1990-05-17 1992-01-27 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
JPH0494565A (ja) * 1990-08-10 1992-03-26 Toshiba Corp 半導体装置
JPH04139864A (ja) * 1990-10-01 1992-05-13 Seiko Epson Corp 半導体装置
JP2501953B2 (ja) * 1991-01-18 1996-05-29 株式会社東芝 半導体装置
US5258648A (en) * 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09175399A (ja) * 1995-12-28 1997-07-08 Motohiro Seisakusho:Kk コンテナなどの運搬車

Also Published As

Publication number Publication date
JPH11508409A (ja) 1999-07-21
TW299564B (ja) 1997-03-01
KR19990064001A (ko) 1999-07-26
KR100276858B1 (ko) 2001-01-15
EP0853817A1 (en) 1998-07-22
WO1997013275A1 (en) 1997-04-10

Similar Documents

Publication Publication Date Title
US5825628A (en) Electronic package with enhanced pad design
US6477046B1 (en) Ball grid array package and method using enhanced power and ground distribution circuitry
US6326696B1 (en) Electronic package with interconnected chips
US6218731B1 (en) Tiny ball grid array package
JP3762844B2 (ja) 対向マルチチップ用パッケージ
JP3239909B2 (ja) 積層可能な三次元マルチチップ半導体デバイスとその製法
JP3110922B2 (ja) マルチチップ・モジュール
US6369443B1 (en) Semiconductor device with stacked vias
JP2003110084A (ja) 半導体装置
JP2003060153A (ja) 半導体パッケージ
JPH1070232A (ja) チップ・スタックおよびコンデンサ取付の配置
US5500555A (en) Multi-layer semiconductor package substrate with thermally-conductive prepeg layer
JP3312611B2 (ja) フィルムキャリア型半導体装置
JP3093278B2 (ja) 向上したパッド設計による電子パッケージ
US20030064584A1 (en) Chip package enabling increased input/output density
JP2012248877A (ja) 低速および高速信号経路を有する半導体パッケージ
JP3024596B2 (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置
JPH08130288A (ja) 半導体装置
JP3418759B2 (ja) 半導体パッケージ
JPH10256413A (ja) 半導体パッケージ
JP2000323627A (ja) フィルムキャリア型半導体装置
JPH04184962A (ja) 半導体集積回路装置
JP2831864B2 (ja) 半導体パッケージ及びその製造方法
JP3238906B2 (ja) 半導体装置
JP3074077B2 (ja) 半導体パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees