JPH11508409A - 向上したパッド設計による電子パッケージ - Google Patents

Abstract

(57)【要約】 本発明の電子パッケージ（４００）、特に、ＢＧＡは、回路化された基板（１２０）と、その基板の表面に設けられた対応する導電性パッドによってその基板上に取り付けられた１つ又は複数のデバイスとを含む。各導電性パッドは、接触していない複数のパーツ（２１２−２１８）として分離される。そのようなパーツ（２１２−２１８）は基板（１２０）の配線可能な領域によって分離され、それによって、１つ又は複数の配線チャネルを提供することができる。更に、同じパーツ（２１２−２１８）が異なる電位（接地及び電源）におけるインターフェーシング・カップルとして接続可能であり、コンデンサ（４１０）によって相互に減結合可能である。接地及び電源への接続は基板（１２０）と通して設けられた金属処理されたホールによって得られる。

Description

【発明の詳細な説明】 向上したパッド設計による電子パッケージ 技術分野 本発明は電子パッケージに関するものであり、詳しく、しかし、排他的ではな く云えば、基板及び少なくとも１つのデバイスを含み、前記少なくとも１つのデ バイスの各々が、前記基板の表面上に設けられた導電性のパッドによって前記基 板に取り付けられるという電子パッケージに関するものである。 背景技術 一般に、電子パッケージは、１つ又は複数のアクティブ・デバイスを有する回 路化された基板を含んでいる。１つのデバイスしか含まないパッケージはシング ル・チップ・モジュール（ＳＣＭ）として知られており、一方、複数のデバイス を含むパッケージはマルチ・チップ・モジュール（ＭＣＭ）と呼ばれる。膠のよ うな接着剤の使用は、デバイスを基板に取り付けるための電子パッケージング・ アプリケーション、特に、ボール・グリッド・アレイ（ＢＧＡ）パッケージでは 一般的である。 ＢＧＡパッケージは、電子パッケージング産業における極めて最近の開発成果 であり、カッド・フラット・パック（Ｑ ＦＰ）のような現在の製品に取って代わるものである。主な相違点は、第２レベ ル・アタッチメントとも呼ばれるプリント回路板（ＰＣＢ）に対する接続方式で ある。それは、プラスチック・コンポーネント本体における周辺のコーナに沿っ て設けられた金属製のリードに代わって、共晶の錫・鉛合金ボールを基板の下側 にマトリクス・レイアウトで配置することによって形成される。ＢＧＡ及びＱＦ Ｐは、”Circuits Assembly（USA）‐Vol.6，No.3 March 1995 Pag.38-40に開示 されている。 各デバイスは、基板の上側表面上に設けられた導電性パッドによって基板に取 り付けられるのが一般的である。なお、その導電性パッドは対応する取り付けら れたデバイスよりも一般にはわずかい大きい。これらのパッドは接着剤との良好 な互換性を与える。更に、それらは、導通によるデバイスの裏側から基板への熱 伝達を或程度促進する。 従来技術の欠点は、各パッドが、配線され得ない基板の上側表面上の無駄な大 きな領域を生じさせ、従って、接続線の経路設定のためにその領域を全く利用す ることができないということである。この問題は、配線に利用し得ない無駄な領 域がデバイスの数だけ倍されなければならないマルチ・チップ・モジュールにお いて特に重大である。この問題は、電子パッケージの大きさを増大させるか、或 いは、同じ基板上に実装されるデバイスの数を減少させるものであり、同じアプ リケーションに対して必要なモジュールの数を増大させるこ とになる。 電子パッケージの配線可能度を高めるためには、現在の方法は、パッドを犠牲 にするというもの及び基盤の自由領域を配線のために使用するというものである 。しかし、この解決方法は、一般的に０.５Ｗ以下の熱散逸の値を持ったパッケ ージ、特に、有機基板におけるパッケージのサーマル・パフォーマンスの低下を 生じさせる。別の方法は、原材料及びテクノロジをセラミック・キャリアのよう な更に導電性の高いものに変更することによって或いはそれの層の数を増大させ ることによって基板を修正するためのものであるが、両方の解決策とも、更に高 価であり、パッケージ全体のコストを増加させる。 もう１つの問題は、これらのモジュールが、他の電子的コンポーネントのよう に、アプリケーション・ボード・レベルにおける信号ノイズ又はモジュール基板 における信号ノイズを減少させるためにコンデンサによって減結合される必要が あるということである。 信号ノイズの最適化は、通常、アクティブ・デバイスにできるだけ近接してコ ンデンサの電源及び接地と共にブリッジを形成し処理される。これらのコンデン サがパッケージ・レベルで搭載される時、それらは特定の配線パターンを必要と し、回路のために利用可能な既に小さい領域を満たしてしまい、従って、モジュ ール全体の大きさを拡大する。それとは対照的に、モジュールが存在するマザー ・ボード上にコンデ ンサがアセンブルされる時、それらは辛うじて受容し得るノイズ減少レベルを与 えることが非常に多い。 発明の開示 従来技術の上記欠点は本発明によって克服される。従って、本発明は、前記パ ッドが複数の接触してないパーツによって構成されることを特徴とする上記のよ うな電子パッケージを提供する。 この解決方法は、上記の問題を共に解決することを可能にする。特に、それは 、基板の最上層の電気的配線可能度を高めること及び電子パッケージにおける電 気的信号のノイズ・レベルの減少を増すことを可能にする。 この提案される解決方法は既存の材料と完全に互換性があり、それらの特性に 影響を与えるものではない。それは安価であり、極めて容易に実施し得るもので ある。更に、本発明に関連したパッケージング方法は、その産業分野で使用され る現在のプロセス及び関連の機器と完全に互換性のあるものである。 これらの利点は、パッケージ全体の熱散逸を低下させることなく本発明によっ て得られる。全パッド金属の表面とこの提案されたものとの間の相違によって得 られるデルタ熱散逸機能は無視し得る程度のものである。 本発明の特定の実施例では、前記複数のパーツは前記基板の配線可能な領域に よって分離される。 隣接するパーツの各カップル相互間のこの自由領域は接続線の経路設定のため の１つ又は複数の配線チャネルを提供し、それによって、そのパッケージの利用 可能な領域又は全体的な大きさに関する基板の配線可能度を増加させる。従って 、本発明の実施例は、特定のアプリケーションのための必要な電子パッケージの 大きさを減少させることに関連する。別の見方をすれば、それは、更に多くのデ バイスが同じアプリケーション上に導入されることを可能にし、同じアプリケー ションに対して必要なモジュールの数を減少させる。 望ましくは、上記デバイスは４つのコーナを含み、上記パッドは４つのパーツ によって構成され、上記配線可能な領域は前記コーナから伸びる十字形の形状を 有する。 この形状は、信号密度がコーナにおいて非常に増大するので特に有利である。 従って、そのデバイスのコーナから始まる配線チャネルは配線ファン・アウトを 更に容易なものにする。 １つの有利な実施例では、上記電子パッケージはマルチ・チップ・モジュール である。複数のデバイスを含むパッケージでは、この提案されたパッド・デザイ ンはパッケージ全体のコスト及びパフォーマンスに関して最大の効果を得る。 本発明のもう１つの特定な実施例では、前記パーツのうちの少なくとも第１の パーツは接地電位に接続され、前記パーツのうちの少なくとも第２のパーツは電 源電位に接続される。前記第１のパーツ及び第２のパーツは減結合コンデンサに よ って相互に接続される。 この解決方法は良好なデバイス減結合作用を提供する。それは、アクティブ・ デバイスに非常に近接してコンデンサの電源及び接地と共にブリッジ結合して電 気的パフォーマンスに対する信号ノイズの減少を可能にする。更に、この解決方 法は基板上の利用可能な領域を専用の回路でもって満たすものではない。 望ましくは、前記基板は、前記パーツの少なくとも１つに接続された少なくと も１つの導電性ホールを含む。 本発明のこの実施例は、パッケージ熱散逸を増大させてこの電子パッケージン グ・テクノロジの適用性をより広い範囲のアプリケーションに拡張する。 有利なことに、その電子パッケージは、前記基板の更なる表面に設けられた更 なるパッドを含み、前記更なるパッドは接触してない複数の更なるパーツによっ て構成され、前記更なるパーツの少なくとも１つは前記ホールの少なくとも１つ によって前記パーツのうちの対応する１つに接続される。 その結果生じたパスは、全体的なパッケージング熱パフォーマンスを増大させ 旦つデバイスに対する熱散逸率を非常に効果的に管理する助けとなる熱散逸解決 法である。その結果は、マザーボードに容易に散逸可能な、一般的に云われる熱 の拡散である。 本発明の特に有利な実施例では、前記基板は接地層及び電源層を含み、前記第 １パーツは前記ホールのうちの第１ホー ルによって前記接地層に接続され、前記第２パーツは前記ホールのうちの第２ホ ールによって前記電源層に接続される。 この実施例では、減結合コンデンサへの接続は、内部層からその積層の最上面 までの接続を推進するためには、その穿孔されたホールの他に余分な配線を必要 とすることなく、ヴァイア・オン・パッド（ｖｉａ ｏｎ ｐａｄｓ）設計を通 して達成可能である。それらのコンデンサはデバイスに近接してアセンブルされ て、デバイスの電気的パフォーマンスを高め、理想的なデバイス減結合を可能に する。 更に、この接続は金属の接地層及び電源層を通してパッケージの熱散逸率を高 め、マザーボード・インターフェースへのすべての接地モジュール接続まで熱散 逸率を拡張する。 本発明の更に有利な実施例では、前記第１パーツは前記更なるパーツのうちの 対応する第１パーツによって前記接地電位に接続され、前記第２パーツは前記更 なるパーツのうちの対応する第１パーツによって前記電源電位に接続される。 基板の底面に設けられたこれらの更なるパーツは、接続のためのホールを穿孔 することを必要とせずに、同じサイドに存在する接着パッドへの非常に短い接続 を提供する。これらの接続パッドは、その結果として非常に低い抵抗値を生じる ことによってマルチ・アクセス・ポイントを提供する。 本発明を実施するためには、ＱＦＰ、ＢＧＡ、或いは、ＳＣＭ又はＭＣＭのい ずれかのような種々のタイプの電子パッケージが使用可能である。一般には、前 記電子パッケージは ＢＧＡである。 次に、添付図面を参照して、本発明の種々な実施例を詳細に説明することにす る。 図面の簡単な説明 第１図は、従来技術による電子パッケージである。 第２図は、本発明の実施例による電子パッケージを示す。 第３図は、熱散逸を増大させる電子パッケージである。 第４ａ図及び第４ｂ図は、デバイス減結合を有する電子パッケージを示す。 第５図は、デバイス減結合を有する更なる電子パッケージを示す。 発明を実施するための最良の形態 図面、特に、第１図を参照すると、従来技術による電子パッケージの断面図が 示される。その図は、特に、接着層によって回路化された基板１２０に取り付け られたデバイス１１０を含むＢＧＡ１００を示す。基板１２０は、それの底面側 に、マトリクス・レイアウトで配列された複数の接続ボール又はバンプ１３０を 設けられる。その接続ボール１３０は、一般には、錫・鉛合金のような共晶ハン ダである。これらのボール１３０は、ＢＧＡパッケージをプリント回路ボード（ 図示されていない）に接続するために使用される。プラスチック・ボール・グリ ッド・アレイ（ＰＢＧＡ）、セラミッ ク・ボール・グリッド・アレイ（ＣＢＧＡ）、及びテープ・ボール・グリッド・ アレイ（ＴＢＧＡ）のような種々のタイプのＢＧＡが利用可能である。なお、そ れらの主たる相違点は基板材料のタイプである。 デバイス１１０は、基板１２０の最上面に設けられた導電性パッド１４０によ って基板１２０に取り付けられる。この領域は、通常、デバイス１１０よりもわ ずかに大きく、接着剤との良好な互換性を可能にし、デバイス１１０の背後から 基板１２０への伝導による熱伝達を促進する。 デバイス１１０は、サーモソニック・ワイヤ・ボンディング方式でもって、ワ イヤ１５０により基板１２０上の電気的回路に配線される。しかる後、そのアセ ンブリはプラスチック樹脂１６０でもって被覆される。 次に、第２図を参照すると、本発明の実施例による電子パッケージの平面図が 示される。この図は、デバイス１１０が基板１２０に取り付けられた状態におけ るＢＧＡ２００を示す。 基板１２０は、プラスチック材料、ファイバグラス・ラミネート、セラミック 、ポリイミド、アルミナのような種々の材料でもって実現可能である。特に、極 最近開発された電子パッケージング・テクノロジは、ラミネートされたエポキシ 織りファイバ・グラス・シートの多層構造より成る有機基板を使用するものであ る。その有機の定義は、これらのラミネートを形成するために使用されるエポキ シ樹脂コンパウンド （有機化学）に由来する。 デバイス１１０は、一般には、シリコン、ゲルマニウム、又はガリウム砒化物 から作られたチップ又はアクティブ・デバイスである。一般に、このデバイスは 方形、特に、正方形として形成される。デバイス１１０は、通常、接着剤層によ って基板１２０に取り付けられる。接着剤はサーモ・プラスチック性又は熱硬化 性のものでよい。一般には、それは、良好な熱散逸を得るために銀粒子を充填さ れたエポキシ接着剤である。 デバイス１１０は、基板１２０の最上面に設けられた導電性のパッドによって 基板１２０に取り付けられる。このパッドは、接着剤との良好な互換性を持ち、 デバイス１１０の背後から基板１２０への熱伝達を伝導によって促進するもので あり、通常、金属材料から作られ、一般には、銅又はニッケル及び金メッキされ た銅から作られる。 本発明の図示の実施例では、パッドは、相互に接触してない複数のパーツ２１ ２−２１８によって構成され、従って、そのパッドにおける隣接したパーツの各 カップルは基板１２０の自由領域によって分離される。１つ又は複数の絶縁チャ ネル２２２−２２８がそのパッドに、特に、デバイス１１０の範囲を越えて与え られる。図の示されたチャネル２２２−２２８は、それらが接続線の経路設定の ための配線チャネルとして使用されるように十分に幅広いものであり、それによ って、パッケージの利用可能領域又は全体の大きさに関する 基板の配線可能度を高めている。一般的には、配線チャネル２２２−２２８は、 各チャネルに対して４ライン・１００μｍ幅（１００μｍスペース）又は６ライ ン・７５μｍ幅（７５μｍスペース）を描くことを可能にする。このパッドのデ ザインが、特定のアプリケーションにのための必要な電子パッケージの大きさを 縮小することに関連することは当業者には明らかであろう。対照的に、それは、 多数のデバイスが同じ基板上に設置されることを可能にし、従って、同じアプリ ケーションのために必要なモジュールの数を少なくすることを可能にする。この 提案された解決方法は既存の材料との十分な互換性があるものであり、しかもそ れらの特性に影響を与えるものではない。それは安価であり、極めて容易に実施 できるものである。更に、本発明と関連したパッケージング方法は、その産業分 野で使用される現在のプロセス及び関連の装置と十分に互換性がある。パッド金 属の全表面とこの提案されたデザインとの間の差によって駆動されるデルタ熱散 逸機能が無視し得るものであることは留意されるべきことである。 本発明の好適な実施例では、パッドは４つの部分に分離される。第２図に示さ れた実施例では、パッドは、マルタ十字を想起させる形状に対応した４つの異な る領域又はアイランド２１２−２１８に分離されている。４つの配線チャネル２ ２２−２２８の各々がデバイス１０の対応するコーナからそれの中心領域に延び ている。中心領域は一方つのチャネルか ら他方のチャネルへの配線、或いは、多層基板の場合には、管（ブラインド又は スルー）を通して内部層への配線を経路設定するために使用可能である。この形 状は、デバイス１１０へ搬送されるべき信号の密度がコーナにおいて高くなるの で特に有利である。従って、デバイス１１０のコーナから始まる配線チャネルは 、デバイス１１０からのファン・アウトを容易にする。 マルチ・チップ・モジュールのような複数のデバイスを含む電子パッケージに このパッド・デザインが適用可能であることは当業者には明らかであろう。各デ バイスが１つの対応するパッドによって基板に取り付けられる。各パッドは、基 板の自由領域によって分離されて接触しない複数のパーツに分けられ、それによ って、配線のために利用可能な１つ又は複数の絶縁チャネルを提供する。本発明 による解決方法は、この提案されたパッド・デザインがパッケージ全体のコスト 及びパフォーマンスに関して最大の効果を得るというマルチ・チップ・モジュー ルにおいて特に有益であることに留意すべきである。 次に、第３図を参照すると、熱散逸が増大する電子パッケージの断面図が示さ れる。 ＢＧＡ３００は、基板３１０に取り付けられたデバイス１１０を含む。本発明 のこの図示の実施例では、基板３１０は、一般にはマルチ・チップ・モジュール において使用される複数の層３１２−３１８を含む多層構造である。 デバイス１１０は、上記の導電性のパッドによって基板３１０に取り付けられ る。特に、その図では、個別のパーツ２１８、２１６、及び２１４を見ることが できる。前述のように、全パッド金属の表面とこの提案されたデザインとの間の 相違点によって生じるデルタ熱散逸機能は無視し得るものである。 しかし、導電性のパッドが使用される時でも、これらの電子パッケージの熱散 逸は基板の劣悪な熱伝導特性によって制限される。この問題は、この電子パッケ ージング・テクノロジを広範囲のアプリケーションに拡張することの可能性に対 して厳密な制限、一般には、１.３Ｗを設定する。 パッケージ熱管理を増大させるために、本発明の図示の実施例では、基板３１ ０は、基板３１０の最上面に設けられたパッドに接続された少なくとも１つの導 電性のホール、一般には、穿孔されそして金属処理されたホールを含む。この実 施例では、熱導管３２６がパーツ２１６に接続され、一方、熱導管３２８がパー ツ２１８に接続される。これらの熱導管は、更に、同じ基板３１０の底面に設け られた更なるパッドに接続可能である。好適な実施例では、この更なるパッドは 基板３１０の最上面に設けられたパッドと同じ形状を有する。特に、それは複数 の個別のパーツ３３４−３３８を含む。図示のパッケージ３００では、例えば、 熱導管３２６は基板３１０の最上面におけるパーツ２１６を底面における対応す るパーツ３３６に接続し、熱導管３２８はパーツ２１８を対応 するパーツ３３８に接続する。 基板３１０の底面側における更なるパッドは、そのＢＧＡパッケージをプリン ト回路板（図示されてない）に接続するために使用される共晶ボール１３０に接 続される。その結果、ボール１３０の全アレイによってマザー・ボードに散逸さ れる熱の一般的な拡散を生じる。そこで、この熱散逸パスは、一般的には約２Ｗ である熱散逸値によって全体のパッケージング熱パフォーマンスを高める。 図示された実施例では、多層基板３１０は接地（ＧＮＤ）層３４２及び電源（ ＶＣＣ）層３４４を含む。熱導管３２６及び３２８はＧＮＤ層３４２及びＶＣＣ 層３４４に接続される。一般に、ＧＮＤ層３４２及びＶＣＣ層３４４の両方とも 完全な金属面であり、それらはパッケージ３００の熱散逸率をもう一度高めよう とすることに留意すべきである。更に、ＧＮＤ層３４２への接続は、マザー・ボ ード・インターフェースへのすべてのＧＮＤモジュール接続まで熱散逸率を拡張 する。 第４ａ図及び第４ｂ図を参照すると、デバイス減結合を持った電子パッケージ が示される。 特に、第４ａ図に関しては、ＢＧＡ４００の平面図が示される。ＢＧＡ４００ は、前述した導電性のパッドによって基板１２０に取り付けられたデバイス１１ ０を含む。特に、そのパッドは４つの異なるパーツ２１２−２１８に分離されて いる。 良好なデバイス減結合アクションを提供するために、パーツ２１６のようなそ のパッドの少なくとも第１パーツが接地電位に接続され、一方、パーツ２１８の ような少なくとも第２パーツが電源電位に接続される。その２つのパーツ２１６ 及び２１８は減結合コンデンサ４１０によって相互に接続される。本発明の好適 な実施例では、４つのパーツ２１２−２１８は異なる電位ＧＮＤ及びＶＣＣ（図 示されてない）におけるインターフェーシング・カップルとして接続される。図 示に例では、コンデンサへの接続は、そのパッドの各パーツから対応するコンデ ンサに延びる線を通して得られる。この解決方法が電気的パフォーマンスに対す る信号雑音レベルの減少を与えることに留意すべきである。たとえこれらのパー ツ２１２−２１８が配線し得ない狭い領域によって分離されていても、この減結 合アクションを得ることが可能であることは当業者には明らかであろう。しかし 、本発明の好適な実施例では、これらのパーツ２１２−２１８は、上述の配線チ ャネルを提供するに十分な広い領域によって分離される。 第４ｂ図の断面図に示されるように、基板１２０の最上面におけるパッドは、 基板１２０の底面に設けられた更なるパッドに接続される。詳しく云えば、パー ツ２１６は導電性のホール３２６によって更なるパーツ３３６に接続され、パー ツ２１８はもう１つのホール３２８を介してもう１つの更なるパッド３３８に接 続される。基板１２０の底面に設けられたこれらの更なるパーツは、それらの接 続のための穿孔ホー ルを必要とすることなく、同じ側に存在する接着パッド（ＶＣＣ及びＧＮＤ）へ の非常に短い接続を提供する。２つの領域ＧＮＤ及びＶＣＣに位置付けられた接 続ボールは、結果として非常に低い抵抗値を生じるマルチ・アクセス・ポイント である。 第５図には、デバイス減結合を持った電子パッケージの更なる実施例が示され る。 ＢＧＡ５００は、接地層３４２及び電源層３４４を含む多層構造体である。金 属処理されたホール３２６が導電性パッドのパーツ２１６に接続され、一方、ホ ール３２８がそれのパーツ２１８に接続される。 第５図の特定の有利な実施例では、異なる電位ＧＮＤ及びＶＣＣにおけるイン ターフェーシング・カップルとしての接続が、パッドの各パーツの熱導管をＶＣ Ｃ又はＧＮＤへの接続として使用して、及びそのデバイスに近接してアセンブル されたコンデンサを使用して、同じチップ・キャリアにおいて得られる。図示の 例では、パーツ２１６がホール３２６によって接地層３４２に接続され、パーツ ２１８がホール３２８によって電源層３４４に接続される。 コンデンサ５１０への接続は更なる金属処理されたホールを通して得られる。 詳しく云えば、コンデンサ５１０は、ホール５２０によって接地層３４２に接続 され、もう１つのホール５３０によって電源層３４４に接続される。本発明のこ の実施例は、内部の層（ＶＣＣ又はＧＮＤ）からそのラミネ ートの最上面までの接続を推進するために、穿孔されたホール以外に余分な配線 を必要とすることなく、理想的なデバイス減結合を可能にしてデバイスの電気的 パフォーマンスを高めている。

Claims (1)

1. 【特許請求の範囲】 １．基板（１２０）及び少なくとも１つのデバイス（１１０）を含み、前記少な くとも１つのデバイス（１１０）の各々が前記基板（１２０）の表面に設けられ た導電性のパッドによって前記基板（１２０）に取り付けられる電子パッケージ （２００）にして、 前記パッドは接触してない複数のパーツ（２１２−２１８）によって構成され ることを特徴とする電子パッケージ（２００）。 ２．前記複数のパーツ（２１２−２１８）は、前記基板（１２０）の配線可能な 領域（２２２−２２８）によって分離されることを特徴とする請求の範囲第１項 に記載の電子パッケージ（２００）。 ３．前記デバイス（１１０）は４つのコーナを含み、 前記パッドは４つのパーツ（２１２−２１８）によって構成され、 前記配線可能な領域（２２２−２２８）は前記コーナから延びる十字形を有す る ことを特徴とする請求の範囲第２項に記載の電子パッケージ（２００）。 ４．前記電子パッケージはマルチ・チップ・モジュールであることを特徴とする 請求の範囲第１項乃至第３項の何れかに記載の電子パッケージ（２００）。 ５．前記パーツのうちの少なくとも第１のパーツ（２１６）は接地電位に接続さ れ、 前記パーツのうちの少なくとも第２のパーツ（２１８）は電源電位に接続され 、 前記第１のパーツ（２１６）及び前記第２のパーツ（２１８）は減結合コンデ ンサ（４１０）によって相互に接続される ことを特徴とする請求の範囲第１項乃至第４項のいずれかに記載の電子パッケ ージ（４００）。 ６．前記基板（３１０）は、前記パーツ（２１２−２１８）の少なくとも１つ（ ２１６）に接続された少なくとも１つの導電性のホール（３２６）を含むことを 特徴とする請求の範囲第１項乃至第５項のいずれかに記載の電子パッケージ（３ ００）。 ７．前記基板（３１０）の更なる表面に設けられた更なるパッドを含み、 前記更なるパッドは接触してない複数個の更なるパーツ（３３４−３３８）に よって構成され、 前記更なるパーツの少なくとも１つ（３３６）は前記ホールの少なくとも１つ （３２６）によって前記パーツの対応する１つに（２１６）接続される ことを特徴とする請求の範囲第６項に記載の電子パッケージ（３００）。 ８．前記基板（３１０）は接地層（３４２）及び電源層（３ ４４）を含み、 前記第１のパーツ（２１６）は前記ホールのうちの第１のホール（３２６）に よって前記接地層（３４２）に接続され、 前記第２のパーツ（２１８）は前記ホールのうちの第２のホール（３２８）に よって前記電源層（３４４）に接続される ことを特徴とする請求の範囲第６項に記載の電子パッケージ（５００）。 ９．前記第１のパーツ（２１６）は前記更なるパーツの対応する第１のパーツ（ ３２６）によって前記接地電位に接続され、 前記第２のパーツ（２１８）は前記更なるパーツの対応する第２のパーツ（３ ２８）によって前記電源電位に接続される ことを特徴とする請求の範囲第７項に記載の電子パッケージ（４００）。 １０．前記電子パッケージはＢＧＡであることを特徴とする請求の範囲第１項乃 至第９項のいずれかに記載の電子パッケージ。