JPH0422162A - リードフレームおよびそれを用いた半導体集積回路装置 - Google Patents
リードフレームおよびそれを用いた半導体集積回路装置Info
- Publication number
- JPH0422162A JPH0422162A JP12791490A JP12791490A JPH0422162A JP H0422162 A JPH0422162 A JP H0422162A JP 12791490 A JP12791490 A JP 12791490A JP 12791490 A JP12791490 A JP 12791490A JP H0422162 A JPH0422162 A JP H0422162A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- integrated circuit
- circuit device
- semiconductor integrated
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 229920005989 resin Polymers 0.000 claims abstract description 37
- 239000011347 resin Substances 0.000 claims abstract description 37
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000012360 testing method Methods 0.000 abstract description 21
- 238000000034 method Methods 0.000 abstract description 11
- 238000000465 moulding Methods 0.000 abstract description 8
- 230000035939 shock Effects 0.000 abstract description 7
- 230000008646 thermal stress Effects 0.000 abstract description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052709 silver Inorganic materials 0.000 abstract description 2
- 239000004332 silver Substances 0.000 abstract description 2
- 238000005476 soldering Methods 0.000 abstract 2
- 230000035882 stress Effects 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000001816 cooling Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 241000272168 Laridae Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009863 impact test Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- AYOOGWWGECJQPI-NSHDSACASA-N n-[(1s)-1-(5-fluoropyrimidin-2-yl)ethyl]-3-(3-propan-2-yloxy-1h-pyrazol-5-yl)imidazo[4,5-b]pyridin-5-amine Chemical compound N1C(OC(C)C)=CC(N2C3=NC(N[C@@H](C)C=4N=CC(F)=CN=4)=CC=C3N=C2)=N1 AYOOGWWGECJQPI-NSHDSACASA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野:
本発明は、リードフレームおよびそれを用□、)だ半導
体集積回路装置技術に関し、特に、半導体集積回路装置
を構成する樹脂モールド形パンケージのクラック抑制技
術に関するものである。
体集積回路装置技術に関し、特に、半導体集積回路装置
を構成する樹脂モールド形パンケージのクラック抑制技
術に関するものである。
〔従来の技術二
樹脂モールド形パッケージにクラックが発生する工程に
は、例えば次の二つの工程がある。一つは、温度サイク
ル試験や熱衝撃試験等の試験工程、もう一つは、組立の
完了した半導体集積回路装置を配線基板等に実装する半
田実装工程である。
は、例えば次の二つの工程がある。一つは、温度サイク
ル試験や熱衝撃試験等の試験工程、もう一つは、組立の
完了した半導体集積回路装置を配線基板等に実装する半
田実装工程である。
温度サイクル試験や熱衝撃試験等は、低温(例えば−6
5℃)から高温(例えば150℃)、高温から低温の繰
り返し温度変化に対する半導体集積回路装置の耐性評価
試験である。これら試験工程の際に発生するパッケージ
クラックは、主として使用材料(半導体チップ、リード
フレーム、モールド樹脂等)の熱特性値(熱膨張係数、
熱伝導率等)の違いに起因して発生すると想定される。
5℃)から高温(例えば150℃)、高温から低温の繰
り返し温度変化に対する半導体集積回路装置の耐性評価
試験である。これら試験工程の際に発生するパッケージ
クラックは、主として使用材料(半導体チップ、リード
フレーム、モールド樹脂等)の熱特性値(熱膨張係数、
熱伝導率等)の違いに起因して発生すると想定される。
すなわち、例えばそれら試験工程における低温冷却時に
、ダイパッドの下面側のモールド樹脂が使用材料の熱特
性値の違いに起因して収縮すると、ダイパッドに大きな
圧縮ストレスが加わり、その反作用としてダイパッドか
らその下面側のモールド樹脂にストレスが加わる。これ
らストレスによって、ストレスが最も加わるダイパッド
の端部等を起点としてモールド樹脂にクランクが入ると
想定される。この対策として従来は、例えば第7図(a
)、(b)に示すように、ダイパッド50の下面側に未
貫通状態の凹部51を複数形成することによって、グイ
バッド50下面とその下面側のモールド樹脂とを機械的
に接合し、低温冷却時におけるグイバッド50下面側の
モールド樹脂の収縮等を抑止していた。なお、第7図(
b)は同図(a)のB−B線の断面図である。
、ダイパッドの下面側のモールド樹脂が使用材料の熱特
性値の違いに起因して収縮すると、ダイパッドに大きな
圧縮ストレスが加わり、その反作用としてダイパッドか
らその下面側のモールド樹脂にストレスが加わる。これ
らストレスによって、ストレスが最も加わるダイパッド
の端部等を起点としてモールド樹脂にクランクが入ると
想定される。この対策として従来は、例えば第7図(a
)、(b)に示すように、ダイパッド50の下面側に未
貫通状態の凹部51を複数形成することによって、グイ
バッド50下面とその下面側のモールド樹脂とを機械的
に接合し、低温冷却時におけるグイバッド50下面側の
モールド樹脂の収縮等を抑止していた。なお、第7図(
b)は同図(a)のB−B線の断面図である。
一方、半田実装工程の際に発生するパッケージクラック
は、主としてダイパッドの下面とモールド樹脂との界面
に存在する水分に起因すると想定される。すなわち、ダ
イパッドの下面とモールド樹脂との界面に水分があると
、その水分が半田実装の際の熱により急激に気化膨張し
、その膨張によってモールド樹脂への圧力が急増するこ
とによると想定される。この対策としては、例えば特願
昭62−56590号に記載があり、第8図に示すよう
に、ダイパッド50のチップ搭載領域52内にダイパッ
ド50の上下面を貫通する十字状の孔53を穿孔するこ
とによって、ダイパッド50を四分割し、半田実装の際
に発生するグイバッド50下面側の水分の気化膨張に起
因する応力を小さくしていた。
は、主としてダイパッドの下面とモールド樹脂との界面
に存在する水分に起因すると想定される。すなわち、ダ
イパッドの下面とモールド樹脂との界面に水分があると
、その水分が半田実装の際の熱により急激に気化膨張し
、その膨張によってモールド樹脂への圧力が急増するこ
とによると想定される。この対策としては、例えば特願
昭62−56590号に記載があり、第8図に示すよう
に、ダイパッド50のチップ搭載領域52内にダイパッ
ド50の上下面を貫通する十字状の孔53を穿孔するこ
とによって、ダイパッド50を四分割し、半田実装の際
に発生するグイバッド50下面側の水分の気化膨張に起
因する応力を小さくしていた。
ところが、上記従来の技術においては、以下の問題があ
ることを本発明者は見出した。
ることを本発明者は見出した。
すなわち、ダイパッドの下面に未貫通状態の凹部を複数
形成した上記従来技術においては、温度サイクル試験や
熱衝撃試験等の際に発生するパッケージクラックを抑制
する点については効果が得られるが、半田実装の際に発
生するパッケージクラックを抑制するたぬの充分な効果
が得られていない。これは、ダイパッドが分割されてい
ないので、半田実装の際の水分の気化膨張゛=起因する
応力を充分小さくできないためと想定される。
形成した上記従来技術においては、温度サイクル試験や
熱衝撃試験等の際に発生するパッケージクラックを抑制
する点については効果が得られるが、半田実装の際に発
生するパッケージクラックを抑制するたぬの充分な効果
が得られていない。これは、ダイパッドが分割されてい
ないので、半田実装の際の水分の気化膨張゛=起因する
応力を充分小さくできないためと想定される。
一方、ダイパッドに十字状の貫通孔を形成した上記従来
技術においては、半田実装の際に発生するパッケージク
ラックを抑制する点については効果が得られるが、温度
サイクル試験や熱衝撃試験等の際に発生するパッケージ
クラックを抑制するための充分な効果が得られていない
。これは、十字状の貫通孔では、例えば低温冷却時にお
けるグイパッド下面側の樹脂の収縮等を充分抑止できな
いためと想定される。
技術においては、半田実装の際に発生するパッケージク
ラックを抑制する点については効果が得られるが、温度
サイクル試験や熱衝撃試験等の際に発生するパッケージ
クラックを抑制するための充分な効果が得られていない
。これは、十字状の貫通孔では、例えば低温冷却時にお
けるグイパッド下面側の樹脂の収縮等を充分抑止できな
いためと想定される。
本発明は上記課題に着目してなされたものであり、その
目的は、温度サイクル試験や熱衝撃試験等の試験工程お
よび半田実装工程における樹脂モールド形パッケージの
クラックを抑制することのできる技術を提供することに
ある。
目的は、温度サイクル試験や熱衝撃試験等の試験工程お
よび半田実装工程における樹脂モールド形パッケージの
クラックを抑制することのできる技術を提供することに
ある。
本発明の前言己ならびにその他の目的と新規な特徴は、
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下のとおりである。
要を簡単に説明すれば、以下のとおりである。
すなわち、第1の発明は、ダイパッドの部品搭載領域に
搭載された半導体チップを所定の樹脂によって封止した
半導体集積回路装置であって、前記ダイパッドにその外
周辺から中心方向に延在する切込み部を形成し、前記ダ
イパッドを前記切込み部によって分割した半導体集積回
路装置構造とするものである。
搭載された半導体チップを所定の樹脂によって封止した
半導体集積回路装置であって、前記ダイパッドにその外
周辺から中心方向に延在する切込み部を形成し、前記ダ
イパッドを前記切込み部によって分割した半導体集積回
路装置構造とするものである。
第2の発明は、ダイパッドの部品搭載領域に搭載された
半導体チップを所定の樹脂によって封止した半導体集積
回路装置であって、前記ダイパッドにその外周辺から中
心方向に延在する切込み部を形成し、かつ、前記部品搭
載領域内にダイパッドの上下面を貫通する孔を形成し、
前記グイパッドを前記切込み部または前記孔によって分
割した半導体集積回路装置構造とするものである。
半導体チップを所定の樹脂によって封止した半導体集積
回路装置であって、前記ダイパッドにその外周辺から中
心方向に延在する切込み部を形成し、かつ、前記部品搭
載領域内にダイパッドの上下面を貫通する孔を形成し、
前記グイパッドを前記切込み部または前記孔によって分
割した半導体集積回路装置構造とするものである。
上記した発胡によれば、ダイパッドの外周辺に形成され
た切込み部分を通じてダイパッドの上下面両側のモール
ド樹脂が接合され、その接合部分によって、例えば低温
冷却時におけるグイパッド下面側の樹脂の収縮が抑止さ
れる。
た切込み部分を通じてダイパッドの上下面両側のモール
ド樹脂が接合され、その接合部分によって、例えば低温
冷却時におけるグイパッド下面側の樹脂の収縮が抑止さ
れる。
また、ダイパッドを分割したことにより、半田実装の際
のグイパッド下面側の水分の気化膨張に起因する応力を
小さくすることが可能となる。
のグイパッド下面側の水分の気化膨張に起因する応力を
小さくすることが可能となる。
第1図は本発明の一実施例である半導体集積回路装置を
構成する半導体チップが搭載されるダイパッドの拡大平
面図、第2図はその半導体集積回路装置の一部破断斜視
図、第3図は第2図に示した半導体集積回路装置のII
I−I[[線の断面図である。
構成する半導体チップが搭載されるダイパッドの拡大平
面図、第2図はその半導体集積回路装置の一部破断斜視
図、第3図は第2図に示した半導体集積回路装置のII
I−I[[線の断面図である。
9J2図および第3図に示す本実施例の半導体集積回路
装置1は、QFP(口uad’ Flat Packa
ge)形の半導体集積回路装置である。
装置1は、QFP(口uad’ Flat Packa
ge)形の半導体集積回路装置である。
パッケージ2は、例えばンリコーン変性エポキシ樹脂等
のモールド樹脂にシリカ等のフィラーを充填して構成さ
れている。また、パッケージ2を構成するモールド樹脂
は、モールド時の粘度が、例えばIX’IO’P(ポア
ズ)程度となるような低粘度樹脂である。パッケージ2
の四側面からは、ガルウィング状のアウターリード3a
が突出されている。アウターリード3aは、第3図に示
すようにパッケージ2の内部のインナーリード3bと一
体的に成形されている。
のモールド樹脂にシリカ等のフィラーを充填して構成さ
れている。また、パッケージ2を構成するモールド樹脂
は、モールド時の粘度が、例えばIX’IO’P(ポア
ズ)程度となるような低粘度樹脂である。パッケージ2
の四側面からは、ガルウィング状のアウターリード3a
が突出されている。アウターリード3aは、第3図に示
すようにパッケージ2の内部のインナーリード3bと一
体的に成形されている。
パッケージ2の内部には、シリコン(Si)11結晶か
らなる半導体チップ4が封止されている。
らなる半導体チップ4が封止されている。
半導体チップ4のチップサイズは、例えば10印X10
mm程度であり、その厚さは、例えば400μm程度で
ある。半導体チップ4は、素子形成領域を上に向けた状
態で封止されており、その上面にはポリイミド等からな
る薄膜5が被覆されている。薄膜5は、モールド樹脂中
の水分が素子形成領域内に浸入するのを防止し、かつモ
ールド樹脂中のフィラーが表面保護膜6を傷付けるのを
防止するたとに被覆されている。なお、ポリイミド等か
らなる薄膜を半導体チップ4の裏面側に被着して半導体
チップ4とその裏面側のモールド樹脂との密着性を向上
させ、半導体チップ4裏面とモールド樹脂との界面に水
分が浸入し難い構造としても良い。
mm程度であり、その厚さは、例えば400μm程度で
ある。半導体チップ4は、素子形成領域を上に向けた状
態で封止されており、その上面にはポリイミド等からな
る薄膜5が被覆されている。薄膜5は、モールド樹脂中
の水分が素子形成領域内に浸入するのを防止し、かつモ
ールド樹脂中のフィラーが表面保護膜6を傷付けるのを
防止するたとに被覆されている。なお、ポリイミド等か
らなる薄膜を半導体チップ4の裏面側に被着して半導体
チップ4とその裏面側のモールド樹脂との密着性を向上
させ、半導体チップ4裏面とモールド樹脂との界面に水
分が浸入し難い構造としても良い。
半導体チップ4は、例えば銀ペーストからなる薄い接着
部7を介してダイパッド8に接合されている。そして、
本実施例においては、第1図に示すように、ダイパッド
8に、その外周辺から中心方向に延在する切込み部9が
形成されており、その切込み部9によってダイパッド8
が四分割されている。グイパッド8は、例えば4270
イからなる。グイパッド8の平面寸法は、例えば10.
2〜11.0闘X 10.2〜11.0証程度であり、
その厚さは、例えば150μm程度である。切込み部9
の輻りは、例えば1虹程度あるいはそれ以上である。第
1図の二点鎖線は、チップ搭載領域(部品搭載領域)1
0を示しており、切込み部9は、その一部がチップ搭載
領域10の外側にも形成されている。すなわち、本実施
例の半導体集積回路装置1においては、ダイパッド8に
形成された切込み邪9のうち、チップ搭載領域lOの外
側に位置する部分を通じてグイパッド8の上下面両側の
モールド樹脂が接合され、その接合部によってダイパッ
ド8の下面側のモールド樹脂の収縮等が抑止される構造
となってし)る−0また、グイパッド8は、切込み部9
によって四分割されているので、グイパッド8の下面と
モールド樹脂との界面の水分が半導体集積回路装W1の
半田実装時に気化膨張してもその膨張に起因する応力を
小さくすることが可能になっている。切込み部9は、例
えばリードフレームの製造工程において、アウターリー
ド3a、インナーリード3b、グイパッド8等を打ち抜
き加工やエツチング加工等によって形成する際に同時に
形成される。
部7を介してダイパッド8に接合されている。そして、
本実施例においては、第1図に示すように、ダイパッド
8に、その外周辺から中心方向に延在する切込み部9が
形成されており、その切込み部9によってダイパッド8
が四分割されている。グイパッド8は、例えば4270
イからなる。グイパッド8の平面寸法は、例えば10.
2〜11.0闘X 10.2〜11.0証程度であり、
その厚さは、例えば150μm程度である。切込み部9
の輻りは、例えば1虹程度あるいはそれ以上である。第
1図の二点鎖線は、チップ搭載領域(部品搭載領域)1
0を示しており、切込み部9は、その一部がチップ搭載
領域10の外側にも形成されている。すなわち、本実施
例の半導体集積回路装置1においては、ダイパッド8に
形成された切込み邪9のうち、チップ搭載領域lOの外
側に位置する部分を通じてグイパッド8の上下面両側の
モールド樹脂が接合され、その接合部によってダイパッ
ド8の下面側のモールド樹脂の収縮等が抑止される構造
となってし)る−0また、グイパッド8は、切込み部9
によって四分割されているので、グイパッド8の下面と
モールド樹脂との界面の水分が半導体集積回路装W1の
半田実装時に気化膨張してもその膨張に起因する応力を
小さくすることが可能になっている。切込み部9は、例
えばリードフレームの製造工程において、アウターリー
ド3a、インナーリード3b、グイパッド8等を打ち抜
き加工やエツチング加工等によって形成する際に同時に
形成される。
このように本実施例によれば、以下の効果を得ることが
可能となる。
可能となる。
(1)、グイパッド8にその外周辺から中心方向に延在
する切込み部9を形成したことにより、チップ搭載領域
10の外側領域における切込み部9を通じてダイパッド
8の上下面両側のモールド樹脂が接合され、その接合に
よってダイパッド8の下面側のモールド樹脂の収縮等が
抑止されるので、温度サイクル試験や熱衝撃試験等の際
の熱応力に起因するパッケージクラックを抑制すること
が可能となる。
する切込み部9を形成したことにより、チップ搭載領域
10の外側領域における切込み部9を通じてダイパッド
8の上下面両側のモールド樹脂が接合され、その接合に
よってダイパッド8の下面側のモールド樹脂の収縮等が
抑止されるので、温度サイクル試験や熱衝撃試験等の際
の熱応力に起因するパッケージクラックを抑制すること
が可能となる。
(2)、また、ダイパッド8を切込み部9によって分割
したことにより、半導体集積回路装置1を所定の配線基
板等に半田実装する際に、ダイパッド8の下面とモール
ド樹脂との界面の水分が気化膨張しても、その気化膨張
に起因する応力を小さくすることができ、その応力に起
因するパッケージクラックを抑制することが可能となる
。
したことにより、半導体集積回路装置1を所定の配線基
板等に半田実装する際に、ダイパッド8の下面とモール
ド樹脂との界面の水分が気化膨張しても、その気化膨張
に起因する応力を小さくすることができ、その応力に起
因するパッケージクラックを抑制することが可能となる
。
(3)、上記(1)、 (2)により、半導体集積回路
装置1の信頼性および歩留りを大幅に向上させることが
可能となる。
装置1の信頼性および歩留りを大幅に向上させることが
可能となる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、前記実施例においては、ダイパッドを切込み部
によって分割した場合について説明したが、これに限定
されるものではなく種々変更可能であり、例えば第4図
に示すように、ダイパッド8の外周辺から中心方向に延
在する切込み部9と、ダイパッド8の中央に形成された
例えば十字状の孔11とによって、ダイパッド8を分割
しても良い。なお、第4図に示すダイパッド8において
は、例えば切込みB9と孔11との境界からダイパッド
8の中心までの長さLl と、その境界からダイパッ
ド8の外周辺までの長さし、とが等しくなるように設計
されている。
によって分割した場合について説明したが、これに限定
されるものではなく種々変更可能であり、例えば第4図
に示すように、ダイパッド8の外周辺から中心方向に延
在する切込み部9と、ダイパッド8の中央に形成された
例えば十字状の孔11とによって、ダイパッド8を分割
しても良い。なお、第4図に示すダイパッド8において
は、例えば切込みB9と孔11との境界からダイパッド
8の中心までの長さLl と、その境界からダイパッ
ド8の外周辺までの長さし、とが等しくなるように設計
されている。
また、第5図に示すように、ダイパッド8において、チ
ップ搭載領域10の外側にダイパッド8の外周辺に沿っ
て延在する孔12aを形成するとともに、その孔12a
からダイパッド8の中心方向に例えば幅りの孔12bを
延在させて、その孔12bによってダイパッド8を分割
しても良い。
ップ搭載領域10の外側にダイパッド8の外周辺に沿っ
て延在する孔12aを形成するとともに、その孔12a
からダイパッド8の中心方向に例えば幅りの孔12bを
延在させて、その孔12bによってダイパッド8を分割
しても良い。
また、第6図に示すように、ダイパッド8において、チ
ップ搭載領域10の外側に孔13を複数形成し、かつチ
ップ搭載領域10の内側に例えば十字状の孔14を形成
し、その十字状の孔14によってダイパッド8を分割し
ても良い。
ップ搭載領域10の外側に孔13を複数形成し、かつチ
ップ搭載領域10の内側に例えば十字状の孔14を形成
し、その十字状の孔14によってダイパッド8を分割し
ても良い。
また、前記実施例においては、ダイパッドを四分割した
場合について説明したが、これに限定されるものではな
く種々変更可能である。
場合について説明したが、これに限定されるものではな
く種々変更可能である。
また、前記実施例においては、パッケージをQFPとし
た場合について説明したが、これに限定されるものでは
なく種々変更可能であり、例えばパッケージをS OP
(Small 0utline Package)や
S OJ (Small 0utline J−rea
d Package)あるいはP L CC(Plas
tic Leaded Chip Carrier)に
しても良い。
た場合について説明したが、これに限定されるものでは
なく種々変更可能であり、例えばパッケージをS OP
(Small 0utline Package)や
S OJ (Small 0utline J−rea
d Package)あるいはP L CC(Plas
tic Leaded Chip Carrier)に
しても良い。
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
すなわち、本発明によれば、ダイパッドの外周辺に形成
された切込み部分を通じてダイパッドの上下面両側のモ
ールド樹脂が接合され、その接合部分によって、例えば
低温冷却時におけるグイパッド下面側の樹脂の収縮等が
抑止されるので、温度サイクル試験や熱1#撃試験等の
原の熱応力に起因するパッケージクラックを抑制するこ
とが可能となる。また、ダイパッドを分割したことによ
り、半田実装の際にダイパッド下面とモールド樹脂との
界面の水分が気化膨張しても、その気化膨張に起因する
応力を小さくすることができるので、その応力に起因す
るパッケージクラックを抑制することが可能となる。
された切込み部分を通じてダイパッドの上下面両側のモ
ールド樹脂が接合され、その接合部分によって、例えば
低温冷却時におけるグイパッド下面側の樹脂の収縮等が
抑止されるので、温度サイクル試験や熱1#撃試験等の
原の熱応力に起因するパッケージクラックを抑制するこ
とが可能となる。また、ダイパッドを分割したことによ
り、半田実装の際にダイパッド下面とモールド樹脂との
界面の水分が気化膨張しても、その気化膨張に起因する
応力を小さくすることができるので、その応力に起因す
るパッケージクラックを抑制することが可能となる。
第1図は本発明の一実施例である半導体集積回路装置を
構成する半導体チップが搭載されるダイパッドの拡大平
面図、 第2図はその半導体集積回路装置の一部破断斜視図、 ff3図は第2図に示した半導体集積回路装置の■−■
線の断面図、 第4図〜第6図は本発明の他の実施例である半導体集積
回路装置を構成する半導体チップが搭載されるグイパッ
ドの拡大平面図、 第7図(a)は従来のグイパッドの平面図、第7図ら)
は第7図(a)のB−B線の断面図、第8図は従来のグ
イパッドの平面図である。 1・・・半導体集積回路装置、2・・・パッケージ、3
a・・・アウターリード、3b・・・インナーリード、
4・・・半導体チップ、5・・・薄膜、6・・・表面保
護膜、7・・・接着部、8・・・グイパッド、9・・・
切込み部、10・・・チップ搭載領域(部品搭載領域)
1..11.12a、12b、13.14−・・孔、D
・・・幅、L、、L、 ・ ・・長さ、50・・・グ
イパッド、51・・・凹部、52・・・チップ搭載領域
、53・・・孔。 代理人 弁理士 筒 井 大 和 第 図 り 第 図 第 図 11:孔 第 図 +28 12b:孔 第6 図
構成する半導体チップが搭載されるダイパッドの拡大平
面図、 第2図はその半導体集積回路装置の一部破断斜視図、 ff3図は第2図に示した半導体集積回路装置の■−■
線の断面図、 第4図〜第6図は本発明の他の実施例である半導体集積
回路装置を構成する半導体チップが搭載されるグイパッ
ドの拡大平面図、 第7図(a)は従来のグイパッドの平面図、第7図ら)
は第7図(a)のB−B線の断面図、第8図は従来のグ
イパッドの平面図である。 1・・・半導体集積回路装置、2・・・パッケージ、3
a・・・アウターリード、3b・・・インナーリード、
4・・・半導体チップ、5・・・薄膜、6・・・表面保
護膜、7・・・接着部、8・・・グイパッド、9・・・
切込み部、10・・・チップ搭載領域(部品搭載領域)
1..11.12a、12b、13.14−・・孔、D
・・・幅、L、、L、 ・ ・・長さ、50・・・グ
イパッド、51・・・凹部、52・・・チップ搭載領域
、53・・・孔。 代理人 弁理士 筒 井 大 和 第 図 り 第 図 第 図 11:孔 第 図 +28 12b:孔 第6 図
Claims (1)
- 【特許請求の範囲】 1、ダイパッドにその外周辺から中心方向に延在する切
込み部を形成し、前記ダイパッドを前記切込み部によっ
て分割したことを特徴とするリードフレーム。 2、前記ダイパッドの部品搭載領域に搭載された半導体
チップを所定の樹脂によって封止したことを特徴とする
請求項1記載のリードフレームを用いた半導体集積回路
装置。 3、ダイパッドにその外周辺から中心方向に延在する切
込み部を形成し、かつ、前記ダイパッドの部品搭載領域
内にダイパッドの上下面を貫通する孔を形成し、前記ダ
イパッドを前記切込み部または前記孔によって分割した
ことを特徴とするリードフレーム。 4、前記ダイパッドの部品搭載領域に搭載された半導体
チップを所定の樹脂によって封止したことを特徴とする
請求項3記載のリードフレームを用いた半導体集積回路
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12791490A JPH0422162A (ja) | 1990-05-17 | 1990-05-17 | リードフレームおよびそれを用いた半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12791490A JPH0422162A (ja) | 1990-05-17 | 1990-05-17 | リードフレームおよびそれを用いた半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0422162A true JPH0422162A (ja) | 1992-01-27 |
Family
ID=14971767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12791490A Pending JPH0422162A (ja) | 1990-05-17 | 1990-05-17 | リードフレームおよびそれを用いた半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0422162A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997012387A2 (de) * | 1995-09-29 | 1997-04-03 | Siemens Aktiengesellschaft | Leiterrahmen für integrierte schaltungen |
US5773878A (en) * | 1995-10-28 | 1998-06-30 | Institute Of Microelectronics National University Of Singapore | IC packaging lead frame for reducing chip stress and deformation |
EP0853817A1 (en) * | 1995-10-04 | 1998-07-22 | International Business Machines Corporation | Electronic package with enhanced pad design |
US5825628A (en) * | 1996-10-03 | 1998-10-20 | International Business Machines Corporation | Electronic package with enhanced pad design |
US5874773A (en) * | 1994-09-01 | 1999-02-23 | Hitachi, Ltd. | Lead frame having a supporting pad with a plurality of slits arranged to permit the flow of resin so as to prevent the occurrence of voids |
WO2002007490A2 (de) * | 2000-07-18 | 2002-01-24 | Robert Bosch Gmbh | Baugruppe mit einem strukturierten trägerelement und einem mit diesem wirkverbundenen substrat |
JP2003031753A (ja) * | 2001-07-19 | 2003-01-31 | Sony Corp | 半導体装置及びその製造方法 |
US6583501B2 (en) * | 1999-02-09 | 2003-06-24 | Institute Of Microelectronics | Lead frame for an integrated circuit chip (integrated circuit peripheral support) |
EP1662565A2 (en) * | 2000-09-04 | 2006-05-31 | Dainippon Printing Co., Ltd. | Semiconductor package |
JP2007311579A (ja) * | 2006-05-19 | 2007-11-29 | Matsushita Electric Ind Co Ltd | リードフレームおよびこれを使用した半導体装置 |
JP2009060093A (ja) * | 2007-08-06 | 2009-03-19 | Seiko Instruments Inc | 半導体装置 |
TWI823480B (zh) * | 2021-09-07 | 2023-11-21 | 日商日立功率半導體股份有限公司 | 半導體裝置 |
-
1990
- 1990-05-17 JP JP12791490A patent/JPH0422162A/ja active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5874773A (en) * | 1994-09-01 | 1999-02-23 | Hitachi, Ltd. | Lead frame having a supporting pad with a plurality of slits arranged to permit the flow of resin so as to prevent the occurrence of voids |
WO1997012387A3 (de) * | 1995-09-29 | 1997-06-12 | Siemens Ag | Leiterrahmen für integrierte schaltungen |
WO1997012387A2 (de) * | 1995-09-29 | 1997-04-03 | Siemens Aktiengesellschaft | Leiterrahmen für integrierte schaltungen |
DE19536525B4 (de) * | 1995-09-29 | 2005-11-17 | Infineon Technologies Ag | Leiterrahmen für integrierte Schaltungen |
EP0853817A1 (en) * | 1995-10-04 | 1998-07-22 | International Business Machines Corporation | Electronic package with enhanced pad design |
US5773878A (en) * | 1995-10-28 | 1998-06-30 | Institute Of Microelectronics National University Of Singapore | IC packaging lead frame for reducing chip stress and deformation |
US5825628A (en) * | 1996-10-03 | 1998-10-20 | International Business Machines Corporation | Electronic package with enhanced pad design |
US6583501B2 (en) * | 1999-02-09 | 2003-06-24 | Institute Of Microelectronics | Lead frame for an integrated circuit chip (integrated circuit peripheral support) |
WO2002007490A2 (de) * | 2000-07-18 | 2002-01-24 | Robert Bosch Gmbh | Baugruppe mit einem strukturierten trägerelement und einem mit diesem wirkverbundenen substrat |
WO2002007490A3 (de) * | 2000-07-18 | 2002-06-27 | Bosch Gmbh Robert | Baugruppe mit einem strukturierten trägerelement und einem mit diesem wirkverbundenen substrat |
EP1662565A3 (en) * | 2000-09-04 | 2008-02-27 | Dainippon Printing Co., Ltd. | Semiconductor package |
EP1662565A2 (en) * | 2000-09-04 | 2006-05-31 | Dainippon Printing Co., Ltd. | Semiconductor package |
JP2003031753A (ja) * | 2001-07-19 | 2003-01-31 | Sony Corp | 半導体装置及びその製造方法 |
JP2007311579A (ja) * | 2006-05-19 | 2007-11-29 | Matsushita Electric Ind Co Ltd | リードフレームおよびこれを使用した半導体装置 |
JP4738250B2 (ja) * | 2006-05-19 | 2011-08-03 | パナソニック株式会社 | 半導体装置 |
JP2009060093A (ja) * | 2007-08-06 | 2009-03-19 | Seiko Instruments Inc | 半導体装置 |
TWI823480B (zh) * | 2021-09-07 | 2023-11-21 | 日商日立功率半導體股份有限公司 | 半導體裝置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4827376A (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
US5590462A (en) | Process for dissipating heat from a semiconductor package | |
US5461197A (en) | Electronic device having a chip with an external bump terminal equal or smaller than a via hole on a board | |
US4849857A (en) | Heat dissipating interconnect tape for use in tape automated bonding | |
US6404049B1 (en) | Semiconductor device, manufacturing method thereof and mounting board | |
JP2531382B2 (ja) | ボ―ルグリッドアレイ半導体装置およびその製造方法 | |
US5157478A (en) | Tape automated bonding packaged semiconductor device incorporating a heat sink | |
KR100222157B1 (ko) | 반도체 패키지 | |
US7482204B2 (en) | Chip packaging process | |
KR100374241B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US5362679A (en) | Plastic package with solder grid array | |
JPH0878574A (ja) | 半導体装置及びその製造方法 | |
JP3070579B2 (ja) | 半導体装置の実装構造および実装方法 | |
JPH0422162A (ja) | リードフレームおよびそれを用いた半導体集積回路装置 | |
US5102831A (en) | Method of manufacturing multi-chip package | |
TW202141718A (zh) | 半導體模組及其製造方法 | |
JPH11214596A (ja) | 半導体装置及びその製造方法並びに電子機器 | |
JPH01235261A (ja) | 半導体装置及びその製造方法 | |
CA2017080C (en) | Semiconductor device package structure | |
JPS634714B2 (ja) | ||
JP3052899B2 (ja) | 半導体装置 | |
KR100237912B1 (ko) | 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법 | |
JPH07111278A (ja) | 樹脂封止パッケージおよび電子回路装置 | |
JPH11204692A (ja) | 半導体装置 | |
KR100388211B1 (ko) | 멀티 칩 패키지 |