JP2003031753A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003031753A JP2003031753A JP2001220480A JP2001220480A JP2003031753A JP 2003031753 A JP2003031753 A JP 2003031753A JP 2001220480 A JP2001220480 A JP 2001220480A JP 2001220480 A JP2001220480 A JP 2001220480A JP 2003031753 A JP2003031753 A JP 2003031753A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- die pad
- package
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Abstract
(57)【要約】
【課題】 半導体素子の樹脂封止工程の際に、支持部材
の位置ずれや変形を阻止できるようにすると共に、リフ
ロー時に外装部材内で熱膨張する気体を外装部材外に排
出できるようにする。 【解決手段】 半導体素子１と、この半導体素子１を一
方の面で支持するダイパッド３と、このダイパッド３と
所定の離隔距離を有して配された外部端子７と、この外
部端子７と半導体素子１とを接続する金線９と、ダイパ
ッド３を覆うようにして、この金線９と半導体素子１を
封止するパッケージ１１とを備え、ダイパッド３の他方
の面には複数の突起部５が設けられ、少なくとも、この
突起部５の先端がパッケージ１１から露出して成るもの
である。半導体素子１の樹脂封止工程の際に、パッケー
ジ１１成型用の下金型に対し、半導体素子１を接合され
たダイパッド３を複数の突起部５によって支持すること
ができる。
の位置ずれや変形を阻止できるようにすると共に、リフ
ロー時に外装部材内で熱膨張する気体を外装部材外に排
出できるようにする。 【解決手段】 半導体素子１と、この半導体素子１を一
方の面で支持するダイパッド３と、このダイパッド３と
所定の離隔距離を有して配された外部端子７と、この外
部端子７と半導体素子１とを接続する金線９と、ダイパ
ッド３を覆うようにして、この金線９と半導体素子１を
封止するパッケージ１１とを備え、ダイパッド３の他方
の面には複数の突起部５が設けられ、少なくとも、この
突起部５の先端がパッケージ１１から露出して成るもの
である。半導体素子１の樹脂封止工程の際に、パッケー
ジ１１成型用の下金型に対し、半導体素子１を接合され
たダイパッド３を複数の突起部５によって支持すること
ができる。
Description
【０００１】
【発明の属する技術分野】本発明は、外部端子をパッケ
ージの下方に備えて、小型、薄型化したノンリードタイ
プの樹脂封止型半導体ＩＣ等に適用して好適な半導体装
置及びその製造方法に関するものである。詳しくは、所
定の面に突起部を有する支持部材を形成し、この支持部
材の突起部形成面の反対側に半導体素子を接合し、半導
体素子の樹脂封止工程の際に、外装部材成型用の下金型
に対し、この支持部材を複数の突起部で支持できるよう
にして、封止時の支持部材の位置ずれや、リフロー時に
おけるパッケージのクラック等を防止できるようにした
ものである。
ージの下方に備えて、小型、薄型化したノンリードタイ
プの樹脂封止型半導体ＩＣ等に適用して好適な半導体装
置及びその製造方法に関するものである。詳しくは、所
定の面に突起部を有する支持部材を形成し、この支持部
材の突起部形成面の反対側に半導体素子を接合し、半導
体素子の樹脂封止工程の際に、外装部材成型用の下金型
に対し、この支持部材を複数の突起部で支持できるよう
にして、封止時の支持部材の位置ずれや、リフロー時に
おけるパッケージのクラック等を防止できるようにした
ものである。
【０００２】
【従来の技術】近年、電子機器の小型化に伴って、半導
体装置の小型化、薄型化、他ピン化が進んでいる。これ
に伴って、半導体装置の外部端子と実装基板との接着面
積を広く確保するために、外部端子をパッケージの下面
から露出したノンリードフラットタイプの樹脂封止型半
導体装置が開発されてきている。
体装置の小型化、薄型化、他ピン化が進んでいる。これ
に伴って、半導体装置の外部端子と実装基板との接着面
積を広く確保するために、外部端子をパッケージの下面
から露出したノンリードフラットタイプの樹脂封止型半
導体装置が開発されてきている。
【０００３】図１１は従来例に係る半導体装置９０の構
成例を示す断面図である。この半導体装置９０は、ノン
リードフラットタイプの樹脂封止型半導体装置である。
半導体装置９０は半導体素子９１と、この半導体素子９
１を支持するダイパッド９２と、このダイパッド９２と
所定の離隔距離を有して配された外部端子９３と、半導
体素子１と外部端子９３とを接続する金線９４を備えて
いる。そして、半導体装置９０は、外部端子９３の上面
の一部及び側面の一部を覆って、半導体素子９１及び金
線９４を樹脂封止するパッケージ９５を有している。こ
のパッケージ９５は、モールド樹脂を所定の形状に成型
したものである。この半導体装置９０では、その厚みを
さらに薄くするために、ダイパッド９２の厚みが外部端
子９３の厚みの約１／２程度になされている。
成例を示す断面図である。この半導体装置９０は、ノン
リードフラットタイプの樹脂封止型半導体装置である。
半導体装置９０は半導体素子９１と、この半導体素子９
１を支持するダイパッド９２と、このダイパッド９２と
所定の離隔距離を有して配された外部端子９３と、半導
体素子１と外部端子９３とを接続する金線９４を備えて
いる。そして、半導体装置９０は、外部端子９３の上面
の一部及び側面の一部を覆って、半導体素子９１及び金
線９４を樹脂封止するパッケージ９５を有している。こ
のパッケージ９５は、モールド樹脂を所定の形状に成型
したものである。この半導体装置９０では、その厚みを
さらに薄くするために、ダイパッド９２の厚みが外部端
子９３の厚みの約１／２程度になされている。
【０００４】
【発明が解決しようとする課題】ところで、従来方式の
半導体装置９０によれば、ダイパッド９２の厚みは外部
端子９３の厚みの約１／２程度に薄く加工されていた。
それゆえ、当該半導体装置９０の樹脂封止工程では、図
１２Ａに示すように、モールド樹脂の重みや封止圧力に
よってダイパッド９２が樹脂成型用のキャビティ内で位
置ずれしたり、変形してしまうおそれがあった。また、
このダイパッド９２の位置ずれや変形によって、金線９
４の断線や、モールド樹脂の充填不良を生じてしまうお
それがあった。
半導体装置９０によれば、ダイパッド９２の厚みは外部
端子９３の厚みの約１／２程度に薄く加工されていた。
それゆえ、当該半導体装置９０の樹脂封止工程では、図
１２Ａに示すように、モールド樹脂の重みや封止圧力に
よってダイパッド９２が樹脂成型用のキャビティ内で位
置ずれしたり、変形してしまうおそれがあった。また、
このダイパッド９２の位置ずれや変形によって、金線９
４の断線や、モールド樹脂の充填不良を生じてしまうお
それがあった。
【０００５】さらに、この半導体装置９０に半田リフロ
ー処理を施すと、図１２Ｂに示すように、モールド樹脂
に含まれる水分が気化してパッケージ９５が膨れあが
り、当該半導体装置９０と配線基板とを半田接合できな
かったり、パッケージ９５にクラックを生じてしまうお
それがあった。
ー処理を施すと、図１２Ｂに示すように、モールド樹脂
に含まれる水分が気化してパッケージ９５が膨れあが
り、当該半導体装置９０と配線基板とを半田接合できな
かったり、パッケージ９５にクラックを生じてしまうお
それがあった。
【０００６】そこで、本発明はこのような問題を解決し
たものであって、半導体素子の樹脂封止工程の際に、支
持部材の位置ずれや変形を阻止できるようにすると共
に、外装部材内で熱膨張する気体を外装部材外に排出で
きるようにした半導体装置及びその製造方法の提供を目
的とする。
たものであって、半導体素子の樹脂封止工程の際に、支
持部材の位置ずれや変形を阻止できるようにすると共
に、外装部材内で熱膨張する気体を外装部材外に排出で
きるようにした半導体装置及びその製造方法の提供を目
的とする。
【０００７】
【課題を解決するための手段】上述した課題は、半導体
素子と、この半導体素子を一方の面で支持する支持部材
と、この支持部材と所定の離隔距離を有して配された端
子部材と、この端子部材と半導体素子とを接続する導電
部材と、支持部材を覆うようにして、この導電部材と半
導体素子を封止する外装部材とを備え、支持部材の他方
の面には複数の突起部が設けられ、少なくとも、この突
起部の先端が外装部材から露出して成ることを特徴とす
る半導体装置によって解決される。
素子と、この半導体素子を一方の面で支持する支持部材
と、この支持部材と所定の離隔距離を有して配された端
子部材と、この端子部材と半導体素子とを接続する導電
部材と、支持部材を覆うようにして、この導電部材と半
導体素子を封止する外装部材とを備え、支持部材の他方
の面には複数の突起部が設けられ、少なくとも、この突
起部の先端が外装部材から露出して成ることを特徴とす
る半導体装置によって解決される。
【０００８】本発明に係る半導体装置によれば、半導体
素子を支持する面の反対側には複数の突起部が設けら
れ、少なくとも、これらの突起部の先端が外装部材から
露出するようになされる。従って、半導体素子の樹脂封
止工程の際に、外装部材成型用の下金型に対し、半導体
素子を接合された支持部材を複数の突起部によって支持
することができる。しかも、樹脂封止工程における樹脂
封入応力に対して、支持部材の姿勢を維持できる。
素子を支持する面の反対側には複数の突起部が設けら
れ、少なくとも、これらの突起部の先端が外装部材から
露出するようになされる。従って、半導体素子の樹脂封
止工程の際に、外装部材成型用の下金型に対し、半導体
素子を接合された支持部材を複数の突起部によって支持
することができる。しかも、樹脂封止工程における樹脂
封入応力に対して、支持部材の姿勢を維持できる。
【０００９】また、本発明に係る半導体装置の製造方法
は、所定の面に突起部を有する支持部材を形成し、この
支持部材の突起部形成面の反対側に半導体素子を接合
し、この半導体素子と端子部材とを導電部材で接続し、
その後、この突起部の先端を露出するようにして、導電
部材、半導体素子及びこの支持部材とを外装部材で封止
するものである。
は、所定の面に突起部を有する支持部材を形成し、この
支持部材の突起部形成面の反対側に半導体素子を接合
し、この半導体素子と端子部材とを導電部材で接続し、
その後、この突起部の先端を露出するようにして、導電
部材、半導体素子及びこの支持部材とを外装部材で封止
するものである。
【００１０】本発明に係る半導体装置の製造方法によれ
ば、半導体素子の樹脂封止工程の際に、外装部材成型用
の下金型に対し、半導体素子を接合された支持部材を複
数の突起部によって支持することができる。しかも、樹
脂封入応力に対して、支持部材の姿勢を維持できる。
ば、半導体素子の樹脂封止工程の際に、外装部材成型用
の下金型に対し、半導体素子を接合された支持部材を複
数の突起部によって支持することができる。しかも、樹
脂封入応力に対して、支持部材の姿勢を維持できる。
【００１１】
【発明の実施の形態】以下、図面を参照しながら、この
発明の実施形態に係る半導体装置、及び半導体装置の製
造方法について説明する。図１Ａ及びＢは本発明の実施
形態に係る半導体装置１００の構成例を示す断面図と、
底面図である。この実施形態では、所定の面に突起部を
有する支持部材を形成し、この支持部材の突起部形成面
の反対側に半導体素子を接合して、半導体素子の樹脂封
止工程の際に、外装部材成型用の下金型に対して、この
支持部材を複数の突起部によって支持できるようにし、
封止工程における支持部材の位置ずれや変形を阻止でき
るようにすると共に、外装部材内で熱膨張する気体を外
装部材外に排出できるようにしたものである。
発明の実施形態に係る半導体装置、及び半導体装置の製
造方法について説明する。図１Ａ及びＢは本発明の実施
形態に係る半導体装置１００の構成例を示す断面図と、
底面図である。この実施形態では、所定の面に突起部を
有する支持部材を形成し、この支持部材の突起部形成面
の反対側に半導体素子を接合して、半導体素子の樹脂封
止工程の際に、外装部材成型用の下金型に対して、この
支持部材を複数の突起部によって支持できるようにし、
封止工程における支持部材の位置ずれや変形を阻止でき
るようにすると共に、外装部材内で熱膨張する気体を外
装部材外に排出できるようにしたものである。
【００１２】始めに、本発明の実施形態に係る半導体装
置１００について説明する。図１Ａに示す半導体装置１
００は、ＶＱＦＮ（Very thin Quad Flat Non-leaded P
ackage)タイプの樹脂封止型半導体装置である。
置１００について説明する。図１Ａに示す半導体装置１
００は、ＶＱＦＮ（Very thin Quad Flat Non-leaded P
ackage)タイプの樹脂封止型半導体装置である。
【００１３】まず、この半導体装置１００は、シリコン
等から成る半導体素子１を有している。この半導体素子
１は、多数の半導体素子を形成されたシリコンウェハー
をスクライブラインに沿って切断し、得たものである。
切断された個々の半導体素子１には、導電部材と接続す
るために、複数個の電極部（以下で、パッドともいう）
が設けられている。半導体素子１の大きさはその種類や
使用用途により種々異なるが、例えば縦３．０ｍｍ×横
３．０ｍｍ×厚さ０．３ｍｍ程度である。また、この半
導体装置１００は、支持部材の一例となるダイパッド３
を有している。このダイパッド３は、熱硬化性の接着剤
を介してその上面で半導体素子１を支持するものであ
る。
等から成る半導体素子１を有している。この半導体素子
１は、多数の半導体素子を形成されたシリコンウェハー
をスクライブラインに沿って切断し、得たものである。
切断された個々の半導体素子１には、導電部材と接続す
るために、複数個の電極部（以下で、パッドともいう）
が設けられている。半導体素子１の大きさはその種類や
使用用途により種々異なるが、例えば縦３．０ｍｍ×横
３．０ｍｍ×厚さ０．３ｍｍ程度である。また、この半
導体装置１００は、支持部材の一例となるダイパッド３
を有している。このダイパッド３は、熱硬化性の接着剤
を介してその上面で半導体素子１を支持するものであ
る。
【００１４】図２Ａ及びＢは、ダイパッド３の構成例を
示す平面図と、Ｘ１−Ｘ２矢視断面図である。図２Ａに
おいて、このダイパッド３は、支持する半導体素子に対
応した形状と、大きさを有している。例えば、ダイパッ
ド３の形状は略正方形であり、その大きさは縦４ｍｍ×
横４ｍｍ程度である。また、このダイパッド３はその下
面に４つの突起部５を有している。これらの突起部５は
円柱状になされており、ダイパッド３の四隅から約０．
５ｍｍ内側に入った領域に設けられている。これらの突
起部５は、当該半導体装置の樹脂封止工程におけるダイ
パッド３の姿勢保持機能と、半田リフロー工程における
外装部材内の膨張気体排出機能の両方を有するものであ
る。これらについては、後で説明する。
示す平面図と、Ｘ１−Ｘ２矢視断面図である。図２Ａに
おいて、このダイパッド３は、支持する半導体素子に対
応した形状と、大きさを有している。例えば、ダイパッ
ド３の形状は略正方形であり、その大きさは縦４ｍｍ×
横４ｍｍ程度である。また、このダイパッド３はその下
面に４つの突起部５を有している。これらの突起部５は
円柱状になされており、ダイパッド３の四隅から約０．
５ｍｍ内側に入った領域に設けられている。これらの突
起部５は、当該半導体装置の樹脂封止工程におけるダイ
パッド３の姿勢保持機能と、半田リフロー工程における
外装部材内の膨張気体排出機能の両方を有するものであ
る。これらについては、後で説明する。
【００１５】図２Ｂにおいて、突起部５以外のダイパッ
ド３の上面から下面までの寸法距離は、例えば５０μｍ
である。また、ダイパッド３の上面から突起部５の先端
までの寸法距離は１００μｍ程度である。さらに、突起
部５の直径は０．５ｍｍ程度である。このダイパッド３
は、銅合金材等から成り、銅合金板を所定の形状に打ち
抜いて形成される。
ド３の上面から下面までの寸法距離は、例えば５０μｍ
である。また、ダイパッド３の上面から突起部５の先端
までの寸法距離は１００μｍ程度である。さらに、突起
部５の直径は０．５ｍｍ程度である。このダイパッド３
は、銅合金材等から成り、銅合金板を所定の形状に打ち
抜いて形成される。
【００１６】図１Ａに戻って、この半導体装置１００は
端子部材の一例として、外部端子７を有している。この
外部端子７は、ダイパッド３と約１ｍｍ程度の離隔距離
を有し、かつ、このダイパッド３を囲むように配置され
ている。外部端子７は、その上面及び側面の一部を外装
部材で覆われ、その他を外装部材から露出するように成
されている。また、外部端子７の下面は、当該半導体装
置１００を実装する配線基板の配線パターンと良好に接
続できるように、略平坦になされている。この外部端子
７は、銅合金材等から成り、銅合金板を所定の形状に打
ち抜いて、ダイパッド３と一括して形成されるものであ
る。以下で、ダイパッドと外部端子が形成された銅合金
板をリードフレームと称する。
端子部材の一例として、外部端子７を有している。この
外部端子７は、ダイパッド３と約１ｍｍ程度の離隔距離
を有し、かつ、このダイパッド３を囲むように配置され
ている。外部端子７は、その上面及び側面の一部を外装
部材で覆われ、その他を外装部材から露出するように成
されている。また、外部端子７の下面は、当該半導体装
置１００を実装する配線基板の配線パターンと良好に接
続できるように、略平坦になされている。この外部端子
７は、銅合金材等から成り、銅合金板を所定の形状に打
ち抜いて、ダイパッド３と一括して形成されるものであ
る。以下で、ダイパッドと外部端子が形成された銅合金
板をリードフレームと称する。
【００１７】そして、半導体装置１００は導電部材の一
例として金線９を有している。この金線９は、その一端
を半導体素子１のパッドに接合し、他端を外部端子７の
上面に接合するようなされている。これにより、半導体
素子１と外部端子７は電気的に接続される。金線９の直
径は約３０μｍ、長さは２ｍｍ程度である。
例として金線９を有している。この金線９は、その一端
を半導体素子１のパッドに接合し、他端を外部端子７の
上面に接合するようなされている。これにより、半導体
素子１と外部端子７は電気的に接続される。金線９の直
径は約３０μｍ、長さは２ｍｍ程度である。
【００１８】さらに、半導体装置１００は、外装部材の
一例となるパッケージ１１を有している。このパッケー
ジ１１は、半導体素子１と、ダイパッド３と、外部端子
７と、金線９は覆って樹脂封止するものである。パッケ
ージ１１によって、半導体素子１等の被封止部材は空気
中の酸素や湿気から遮断され、酸化や腐食の進行を阻止
するように成されている。このパッケージ１１は、例え
ばエポキシ系のモールド樹脂を所定の形状に成型したも
のである。
一例となるパッケージ１１を有している。このパッケー
ジ１１は、半導体素子１と、ダイパッド３と、外部端子
７と、金線９は覆って樹脂封止するものである。パッケ
ージ１１によって、半導体素子１等の被封止部材は空気
中の酸素や湿気から遮断され、酸化や腐食の進行を阻止
するように成されている。このパッケージ１１は、例え
ばエポキシ系のモールド樹脂を所定の形状に成型したも
のである。
【００１９】ところで、この半導体装置１００では、図
１Ｂに示すように、少なくともダイパッド３の下面にあ
る突起部５の先端がパッケージ１１から露出するように
なされている。これにより、例えば、当該半導体装置１
００に半田リフロー等の加熱処理を施した際に、モール
ド樹脂に含有される水分がパッケージ１１内で水蒸気と
して気化膨張した場合でも、図３の破線矢印ｐで示すよ
うに、この水蒸気等１５を突起部５の側縁に沿って、パ
ッケージ１１の外部へ速やかに排出できる。それゆえ、
水蒸気１５に起因したパッケージ１１の膨らみや、クラ
ック等の発生を防止できる。
１Ｂに示すように、少なくともダイパッド３の下面にあ
る突起部５の先端がパッケージ１１から露出するように
なされている。これにより、例えば、当該半導体装置１
００に半田リフロー等の加熱処理を施した際に、モール
ド樹脂に含有される水分がパッケージ１１内で水蒸気と
して気化膨張した場合でも、図３の破線矢印ｐで示すよ
うに、この水蒸気等１５を突起部５の側縁に沿って、パ
ッケージ１１の外部へ速やかに排出できる。それゆえ、
水蒸気１５に起因したパッケージ１１の膨らみや、クラ
ック等の発生を防止できる。
【００２０】次に、本発明の実施形態に係る半導体装置
１００の製造方法について説明する。ここでは、まず、
上述したダイパッド及び外部端子からなるリードフレー
ムを製造し、次に、このリードフレームを用いて半導体
装置１００を製造する場合を想定する。図４Ａ〜Ｃはリ
ードフレーム５０の製造方法を示す工程図である。図４
Ａに示すように、まず、略平坦な銅合金板２１を用意す
る。この銅合金板２１の厚さは、例えば２００μｍ程度
である。次に、この銅合金板２１の上面及び下面に感光
性のレジストを塗布する。塗布するレジストは、例えば
ポジ型であり、塗布する厚さは１０μｍ程度である。ま
た、レジストに限らず、感光性のテープ等を使用しても
良い。
１００の製造方法について説明する。ここでは、まず、
上述したダイパッド及び外部端子からなるリードフレー
ムを製造し、次に、このリードフレームを用いて半導体
装置１００を製造する場合を想定する。図４Ａ〜Ｃはリ
ードフレーム５０の製造方法を示す工程図である。図４
Ａに示すように、まず、略平坦な銅合金板２１を用意す
る。この銅合金板２１の厚さは、例えば２００μｍ程度
である。次に、この銅合金板２１の上面及び下面に感光
性のレジストを塗布する。塗布するレジストは、例えば
ポジ型であり、塗布する厚さは１０μｍ程度である。ま
た、レジストに限らず、感光性のテープ等を使用しても
良い。
【００２１】次に、このレジストをフォトリソグラフィ
によって所定のパターンに露光、現像し、少なくとも、
銅合金板の突起部形成領域２５を覆うようにレジストパ
ターン２７を形成する。レジストパターン２７の形成
後、このレジストパターン２７をマスクにして銅合金板
２１をエッチングし、円柱状の突起部を複数形成する。
このエッチングには、例えば、Ｆｅ2Ｃｌ3水溶液等の、
レジストパターン２７を侵すことなく銅合金板２１のみ
をエッチングするような薬液を使用する。銅合金板２１
に突起部を形成した後、レジストパターン２７を除去す
る。レジストパターン２７の除去には、銅材を侵さずに
レジストのみを溶解するような有機溶剤を使用する。
によって所定のパターンに露光、現像し、少なくとも、
銅合金板の突起部形成領域２５を覆うようにレジストパ
ターン２７を形成する。レジストパターン２７の形成
後、このレジストパターン２７をマスクにして銅合金板
２１をエッチングし、円柱状の突起部を複数形成する。
このエッチングには、例えば、Ｆｅ2Ｃｌ3水溶液等の、
レジストパターン２７を侵すことなく銅合金板２１のみ
をエッチングするような薬液を使用する。銅合金板２１
に突起部を形成した後、レジストパターン２７を除去す
る。レジストパターン２７の除去には、銅材を侵さずに
レジストのみを溶解するような有機溶剤を使用する。
【００２２】これら突起部の大きさは、図２Ｂにおい
て、突起部５の厚さをＬ１とし、突起部５以外の銅合金
板２１の厚さをＬ２としたとき、Ｌ１＝２×Ｌ２程度と
することが望ましい。これは、銅合金板２１をエッチン
グし過ぎた場合には、ダイパッドの機械強度を損なって
しまい、エッチングが足りない場合には、ダイパッド下
のパッケージの厚さが薄くなり当該半導体装置の樹脂封
止の信頼性を損なってしまうからである。例えば、銅合
金板２１の厚さが２００μｍ程度の場合には、突起部５
以外の銅合金板２１を約１００μｍエッチングすると良
い。レジストパターン２７を除去した後、プレス機を使
用して銅合金板２１を所定形状に打ち抜く。これによ
り、図４Ｃに示すような、ダイパッド３と、このダイパ
ッド３から所定の離隔距離を有した外部端子７からなる
リードフレーム５０を完成する。
て、突起部５の厚さをＬ１とし、突起部５以外の銅合金
板２１の厚さをＬ２としたとき、Ｌ１＝２×Ｌ２程度と
することが望ましい。これは、銅合金板２１をエッチン
グし過ぎた場合には、ダイパッドの機械強度を損なって
しまい、エッチングが足りない場合には、ダイパッド下
のパッケージの厚さが薄くなり当該半導体装置の樹脂封
止の信頼性を損なってしまうからである。例えば、銅合
金板２１の厚さが２００μｍ程度の場合には、突起部５
以外の銅合金板２１を約１００μｍエッチングすると良
い。レジストパターン２７を除去した後、プレス機を使
用して銅合金板２１を所定形状に打ち抜く。これによ
り、図４Ｃに示すような、ダイパッド３と、このダイパ
ッド３から所定の離隔距離を有した外部端子７からなる
リードフレーム５０を完成する。
【００２３】尚、突起部５の形成方法は、エッチングの
みに限られることはない。例えば、プレス機を使用し
て、突起部形成領域２５以外の銅合金板２１に圧延処理
を施しても良い。この場合、銅合金板２１上にレジスト
パターン２７を設ける必要がなく、さらに、プレス機を
使用して突起部５の形成工程と銅合金板２１の打ち抜き
工程とを連続して行うことができるので、その利点は大
きい。
みに限られることはない。例えば、プレス機を使用し
て、突起部形成領域２５以外の銅合金板２１に圧延処理
を施しても良い。この場合、銅合金板２１上にレジスト
パターン２７を設ける必要がなく、さらに、プレス機を
使用して突起部５の形成工程と銅合金板２１の打ち抜き
工程とを連続して行うことができるので、その利点は大
きい。
【００２４】次に、このリードフレーム５０を使用した
半導体装置１００の製造方法について説明する。図５及
び図６は、半導体装置１００の製造方法（その１、２）
を示す工程図である。まず、図５Ａに示すように、この
リードフレーム５０のダイパッド３上に半導体素子１を
接着する。リードフレーム５０のダイパッド３と外部端
子７は、離隔するように形成されたので、半導体素子１
と外部端子７も離隔するように成される。ここでは、外
部端子７と半導体素子１との離隔距離を約１ｍｍとし
た。半導体素子１のダイパッド３への接着は半導体装置
の組立工程で一般に用いられているダイボンディング装
置を用いて行う。また、接着材には、例えばＡｇペース
トを使用する。
半導体装置１００の製造方法について説明する。図５及
び図６は、半導体装置１００の製造方法（その１、２）
を示す工程図である。まず、図５Ａに示すように、この
リードフレーム５０のダイパッド３上に半導体素子１を
接着する。リードフレーム５０のダイパッド３と外部端
子７は、離隔するように形成されたので、半導体素子１
と外部端子７も離隔するように成される。ここでは、外
部端子７と半導体素子１との離隔距離を約１ｍｍとし
た。半導体素子１のダイパッド３への接着は半導体装置
の組立工程で一般に用いられているダイボンディング装
置を用いて行う。また、接着材には、例えばＡｇペース
トを使用する。
【００２５】次に、図５Ｂに示すように、金線９の一端
を外部端子７に、他端を半導体素子１のパッドに接合す
る。これにより、半導体素子１と外部端子７を、金線９
を介して連接できる。半導体素子１のパッドと金線９の
接合、並びに金線９と外部端子７との接合は、半導体装
置の組立工程で一般に用いられているワイヤーボンディ
ング装置を用いて、各々を互いに加圧、加熱して行う。
を外部端子７に、他端を半導体素子１のパッドに接合す
る。これにより、半導体素子１と外部端子７を、金線９
を介して連接できる。半導体素子１のパッドと金線９の
接合、並びに金線９と外部端子７との接合は、半導体装
置の組立工程で一般に用いられているワイヤーボンディ
ング装置を用いて、各々を互いに加圧、加熱して行う。
【００２６】そして、図６Ａに示すように、モールド樹
脂成型用の上金型６０と下金型６２を備えたモールド樹
脂成型装置に、半導体素子１と金線９を取り付けたリー
ドフレーム５０を設置する。即ち、突起部５を下方にし
て、半導体素子１と金線９を取り付けたリードフレーム
５０を下金型６２上に載置し、この下金型６２の側縁部
と上金型６０の側縁部でリードフレーム５０を固定す
る。そして、下金型６２と上金型６０の内部（以下で、
キャビティともいう）に加熱したモールド樹脂を導入す
る。
脂成型用の上金型６０と下金型６２を備えたモールド樹
脂成型装置に、半導体素子１と金線９を取り付けたリー
ドフレーム５０を設置する。即ち、突起部５を下方にし
て、半導体素子１と金線９を取り付けたリードフレーム
５０を下金型６２上に載置し、この下金型６２の側縁部
と上金型６０の側縁部でリードフレーム５０を固定す
る。そして、下金型６２と上金型６０の内部（以下で、
キャビティともいう）に加熱したモールド樹脂を導入す
る。
【００２７】このとき、下金型６２に対し、半導体素子
１を接合したダイパッド３を複数の突起部５によってバ
ランス良く支持することができる。そして、これらの突
起部５によって、モールド樹脂の重みや、封入応力に対
してダイパッド１１の姿勢を維持することができる。
１を接合したダイパッド３を複数の突起部５によってバ
ランス良く支持することができる。そして、これらの突
起部５によって、モールド樹脂の重みや、封入応力に対
してダイパッド１１の姿勢を維持することができる。
【００２８】図６Ｂに示すように、金線９、半導体素子
１及びダイパッド３を封止するようにキャビティ６４内
にモールド樹脂を充填した後、このモールド樹脂を加圧
する。この間も、ダイパッド３は複数の突起部５によっ
て下方からバランス良く支えられているので、ダイパッ
ド３の位置ずれや変形を阻止することができる。それゆ
え、ダイパッド３のシフトによる金線９の断線や、モー
ルド樹脂の充填不良を防止できる。そして、モールド樹
脂がキャビティ６４内で十分に硬化すると、モールド樹
脂からなるパッケージ１１の成型が完了し、図１に示し
た半導体装置１００を完成する。
１及びダイパッド３を封止するようにキャビティ６４内
にモールド樹脂を充填した後、このモールド樹脂を加圧
する。この間も、ダイパッド３は複数の突起部５によっ
て下方からバランス良く支えられているので、ダイパッ
ド３の位置ずれや変形を阻止することができる。それゆ
え、ダイパッド３のシフトによる金線９の断線や、モー
ルド樹脂の充填不良を防止できる。そして、モールド樹
脂がキャビティ６４内で十分に硬化すると、モールド樹
脂からなるパッケージ１１の成型が完了し、図１に示し
た半導体装置１００を完成する。
【００２９】このように、本発明に係る半導体装置１０
０によれば、半導体素子１を一方の面で支持するダイパ
ッド３の他方の面には複数の突起部５が設けられ、少な
くとも、これらの突起部５の先端が半導体素子１を封止
するパッケージ１１から露出して成るものである。
０によれば、半導体素子１を一方の面で支持するダイパ
ッド３の他方の面には複数の突起部５が設けられ、少な
くとも、これらの突起部５の先端が半導体素子１を封止
するパッケージ１１から露出して成るものである。
【００３０】従って、半導体素子１の樹脂封止工程の際
に、パッケージ１１成型用の下金型６２に対し、半導体
素子１を接合されたダイパッド３を複数の突起部５によ
って支持することができる。しかもモールド樹脂の封入
応力に対して、ダイパッドの姿勢を維持できる。これに
より、樹脂封入時のダイパッド３の位置ずれや変形を阻
止できるので、金線９の断線や、モールド樹脂の充填不
良を防止できる。
に、パッケージ１１成型用の下金型６２に対し、半導体
素子１を接合されたダイパッド３を複数の突起部５によ
って支持することができる。しかもモールド樹脂の封入
応力に対して、ダイパッドの姿勢を維持できる。これに
より、樹脂封入時のダイパッド３の位置ずれや変形を阻
止できるので、金線９の断線や、モールド樹脂の充填不
良を防止できる。
【００３１】また、当該半導体装置１００に熱処理を施
す場合には、パッケージ１１内に生じる水蒸気等を突起
部５の側面に沿ってパッケージ１１外に逃がすことがで
き、パッケージ１１の膨れやクラック等の発生を阻止で
きる。それゆえ、当該半導体装置１００の歩留まりと信
頼性を確実に向上できる。
す場合には、パッケージ１１内に生じる水蒸気等を突起
部５の側面に沿ってパッケージ１１外に逃がすことがで
き、パッケージ１１の膨れやクラック等の発生を阻止で
きる。それゆえ、当該半導体装置１００の歩留まりと信
頼性を確実に向上できる。
【００３２】さらに、複数の突起部５間をモールド樹脂
で隙間無く充填できるので、図７に示すように、外部端
子及び突起部と対峙する配線基板７０の特定の領域７２
を除いて、配線基板７０の実装領域７４に任意に配線パ
ターンを設けることができる。
で隙間無く充填できるので、図７に示すように、外部端
子及び突起部と対峙する配線基板７０の特定の領域７２
を除いて、配線基板７０の実装領域７４に任意に配線パ
ターンを設けることができる。
【００３３】（比較例）ところで、上述した半導体装置
１００の膨張気体排出機能、即ちパッケージ１１の耐熱
性について、本発明者らは以下の実験を行い、その効果
を検証した。図８は、半田リフロー温度とパッケージの
形状変化との関係を実験した結果を示す表図である。
１００の膨張気体排出機能、即ちパッケージ１１の耐熱
性について、本発明者らは以下の実験を行い、その効果
を検証した。図８は、半田リフロー温度とパッケージの
形状変化との関係を実験した結果を示す表図である。
【００３４】図８に示す実験結果は、ダイパッド３の下
面に４つの突起部５を備えた半導体装置１００と、突起
部５を具備しない従来方式の半導体装置９０をそれぞれ
用意し、これらの半導体装置を３０℃、湿度８０％の環
境下に９６時間放置して、それぞれのパッケージに水分
を吸収させ、その後、これらの半導体装置に２４０℃の
半田リフロー処理と、２７０℃の半田リフロー処理をそ
れぞれ施して得たものである。図８中の×は、このリフ
ロー処理によってパッケージの形状が変化したことを示
し、○はパッケージの形状が変化しなかったことを示
す。
面に４つの突起部５を備えた半導体装置１００と、突起
部５を具備しない従来方式の半導体装置９０をそれぞれ
用意し、これらの半導体装置を３０℃、湿度８０％の環
境下に９６時間放置して、それぞれのパッケージに水分
を吸収させ、その後、これらの半導体装置に２４０℃の
半田リフロー処理と、２７０℃の半田リフロー処理をそ
れぞれ施して得たものである。図８中の×は、このリフ
ロー処理によってパッケージの形状が変化したことを示
し、○はパッケージの形状が変化しなかったことを示
す。
【００３５】これによれば、従来方式の半導体装置９０
では、突起部５を具備しないので、２４０℃、２７０℃
のいずれのリフロー処理においても、そのパッケージの
裏面には膨れやクラックが生じてしまった。これに対し
て、半導体装置１００では、ダイパッド３の下面に４つ
の突起部５を備えたので、２４０℃、２７０℃の両リフ
ロー処理において、そのパッケージの形状に変化は生じ
なかった。この結果より、当該半導体装置１００のパッ
ケージの耐熱性は、従来方式と比べて、著しく高いこと
が確認された。
では、突起部５を具備しないので、２４０℃、２７０℃
のいずれのリフロー処理においても、そのパッケージの
裏面には膨れやクラックが生じてしまった。これに対し
て、半導体装置１００では、ダイパッド３の下面に４つ
の突起部５を備えたので、２４０℃、２７０℃の両リフ
ロー処理において、そのパッケージの形状に変化は生じ
なかった。この結果より、当該半導体装置１００のパッ
ケージの耐熱性は、従来方式と比べて、著しく高いこと
が確認された。
【００３６】この実施形態では、１つのダイパッドに円
柱状の突起部を４つ設けた場合について説明したが、突
起部の形状と個数はこれに限られることはない。例え
ば、突起部の形状を図９Ａに示すように四角柱状として
も良いし、突起部５の個数を図９Ｂに示すように５つと
しても良い。ダイパッド３の姿勢保持機能と、半田リフ
ロー工程におけるパッケージ内の膨張気体排出機能と、
当該半導体装置１００を実装する配線基板の配線パター
ンレイアウトも考慮すれば、突起部の個数を３又は、４
以上の複数とすることが最適である。
柱状の突起部を４つ設けた場合について説明したが、突
起部の形状と個数はこれに限られることはない。例え
ば、突起部の形状を図９Ａに示すように四角柱状として
も良いし、突起部５の個数を図９Ｂに示すように５つと
しても良い。ダイパッド３の姿勢保持機能と、半田リフ
ロー工程におけるパッケージ内の膨張気体排出機能と、
当該半導体装置１００を実装する配線基板の配線パター
ンレイアウトも考慮すれば、突起部の個数を３又は、４
以上の複数とすることが最適である。
【００３７】また、ダイパッド３の形状は正方形に限ら
れることはない。例えば、樹脂封止工程でのモールド樹
脂の充填性を高めるため、或いは、モールド樹脂とダイ
パッド３の熱膨張係数差に起因した応力を軽減するため
に、図１０Ａ及びＢに示すような応力軽減用のスリット
部７７をダイパッド３に設けても良い。
れることはない。例えば、樹脂封止工程でのモールド樹
脂の充填性を高めるため、或いは、モールド樹脂とダイ
パッド３の熱膨張係数差に起因した応力を軽減するため
に、図１０Ａ及びＢに示すような応力軽減用のスリット
部７７をダイパッド３に設けても良い。
【００３８】この実施形態では、ＶＱＦＮタイプの樹脂
封止型半導体装置の場合について説明したが、これに限
られることはない。例えば、ＶＳＯＮ(Very thin Small
Outline Non-leaded Package)タイプや、ＳＯＰ（Smal
l Out-line Package）タイプ等の半導体装置及びその製
造方法についても適用することができる。
封止型半導体装置の場合について説明したが、これに限
られることはない。例えば、ＶＳＯＮ(Very thin Small
Outline Non-leaded Package)タイプや、ＳＯＰ（Smal
l Out-line Package）タイプ等の半導体装置及びその製
造方法についても適用することができる。
【００３９】
【発明の効果】本発明に係る半導体装置によれば、半導
体素子を一方の面で支持する支持部材の他方の面には複
数の突起部が設けられ、少なくとも、これらの突起部の
先端が半導体素子を封止する外装部材から露出して成る
ものである。
体素子を一方の面で支持する支持部材の他方の面には複
数の突起部が設けられ、少なくとも、これらの突起部の
先端が半導体素子を封止する外装部材から露出して成る
ものである。
【００４０】この構成によって、半導体素子の樹脂封止
工程の際に、外装部材成型用の下金型に対し、半導体素
子を接合された支持部材を複数の突起部によって支持す
ることができる。しかも、樹脂封止工程における樹脂封
入応力に対して、支持部材の姿勢を維持できる。従っ
て、支持部材の位置ずれや変形を阻止できるので、導電
部材の断線や、外装部材の充填不良を防止できる。
工程の際に、外装部材成型用の下金型に対し、半導体素
子を接合された支持部材を複数の突起部によって支持す
ることができる。しかも、樹脂封止工程における樹脂封
入応力に対して、支持部材の姿勢を維持できる。従っ
て、支持部材の位置ずれや変形を阻止できるので、導電
部材の断線や、外装部材の充填不良を防止できる。
【００４１】さらに、当該半導体装置に熱処理が施され
る場合には、外装部材内で熱膨張する気体を突起部の側
面に沿って外装部材外に逃がすことができ、外装部材の
膨れやクラック等の発生を阻止できる。それゆえ、当該
半導体装置の歩留まりと信頼性を確実に向上できる。
る場合には、外装部材内で熱膨張する気体を突起部の側
面に沿って外装部材外に逃がすことができ、外装部材の
膨れやクラック等の発生を阻止できる。それゆえ、当該
半導体装置の歩留まりと信頼性を確実に向上できる。
【００４２】本発明に係る半導体装置の製造方法によれ
ば、所定の面に突起部を有する支持部材を形成し、この
支持部材の突起部形成面の反対側に半導体素子を接合
し、この半導体素子と端子部材とを導電部材で接続し、
その後、突起部の先端を露出するようにして、導電部
材、半導体素子及び支持部材とを外装部材で封止するよ
うになされる。
ば、所定の面に突起部を有する支持部材を形成し、この
支持部材の突起部形成面の反対側に半導体素子を接合
し、この半導体素子と端子部材とを導電部材で接続し、
その後、突起部の先端を露出するようにして、導電部
材、半導体素子及び支持部材とを外装部材で封止するよ
うになされる。
【００４３】この構成によって、半導体素子の樹脂封止
工程の際に、外装部材成型用の下金型に対し、半導体素
子を接合された支持部材を複数の突起部によって支持す
ることができる。しかも、樹脂封入応力に対して、支持
部材の姿勢を維持できる。
工程の際に、外装部材成型用の下金型に対し、半導体素
子を接合された支持部材を複数の突起部によって支持す
ることができる。しかも、樹脂封入応力に対して、支持
部材の姿勢を維持できる。
【００４４】従って、支持部材の位置ずれや変形を阻止
できる。また、支持部材と下金型間にも外装部材を再現
性高く導入できるので、封止の信頼性を向上した半導体
装置を歩留まり良く製造できる。
できる。また、支持部材と下金型間にも外装部材を再現
性高く導入できるので、封止の信頼性を向上した半導体
装置を歩留まり良く製造できる。
【００４５】また、当該半導体装置に熱処理を施す場合
には、外装部材内で熱膨張する気体を突起部の側面に沿
って外装部材外に排出することができる。それゆえ、当
該半導体装置を配線基板の実装領域に半田接続する場合
でも、外装部材の膨れを防止することができるので、当
該半導体装置の実装の信頼性も向上できる。さらに、突
起部と突起部との間を外装部材で隙間無く充填できるの
で、配線基板の実装領域に配線パターンを設けることが
できる。
には、外装部材内で熱膨張する気体を突起部の側面に沿
って外装部材外に排出することができる。それゆえ、当
該半導体装置を配線基板の実装領域に半田接続する場合
でも、外装部材の膨れを防止することができるので、当
該半導体装置の実装の信頼性も向上できる。さらに、突
起部と突起部との間を外装部材で隙間無く充填できるの
で、配線基板の実装領域に配線パターンを設けることが
できる。
【００４６】この発明は、ＶＱＦＮタイプや、ＶＳＯＮ
タイプの樹脂封止型半導体ＩＣ等に適用して極めて好適
である。
タイプの樹脂封止型半導体ＩＣ等に適用して極めて好適
である。
【図１】Ａ及びＢは本発明の実施形態に係る半導体装置
１００の構成例を示す断面図と、底面図である。
１００の構成例を示す断面図と、底面図である。
【図２】Ａ及びＢはダイパッド３の構成例を示す平面図
と、Ｘ１−Ｘ２及矢視断面図である。
と、Ｘ１−Ｘ２及矢視断面図である。
【図３】半導体装置１００の膨張気体排出機能を示す概
念図である。
念図である。
【図４】Ａ〜Ｃはリードフレーム５０の製造方法を示す
工程図である。
工程図である。
【図５】Ａ及びＢは半導体装置１００の製造方法（その
１）を示す工程図である。
１）を示す工程図である。
【図６】Ａ及びＢは半導体装置１００の製造方法（その
２）を示す工程図である。
２）を示す工程図である。
【図７】半導体装置１００を実装する配線基板７０の構
成例を示す平面図である。
成例を示す平面図である。
【図８】半田リフロー温度とパッケージの形状変化との
関係を実験した結果を示す表図である。
関係を実験した結果を示す表図である。
【図９】Ａ及びＢは半導体装置１００の他の構成例を示
す底面図である。
す底面図である。
【図１０】Ａ及びＢはダイパッド３の他の構成例を示す
平面図である。
平面図である。
【図１１】従来例に係る半導体装置９０の構成例を示す
断面図である。
断面図である。
【図１２】Ａ及びＢは半導体装置９０の問題点を示す概
念図である。
念図である。
１・・・半導体素子、３・・・ダイパッド、５・・・突
起部、７・・・外部端子、９・・・金線、１１・・・パ
ッケージ、５０・・・リードフレーム、１００・・・半
導体装置
起部、７・・・外部端子、９・・・金線、１１・・・パ
ッケージ、５０・・・リードフレーム、１００・・・半
導体装置
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 栄森 昭久
福岡県福岡市早良区百道浜２丁目３番２号
ソニーセミコンダクタ九州株式会社内
Ｆターム(参考） 5F061 AA01 BA01 CA21 DD12
5F067 AA04 AB04 BC13 BD05 BE02
DE08
Claims (4)
- 【請求項１】 半導体素子と、 前記半導体素子を一方の面で支持する支持部材と、 前記支持部材と所定の離隔距離を有して配された端子部
材と、 前記端子部材と前記半導体素子とを接続する導電部材
と、 前記支持部材を覆うようにして、前記導電部材と前記半
導体素子を封止する外装部材とを備え、 前記支持部材の他方の面には複数の突起部が設けられ、 少なくとも、前記突起部の先端が前記外装部材から露出
して成ることを特徴とする半導体装置。 - 【請求項２】 前記支持部材の他方の面には、３又は４
以上の突起部が設けられたことを特徴とする請求項１に
記載の半導体装置。 - 【請求項３】 前記支持部材には、応力軽減用のスリッ
ト部が設けられたことを特徴とする請求項１に記載の半
導体装置。 - 【請求項４】 所定の面に突起部を有する支持部材を形
成する工程と、 前記支持部材の突起部形成面の反対側に半導体素子を接
合する工程と、 前記半導体素子と端子部材とを導電部材で接続する工程
と、 前記突起部の先端を露出するようにして、前記導電部
材、前記半導体素子及び前記支持部材とを外装部材で封
止する工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001220480A JP2003031753A (ja) | 2001-07-19 | 2001-07-19 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001220480A JP2003031753A (ja) | 2001-07-19 | 2001-07-19 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003031753A true JP2003031753A (ja) | 2003-01-31 |
Family
ID=19054293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001220480A Pending JP2003031753A (ja) | 2001-07-19 | 2001-07-19 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003031753A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7264997B2 (en) | 2003-07-16 | 2007-09-04 | Sanyo Electric Co., Ltd. | Semiconductor device including inclined cut surface and manufacturing method thereof |
| US7482690B1 (en) | 1998-06-10 | 2009-01-27 | Asat Ltd. | Electronic components such as thin array plastic packages and process for fabricating same |
| JP2009158978A (ja) * | 2009-04-10 | 2009-07-16 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2009302591A (ja) * | 2009-09-30 | 2009-12-24 | Renesas Technology Corp | 半導体装置 |
| US7833833B2 (en) | 2003-11-27 | 2010-11-16 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
| KR101106534B1 (ko) * | 2004-09-08 | 2012-01-20 | 페어차일드코리아반도체 주식회사 | 소잉형 몰디드 리드리스 패키지 및 그 제조방법 |
| US8330270B1 (en) * | 1998-06-10 | 2012-12-11 | Utac Hong Kong Limited | Integrated circuit package having a plurality of spaced apart pad portions |
| JPWO2011064817A1 (ja) * | 2009-11-26 | 2013-04-11 | パナソニック株式会社 | 半導体装置とその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0422162A (ja) * | 1990-05-17 | 1992-01-27 | Hitachi Ltd | リードフレームおよびそれを用いた半導体集積回路装置 |
| JPH06125029A (ja) * | 1992-10-12 | 1994-05-06 | Toshiba Corp | 半導体装置用リ−ドフレ−ム、樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 |
| JPH1174404A (ja) * | 1997-08-28 | 1999-03-16 | Nec Corp | ボールグリッドアレイ型半導体装置 |
| JPH11233683A (ja) * | 1998-02-10 | 1999-08-27 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とそれに用いられる回路部材および樹脂封止型半導体装置の製造方法 |
-
2001
- 2001-07-19 JP JP2001220480A patent/JP2003031753A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0422162A (ja) * | 1990-05-17 | 1992-01-27 | Hitachi Ltd | リードフレームおよびそれを用いた半導体集積回路装置 |
| JPH06125029A (ja) * | 1992-10-12 | 1994-05-06 | Toshiba Corp | 半導体装置用リ−ドフレ−ム、樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 |
| JPH1174404A (ja) * | 1997-08-28 | 1999-03-16 | Nec Corp | ボールグリッドアレイ型半導体装置 |
| JPH11233683A (ja) * | 1998-02-10 | 1999-08-27 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とそれに用いられる回路部材および樹脂封止型半導体装置の製造方法 |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8330270B1 (en) * | 1998-06-10 | 2012-12-11 | Utac Hong Kong Limited | Integrated circuit package having a plurality of spaced apart pad portions |
| US7482690B1 (en) | 1998-06-10 | 2009-01-27 | Asat Ltd. | Electronic components such as thin array plastic packages and process for fabricating same |
| CN100440499C (zh) * | 2003-07-16 | 2008-12-03 | 三洋电机株式会社 | 半导体器件及其制造方法 |
| US7264997B2 (en) | 2003-07-16 | 2007-09-04 | Sanyo Electric Co., Ltd. | Semiconductor device including inclined cut surface and manufacturing method thereof |
| US9024419B2 (en) | 2003-11-27 | 2015-05-05 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
| US10998288B2 (en) | 2003-11-27 | 2021-05-04 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
| US9806035B2 (en) | 2003-11-27 | 2017-10-31 | Renesas Electronics Corporation | Semiconductor device |
| US7833833B2 (en) | 2003-11-27 | 2010-11-16 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
| US8053875B2 (en) | 2003-11-27 | 2011-11-08 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
| US9425165B2 (en) | 2003-11-27 | 2016-08-23 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
| US10249595B2 (en) | 2003-11-27 | 2019-04-02 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
| US8592961B2 (en) | 2003-11-27 | 2013-11-26 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
| US8513785B2 (en) | 2003-11-27 | 2013-08-20 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device |
| KR101106534B1 (ko) * | 2004-09-08 | 2012-01-20 | 페어차일드코리아반도체 주식회사 | 소잉형 몰디드 리드리스 패키지 및 그 제조방법 |
| JP2009158978A (ja) * | 2009-04-10 | 2009-07-16 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP4566266B2 (ja) * | 2009-04-10 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP4535513B2 (ja) * | 2009-09-30 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2009302591A (ja) * | 2009-09-30 | 2009-12-24 | Renesas Technology Corp | 半導体装置 |
| JPWO2011064817A1 (ja) * | 2009-11-26 | 2013-04-11 | パナソニック株式会社 | 半導体装置とその製造方法 |
| JP5566296B2 (ja) * | 2009-11-26 | 2014-08-06 | パナソニック株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100369393B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 | |
| KR100381837B1 (ko) | 플라스틱 집적회로 장치 패키지와 마이크로 리드프레임 및 | |
| JP3062192B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法 | |
| TWI336912B (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| US8390105B2 (en) | Lead frame substrate, manufacturing method thereof, and semiconductor apparatus | |
| JP5232394B2 (ja) | 半導体装置の製造方法 | |
| JP2005085897A (ja) | リードフレーム、リードフレームの製造方法、及びこのリードフレームを用いた半導体装置 | |
| JP3046024B1 (ja) | リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| KR20030076199A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2003031753A (ja) | 半導体装置及びその製造方法 | |
| JP2000307049A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH07307409A (ja) | 半導体装置及びその製造方法 | |
| US7595255B2 (en) | Method for manufacturing strip level substrate without warpage and method for manufacturing semiconductor package using the same | |
| JP2000124363A (ja) | 半導体パッケージ | |
| JP3467410B2 (ja) | リードフレームの製造方法 | |
| JP2001077283A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JP4266429B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP3115807B2 (ja) | 半導体装置 | |
| JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2000340730A (ja) | 半導体装置 | |
| JP2000332146A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JP2001077273A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2001077136A (ja) | 樹脂封止型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060601 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080613 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090904 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091030 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100816 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100907 |