JP2009302591A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009302591A JP2009302591A JP2009226011A JP2009226011A JP2009302591A JP 2009302591 A JP2009302591 A JP 2009302591A JP 2009226011 A JP2009226011 A JP 2009226011A JP 2009226011 A JP2009226011 A JP 2009226011A JP 2009302591 A JP2009302591 A JP 2009302591A
- Authority
- JP
- Japan
- Prior art keywords
- sealing body
- semiconductor device
- lead
- back surface
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 89
- 238000007789 sealing Methods 0.000 claims abstract description 149
- 238000005520 cutting process Methods 0.000 claims abstract description 59
- 239000000725 suspension Substances 0.000 claims description 99
- 239000000463 material Substances 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 2
- 239000003822 epoxy resin Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229920000647 polyepoxide Polymers 0.000 claims description 2
- 229920001187 thermosetting polymer Polymers 0.000 claims description 2
- 229920005989 resin Polymers 0.000 abstract description 79
- 239000011347 resin Substances 0.000 abstract description 79
- 238000000465 moulding Methods 0.000 abstract description 25
- 230000002093 peripheral effect Effects 0.000 abstract description 12
- 238000000034 method Methods 0.000 description 38
- 238000004519 manufacturing process Methods 0.000 description 15
- 238000002347 injection Methods 0.000 description 14
- 239000007924 injection Substances 0.000 description 14
- 238000005530 etching Methods 0.000 description 10
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】半導体チップ2を樹脂封止する封止体と、前記封止体の内部に配置されたタブ1bと、タブ1bを支持する吊りリード1eと、それぞれの被接続面が前記封止体の裏面の周縁部に露出した複数のリードと、半導体チップ2のパッドと前記リードとをそれぞれ接続する複数のワイヤとからなり、吊りリード1eにおける前記封止体の外周部に配置された端部は、前記封止体の裏面側において露出せずに前記封止体によって覆われており、したがって、樹脂成形による吊りリード1eのスタンドオフは形成されないため、吊りリード切断時に、前記封止体の裏面の角部を切断金型の受け部の吊りリード1eの切断しろより十分に広い面積の平坦部によって支持することができ、レジン欠けの発生を防止してQFN(半導体装置)の品質の向上を図ることができる。
【選択図】図12
Description
図1は本発明の実施の形態の半導体装置の構造の一例を示す平面図、図2は図1に示す半導体装置の構造の一例を示す裏面図、図3は図1に示す半導体装置の角部の構造を示す拡大部分斜視図、図4は図1に示す半導体装置の構造を封止体を透過して示す平面図、図5は図4に示すA−A線に沿って切断した断面の構造を示す断面図、図6は図4に示すB−B線に沿って切断した断面の構造を示す断面図、図7は図4に示すA−A線に沿って切断した断面の構造の変形例を示す断面図、図8は図7に示す構造を封止体を透過して示す拡大部分平面図、図9は図1に示す半導体装置の角部の裏面のピン配置の一例を示す拡大部分裏面図、図10は本発明の実施の形態の変形例の半導体装置の構造を示す裏面図、図11は図1に示す半導体装置の製造方法の一例を示す組み立てフロー図、図12は図11に示す半導体装置の製造方法のモールド工程における板厚ゲート使用時の樹脂注入方法の一例を示す部分断面図、図13は図11に示す半導体装置の製造方法のモールド工程における通常ゲート使用時の樹脂注入方法の一例を示す部分断面図、図14は図12に示す板厚ゲート使用時のゲートとリードの位置関係の一例を示す拡大部分平面図、図15は図13に示す通常ゲート使用時のゲートとリードの位置関係の一例を示す拡大部分平面図、図16は図15に示すフレームの角部の構造を示す部分拡大平面図、図17は図11に示す半導体装置の製造方法のリード切断から個片化までの各工程における加工状態の一例を示す部分拡大断面図および部分拡大側面図、図18は図1に示す半導体装置の角部の裏面のピン配置の一例を示す拡大部分裏面図、図19は図13に示す通常ゲート使用時における半導体装置の角部の構造を示す拡大部分斜視図である。
1a リード
1b タブ(チップ搭載部)
1c チップ支持面
1d 裏面
1e 吊りリード
1f 裏面
1g 被接続面(一部)
1h 切断面
1i 肉厚部
1j 突出部
1k 間隙
1m 切断しろ
1n テーパ(面取り)
2 半導体チップ
2a パッド(電極)
2b 主面
2c 裏面
3 封止体
3a 裏面
3b レジンバリ
4 ワイヤ(金属細線)
5 QFN(半導体装置)
6 ダイボンド材
7 レジン注入経路
8 フィルムシート(封止用シート)
9 樹脂成形金型
9a 上型
9b 下型
9c キャビティ
9d 金型面
9e ゲート部
9f ランナ
10 切断金型
10a 受け部
10b 押さえ部
10c 平坦部
10d 切断パンチ
11 レーザ
Claims (12)
- 主面、前記主面とは反対側の裏面、および前記主面上に形成された複数の電極を有する半導体チップと、
前記半導体チップが搭載された主面、および前記主面とは反対側の裏面を有するチップ搭載部と、
主面、および前記主面とは反対側の裏面を有し、前記チップ搭載部を支持するための複数の吊りリードと、
主面、および前記主面とは反対側の裏面を有し、前記チップ搭載部の周囲に配置された複数のリードと、
前記複数の電極とこれに対応する前記複数のリードとをそれぞれ接続するための複数のワイヤと、
主面、前記主面とは反対側の裏面、および前記主面と前記裏面との間に配置された複数の側面を有し、前記半導体チップ、前記複数の吊りリードの一部、および前記複数のリードの一部を封止する封止体と、を有し、
前記複数のリードは、前記封止体の裏面および側面から部分的に露出し、
前記複数の吊りリードの端部は、前記封止体の側面より露出し、かつ前記封止体の裏面側において前記封止体によって覆われており、
前記封止体の厚さ方向における前記複数の吊りリードの端部の厚さは、前記封止体の厚さ方向における前記複数のリードの前記封止体の側面から露出した部分の厚さよりも薄いことを特徴とする半導体装置。 - 前記封止体の側面において、前記複数の吊りリードの端部の上面の高さと、前記複数のリードの前記封止体の側面から露出した部分の上面の高さは同一であることを特徴とする請求項1に記載の半導体装置。
- 前記チップ搭載部は、前記封止体の裏面から露出している部分を有することを特徴とする請求項1に記載の半導体装置。
- 前記チップ搭載部は、前記封止体内に配置されていることを特徴とする請求項1に記載の半導体装置。
- 前記チップ搭載部の裏面、および前記複数の吊りリードの裏面は、ハーフエッチング加工されていることを特徴とする請求項4に記載の半導体装置。
- 前記複数の吊りリードの裏面は、前記封止体により覆われており、前記封止体の裏面からは露出していないことを特徴とする請求項1に記載の半導体装置。
- 前記複数の吊りリードの端部は、リードフレームを切断することにより生じる切断面を有することを特徴とする請求項1に記載の半導体装置。
- 前記チップ搭載部の面積は、前記半導体チップの面積よりも小さいことを特徴とする請求項1に記載の半導体装置。
- 前記封止体は四角形状であって、前記複数の吊りリードはそれぞれ前記チップ搭載部か
ら前記封止体の角に向かって延びていることを特徴とする請求項1に記載の半導体装置。 - 前記チップ搭載部、前記複数の吊りリード、および前記複数のリードは、それぞれ銅合金の薄板材によって形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記複数のワイヤは金線であることを特徴とする請求項1に記載の半導体装置。
- 前記封止体は熱硬化性のエポキシ樹脂により形成されていることを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009226011A JP4535513B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009226011A JP4535513B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009096178A Division JP4566266B2 (ja) | 2009-04-10 | 2009-04-10 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010008015A Division JP5184558B2 (ja) | 2010-01-18 | 2010-01-18 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009302591A true JP2009302591A (ja) | 2009-12-24 |
JP4535513B2 JP4535513B2 (ja) | 2010-09-01 |
Family
ID=41549086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009226011A Expired - Lifetime JP4535513B2 (ja) | 2009-09-30 | 2009-09-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4535513B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091488A (ja) * | 1998-09-08 | 2000-03-31 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とそれに用いられる回路部材 |
JP2002064114A (ja) * | 2000-08-18 | 2002-02-28 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2002083918A (ja) * | 2000-06-22 | 2002-03-22 | Mitsui High Tec Inc | リードフレーム及び半導体装置 |
JP2002198482A (ja) * | 2000-12-25 | 2002-07-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2003031753A (ja) * | 2001-07-19 | 2003-01-31 | Sony Corp | 半導体装置及びその製造方法 |
JP2003158234A (ja) * | 2001-11-21 | 2003-05-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2003197846A (ja) * | 2001-12-27 | 2003-07-11 | Mitsui High Tec Inc | リードフレームおよびこれを用いた半導体装置 |
-
2009
- 2009-09-30 JP JP2009226011A patent/JP4535513B2/ja not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091488A (ja) * | 1998-09-08 | 2000-03-31 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とそれに用いられる回路部材 |
JP2002083918A (ja) * | 2000-06-22 | 2002-03-22 | Mitsui High Tec Inc | リードフレーム及び半導体装置 |
JP2002064114A (ja) * | 2000-08-18 | 2002-02-28 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2002198482A (ja) * | 2000-12-25 | 2002-07-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2003031753A (ja) * | 2001-07-19 | 2003-01-31 | Sony Corp | 半導体装置及びその製造方法 |
JP2003158234A (ja) * | 2001-11-21 | 2003-05-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2003197846A (ja) * | 2001-12-27 | 2003-07-11 | Mitsui High Tec Inc | リードフレームおよびこれを用いた半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4535513B2 (ja) | 2010-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10998288B2 (en) | Method of manufacturing a semiconductor device | |
JP4566266B2 (ja) | 半導体装置の製造方法 | |
JP5512784B2 (ja) | 半導体装置の製造方法 | |
JP5184558B2 (ja) | 半導体装置 | |
JP2014112714A (ja) | 半導体装置 | |
JP4535513B2 (ja) | 半導体装置 | |
JP2009231322A (ja) | 半導体装置の製造方法 | |
JP2004200719A (ja) | 半導体装置 | |
JP2009176987A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090930 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20090930 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20091110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100614 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4535513 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140625 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |