JP2002083918A - リードフレーム及び半導体装置 - Google Patents

リードフレーム及び半導体装置

Info

Publication number
JP2002083918A
JP2002083918A JP2000388711A JP2000388711A JP2002083918A JP 2002083918 A JP2002083918 A JP 2002083918A JP 2000388711 A JP2000388711 A JP 2000388711A JP 2000388711 A JP2000388711 A JP 2000388711A JP 2002083918 A JP2002083918 A JP 2002083918A
Authority
JP
Japan
Prior art keywords
lead frame
support bar
semiconductor device
lead
unit frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000388711A
Other languages
English (en)
Other versions
JP3547704B2 (ja
Inventor
Hisashi Yasunaga
尚志 安永
Hideshi Hanada
英志 花田
Takahiro Ishibashi
貴弘 石橋
Atsushi Sugimoto
淳 杉本
Yuichi Michiyoshi
裕一 道喜
Hitoshi Eto
仁 江藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2000388711A priority Critical patent/JP3547704B2/ja
Priority to US10/024,827 priority patent/US6700186B2/en
Publication of JP2002083918A publication Critical patent/JP2002083918A/ja
Application granted granted Critical
Publication of JP3547704B2 publication Critical patent/JP3547704B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Abstract

(57)【要約】 （修正有） 【課題】 本発明の課題は、リードと封止樹脂との剥
離、および外部に露呈するサポートバーのバリを可及的
に防止することが可能なリードフレームおよび半導体装
置を提供する。 【解決手段】 半導体チップ搭載部２ｂをマトリックス
状に複数個集合して単位フレーム集合体７を構成し、単
位フレーム集合体７をリードフレームベース５Ｂに設け
て成り、半導体チップを各単位フレーム２の半導体チッ
プ搭載部２ｂ表面に搭載し、単位フレーム集合体７全域
を樹脂封止して樹脂封止体８を形成した後、樹脂封止体
８を切断することによって製造される半導体装置であっ
て、少なくとも前記切断される部位が各単位フレーム裏
面側を除去して薄肉に形成して成るサポートバー２ｓ
と、リードフレームベース５Ｂの厚さより薄肉に形成し
て成るタイバー６と、リードフレームベース５Ｂの厚さ
より薄肉に形成して成る境界部６ｏと、を具えるリード
フレーム。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＭＡＰ法を採用し
て製造される半導体装置を構成するリードフレーム、お
よび該リードフレームを用いた半導体装置に関する。
【０００２】
【従来の技術】近年、半導体チップをリードフレームに
搭載し、樹脂封止して成る樹脂封止型の半導体装置にお
いては、小型化、高密度化の要請から、図８(ａ)に示す
ように、樹脂パッケージ１０４ｐの側面からリード１０
２ｒが突出することなく、半導体装置１００の裏面１０
０ｔにリード１０２ｒが露呈する、いわゆるＳＯＮ（Sm
all Outline Non-leaded package）やＱＦＮ（Quad
Flat Non-leaded package）と呼ばれるタイプの半
導体装置が注目されている。
【０００３】ところで、最近では、ＰＣＢやテープ基板
を使用した半導体装置において、複数個を一括して樹脂
封止する製造方法であるＭＡＰ(Mold Array Process)
と呼ばれる製造方法が採用され、半導体装置の製造が行
われており、前述したＳＯＮやＱＦＮなどのリードフレ
ームを使用した半導体装置にもこのＭＡＰを適用しよう
とする動きがある。以下に例を示す。
【０００４】半導体装置１００は、半導体チップ１０９
を単位フレーム１０２のタブ１０２ｂ上に搭載するとと
もに単位フレーム１０２のリード１０２ｒにボンディン
グワイヤ１０３を介して電気的に接続し、全体を樹脂封
止することによって構成されている。
【０００５】単位フレーム１０２は、図９のハッチング
に示すように、リードフレーム１０５に形成され、矩形
の平面形状を呈している。
【０００６】そして、中央部には半導体チップ搭載部で
あるタブ１０２ｂが形成され、タブ１０２ｂより角部に
向かって延在するサポートバー１０２ｓによって該タブ
１０２ｂが支持され、各辺よりタブ１０２ｂを囲む態様
でリード１０２ｒが形成されている。
【０００７】リードフレーム１０５には、複数の単位フ
レーム１０２をタイバー１０６を用いて連結してマトリ
ックス状に構成した単位フレーム集合体１０７が形成さ
れている。
【０００８】なお、単位フレーム集合体１０７はリード
フレーム１０５の長手方向（図の左右方向）へ複数形成
される。
【０００９】次に、半導体装置１００の製造方法につい
て説明する。
【００１０】上述したリードフレーム１０５を用意し、
単位フレーム集合体１０７の各単位フレーム１０２のタ
ブ１０２ｂ上に半導体チップ１０９を接着剤又は接着テ
ープを用いて搭載し、半導体チップ１０９の電極１０９
ｄとリード１０２ｒとをボンディングワイヤ１０３を介
して電気的に接続する。（図８(ａ)参照）以下、上記Ｍ
ＡＰ法による製造工程である。
【００１１】すなわち、図９に示すように、単位フレー
ム集合体１０７とガイドレール１０５ｇの一部を含んで
１０８線内を封止樹脂１０４によって樹脂封止し、樹脂
封止体１０８を成形する。
【００１２】そして、樹脂封止体１０８をダイシングソ
ー（図示せず）により、矢印に示す如く、各単位フレー
ム１０２の境界であるタイバー１０６、ガイドレール１
０５ｇに沿って、切断し、各々の半導体装置１００へ分
離する。
【００１３】この方法によれば、複数の半導体装置を一
括して樹脂封止できるため樹脂封止工程が簡略化できる
とともに、外形サイズが同じであれば、ひとつの樹脂封
止金型で多品種に対応でき、従来と比較して大幅なコス
トダウンが図れるという利点がある。
【００１４】
【発明が解決しようとする課題】ところで、上述したよ
うにＭＡＰ法をリードフレームを使用した半導体装置に
適用した場合には、以下に示す問題がある。
【００１５】すなわち、樹脂封止体１０８を切断し、各
半導体装置１００へ分離する際に、ダイシングソーによ
り樹脂封止体１０８とリードフレーム１０５のタイバー
１０６およびリード１０２ｒとを同時に切断するが、リ
ードフレーム１０５と樹脂封止体１０８とは材質が異な
り硬度等に関係する切断力が異なるので、切断時に切断
抵抗が変化し、切断箇所における封止樹脂体１０８とリ
ードフレーム１０５との切断抵抗による変形量の差異が
原因となり、図８(ｂ)に示すように、切断方向(矢印方
向)に向かって封止樹脂１０４とリードフレーム１０５
との境界部分に剥離１０４ｈが生じるという問題があ
る。
【００１６】また、サポートバー１０２ｓは矩形の平面
形状をなす樹脂パッケージ１０４ｐの角部に位置し露呈
するので、切断に際して切断方向(矢印方向)に向かって
バリ１０２ｓｂが発生し、外観不良並びに寸法不良とな
るばかりでなく、接合不良なども引き起こしてしまい、
さらに、バリ１０２ｓｂを除去する工程が必要である。
このような理由から、ＭＡＰ法をリードフレームを使用
した半導体装置に適用し、量産することは非常に困難で
あった。
【００１７】本発明は上記実状に鑑みて、リードと封止
樹脂との剥離、および外部に露呈するサポートバーのバ
リを可及的に防止することが可能な、リードフレームお
よび半導体装置の提供を目的とする。
【００１８】
【課題を解決するための手段】上記目的を達成するべ
く、本発明の請求項１に関わるリードフレームは、矩形
の平面形状を呈し、かつ半導体チップ搭載部を有すると
ともに各辺に半導体チップ搭載部を囲む態様でリードが
形成され、半導体チップ搭載部から角部に向けて延在す
るサポートバーを具える単位フレームを、マトリックス
状に複数個集合して単位フレーム集合体を構成し、単位
フレーム集合体をリードフレームベースに設けて成り、
半導体チップを各単位フレームの半導体チップ搭載部表
面に搭載し、単位フレーム集合体全域を樹脂封止して樹
脂封止体を形成した後、単位フレーム集合体において各
単位フレームを互いに連結しているタイバーおよび単位
フレーム集合体とリードフレームベースとの境界部に沿
って、サポートバーの一部を含み樹脂封止体を切断する
ことによって各々の半導体装置を製造するように構成さ
れたリードフレームであって、少なくとも前記切断され
る部位が各単位フレーム裏面側を除去して薄肉に形成し
て成るサポートバーと、リードフレームベースの厚さよ
り薄肉に形成して成るタイバーと、リードフレームベー
スの厚さより薄肉に形成して成る境界部と、を具える。
【００１９】本発明の請求項２に関わるリードフレーム
は、請求項１に記載のリードフレームにおいて、リード
における単位フレーム表面側に非貫通孔が形成される。
【００２０】本発明の請求項３に関わるリードフレーム
は、請求項２に記載のリードフレームにおいて、サポー
トバーは、分岐して前記タイバーに結合され、製造され
る半導体装置の角部以外の場所から露呈するように形成
される。
【００２１】本発明の請求項４に関わるリードフレーム
は、請求項３に記載のリードフレームにおいて、サポー
トバーは、封止樹脂が充填される貫通孔が設けられる。
【００２２】本発明の請求項５に関わる半導体装置は、
請求項４に記載のリードフレームにおいて、前記貫通孔
は、サポートバーの分岐域からサポートバーと半導体チ
ップ搭載部との境界域に至る領域に形成される長孔であ
ることを特徴としている。
【００２３】本発明の請求項６に関わる半導体装置は、
矩形の平面形状を呈し、かつ半導体チップ搭載部を有す
るとともに各辺に半導体チップ搭載部を囲む態様でリー
ドが形成され、半導体チップ搭載部から角部に向けて延
在するサポートバーを具える単位フレームを、マトリッ
クス状に複数個集合して単位フレーム集合体を構成し、
単位フレーム集合体をリードフレームベースに設けて成
り、半導体チップを各単位フレームの半導体チップ搭載
部表面に搭載し、単位フレーム集合体全域を樹脂封止し
て樹脂封止体を形成した後、単位フレーム集合体におい
て各単位フレームを互いに連結しているタイバーおよび
単位フレーム集合体とリードフレームベースとの境界部
に沿って、サポートバーの一部を含み樹脂封止体を切断
することによって各々の半導体装置を製造するように構
成されたリードフレームを用いて製造される半導体装置
であって、リードフレームが、少なくとも前記切断され
る部位が各単位フレーム裏面側を除去して薄肉に形成し
て成るサポートバーと、リードフレームベースの厚さよ
り薄肉に形成して成るタイバーと、リードフレームベー
スの厚さより薄肉に形成して成る境界部と、を具える。
【００２４】本発明の請求項７に関わる半導体装置は、
請求項６に記載の半導体装置において、リードフレーム
のリードにおける単位フレーム表面側に非貫通孔が形成
される。
【００２５】本発明の請求項８に関わる半導体装置は、
請求項７に記載の半導体装置において、リードフレーム
のサポートバーは、分岐してタイバーに結合され、製造
される半導体装置の角部以外の場所から露呈するように
形成される。
【００２６】本発明の請求項９に関わる半導体装置は、
請求項８に記載の半導体装置において、リードフレーム
のサポートバーは、封止樹脂が充填される貫通孔が設け
られる。
【００２７】本発明の請求項１０に関わる半導体装置
は、請求項９に記載の半導体装置において、前記貫通孔
は、サポートバーの分岐域からサポートバーと半導体チ
ップ搭載部との境界域に至る領域に形成される長孔であ
ることを特徴としている。
【００２８】
【発明の実施の形態】以下、実施例を示す図面に基づい
て、本発明を詳細に説明する。
【００２９】本発明に関わるリードフレームの実施例を
図１に、および半導体装置の実施例を図２に示す。
【００３０】半導体装置１は、半導体チップ９を単位フ
レーム２のタブ２ｂ上に搭載するとともに単位フレーム
２のリード２ｒにボンディングワイヤ３を介して電気的
に接続し、全体を樹脂封止することによって構成されて
いる。
【００３１】なお、半導体装置１はＳＯＮ（Small Out
line Non-leaded package）或いはＱＦＮ（Quad Fla
t Non-leaded package）と呼ばれるタイプの四角形の
平面形状を有する半導体装置であり、樹脂パッケージ４
ｐの裏面４ｐｒにリード２ｒが露呈する。
【００３２】単位フレーム２は、図１のハッチングにて
示すように、リードフレーム５に形成され、矩形の平面
形状を呈している。
【００３３】そして、中央部には半導体チップ搭載部で
あるタブ２ｂが形成され、タブ２ｂより角部に向かって
延在するサポートバー２ｓによって該タブ２ｂが支持さ
れ、各辺よりタブ２ｂを囲む態様でリード２ｒが形成さ
れている。
【００３４】リードフレーム５のリードフレームベース
５Ｂに、複数の単位フレーム２をタイバー６を用いて連
結しマトリックス状に構成した単位フレーム集合体７が
形成されている。
【００３５】なお、単位フレーム集合体７はリードフレ
ーム５の長手方向（図の左右方向）へ複数形成される。
【００３６】すなわち、単位フレーム集合体７は各々の
単位フレーム２毎に上記のリードパターンを形成して構
成され、各単位フレーム２は単位フレーム集合体７内に
おいて互いに同じ幅を有するタイバー６によって結合さ
れ、且つ区分けされている。
【００３７】ここで、サポートバー２ｓは、裏面(以
下、半導体チップ９搭載面を表面、搭載面の裏面を裏面
と称す)から見た図３(ａ)、その断面図である図３(ｄ)
に示すように、タブ２ｂへの結合部から対角線方向に隣
接する別の単位フレーム２への結合部２ｋの手前まで、
裏面側をコイニング加工、或いはハーフエッチングを行
って除去することによってリードフレームベース５Ｂの
厚さより薄肉に形成されている。
【００３８】同様に、タイバー６は、図３(ａ)、図３
(ｂ)、図３(ｃ)に示すように、隣接するタイバー６への
結合部２ｋを除いて、裏面側をコイニング加工、或いは
ハーフエッチングを行って除去することによってリード
フレームベース５Ｂの厚さより薄肉に形成されている。
【００３９】そして、単位フレーム集合体７の外周に
は、図１に示すように、単位フレーム集合体７の外周部
に位置する単位フレーム２を結合して、詳しくは単位フ
レーム２のリード２ｒを結合して、タイバー６と同じ幅
を有する外周タイバー６ｏ(境界部)が単位フレーム集合
体７の四方を囲んで成形される。
【００４０】ここで、外周タイバー６ｏは、図１(ｂ)に
示すように、裏面側をコイニング加工、或いはハーフエ
ッチングを行って除去することによってリードフレーム
ベース５Ｂの厚さより薄肉に形成されている。
【００４１】そして、外周タイバー６ｏの外周域には複
数のスリット５ｓ（切り欠き部）が間隔をおいて形成さ
れ、さらに、複数のスリット５ｓの外方域はリードフレ
ームベース５Ｂとなっており、外周タイバー６ｏとリー
ドフレームベース５Ｂは複数の幅狭な連結片５ｒによっ
て結合されている。
【００４２】次に、上述したリードフレーム５の製造方
法について簡単に説明する。
【００４３】まず、リードフレーム５の母材として、帯
状或いは短冊状の銅系の導電性材料よりなる金属薄板を
準備する。
【００４４】そして、図１に示すように、この母材のリ
ードフレームベース５Ｂに、上述の所定のリードパター
ンを有する単位フレーム２を複数個集合してマトリック
ス状に構成した単位フレーム集合体７をスタンピング或
いはエッチングにより成形することによって、リードフ
レーム５が完成する。
【００４５】この時、上述したように、サポートバー２
ｓは、タブ２ｂへの結合部から対角線方向に隣接する別
の単位フレーム２への結合部２ｋの手前まで、裏面側を
除去することによってリードフレームベース５Ｂの厚さ
より薄肉に形成する。
【００４６】同様に、タイバー６は、隣接するタイバー
６への結合部２ｋを除いて裏面側を除去することによっ
てリードフレームベース５Ｂの厚さより薄肉に形成し、
また、外周タイバー６ｏは、裏面側を除去することによ
ってリードフレームベース５Ｂの厚さより薄肉に形成す
る。
【００４７】次に、上述したリードフレーム５を用いた
半導体装置１の製造方法について説明する。
【００４８】まず、図４（ａ）に示すように、用意した
リードフレーム５の単位フレーム集合体７における各単
位フレーム２のタブ２ｂ上に半導体チップ９を銀ペース
ト等の接着剤（図示せず）や接着テープ（図示せず）を
用いて搭載する。（図２参照） 次に、半導体チップ９の電極９ｄとリード２ｒを、金線
等のボンディングワイヤ３を用いてワイヤボンディング
することによって電気的に接続する。
【００４９】そして、図１、図４（ｂ）に示すように、
単位フレーム集合体７上にマトリックス状に搭載した複
数の半導体チップ９を覆って、図示した線Ｆ内(図１参
照)をエポキシ等の樹脂によって一括して樹脂封止し、
樹脂封止体８を形成する。
【００５０】その後、図１、図４（ｂ）の矢印に示すよ
うに、単位フレーム２間の境界に相当するタイバー６、
および単位フレーム２とリードフレームベース５Ｂの境
界に相当する外周タイバー６ｏに沿って、サポートバー
２ｓの一部を含み前記樹脂封止体８をダイシングソー
（図示せず）等のツールによってダイシングし(リード
フレーム５の切断箇所を図３（ａ）で二点鎖線で示す、
サポートバー２ｓの切断箇所は２ｓｃである)、各々の
半導体装置１へ分離することによって、半導体装置１が
完成する。（図４（ｃ）、図２参照） なお、上述したサポートバー２ｓ、タイバー６および外
周タイバー６ｏの薄肉化工程は、リードフレーム５の形
状形成と同時に行っても良いし、別々に行っても良い。
【００５１】本発明のリードフレームによれば、各半導
体装置１への切断に際して、切断箇所に相当するタイバ
ー６、サポートバー２ｓおよび外周タイバー６ｏが薄肉
に形成されているので切断抵抗が低下し、タイバー６、
サポートバー２ｓおよび外周タイバー６ｏと封止樹脂４
との切断抵抗の違いが減少し、切断箇所におけるリード
２ｒからの封止樹脂４の剥離、およびサポートバー２ｓ
からの封止樹脂４の剥離が防止されるリードフレームが
得られる。
【００５２】本発明の半導体装置によれば、各半導体装
置１への切断に際して、切断箇所に相当するタイバー
６、サポートバー２ｓおよび外周タイバー６ｏが薄肉に
形成されているので切断抵抗が低下し、タイバー６、サ
ポートバー２ｓおよび外周タイバー６ｏと封止樹脂４と
の切断抵抗の違いが減少し、切断箇所におけるリード２
ｒからの封止樹脂４の剥離、およびサポートバー２ｓか
らの封止樹脂４の剥離が防止される。
【００５３】よって、高精度でしかも安定した切断作業
が可能となり、高品質の半導体装置が得られる。
【００５４】次に、第二実施例について図５、図６を参
照して説明する。
【００５５】リードフレームの成形工程において、リー
ドフレーム２５を表面から見た一部拡大図の図５(ａ)に
示すように、リード２２ｒの半導体チップ搭載面側のボ
ンディング部２２ｒｂを除く中央域に非貫通穴２２ｒａ
を形成する。
【００５６】加えて、サポートバー２２ｓを、図６に示
すように、樹脂パッケージ２４ｐの角部以外の場所から
露呈するように二股に分岐してタイバー２６に連結する
ように成形するとともに、分岐する箇所に幅広部２２ｓ
ｈを設け、該幅広部２２ｓｈに貫通孔２２ｓａを穿孔す
る。
【００５７】ここで、サポートバー２２ｓは、図５
(ａ)、図５(ｂ)に示すように、裏面側をコイニング加
工、或いはハーフエッチングを行って除去することによ
ってリードフレームベース５Ｂの厚さより薄肉に形成さ
れている。
【００５８】同様に、タイバー２６は、図５(ａ)、図５
(ｃ)に示すように、裏面側をコイニング加工、或いはハ
ーフエッチングを行って除去することによってリードフ
レームベース５Ｂの厚さより薄肉に形成されている。
【００５９】ここで、図５(ａ)に示すように、リードフ
レーム２５の切断箇所は二点鎖線で示す領域であり、サ
ポートバー２２ｓの切断部位は２２ｓｃである。
【００６０】なお、上述したサポートバー２２ｓ、タイ
バー２６および外周タイバー６ｏの薄肉化工程およびリ
ード２２ｒへの非貫通穴２２ｒａの形成工程は、リード
フレームの形状形成と同時に行っても良いし、別々に行
っても良い。
【００６１】また、サポートバー２２ｓに設けられる幅
広部、或いは貫通孔の位置と数は上記以外にも適宜選択
可能である。
【００６２】本実施例においては、上述以外の構成は第
一の実施例と同様であるので、同一符号を付して説明を
省略する。
【００６３】本発明のリードフレーム、および本発明の
半導体装置によれば、各半導体装置への切断に際して、
切断箇所に相当するタイバー２６、サポートバー２２ｓ
および外周タイバー６ｏが薄肉に形成されているので切
断抵抗が低下し、タイバー２６、サポートバー２２ｓお
よび外周タイバー６ｏと封止樹脂４との切断抵抗の違い
が減少し、切断箇所におけるリード２２ｒからの封止樹
脂４の剥離、およびサポートバー２２ｓからの封止樹脂
４の剥離が防止される。
【００６４】また、樹脂封止工程において封止樹脂４が
リード２２ｒの非貫通穴２２ｒａ内に充填されるので、
リード２２ｒと封止樹脂４との結合性が強化される。
【００６５】加えて、封止樹脂４がサポートバー２２ｓ
に設けられる貫通孔２２ｓａにも充填されるので、サポ
ートバー２２ｓと封止樹脂４との結合性が強化され、切
断工程における封止樹脂４の単位フレームからの剥離防
止効果が更に向上する。
【００６６】そして、サポートバー２２ｓを樹脂パッケ
ージ２４ｐの角部以外の場所から露呈するように二股に
分岐してタイバー２６に連結するように成形されるの
で、サポートバー２２ｓのタイバー２６との連結部が単
位フレームの角部から外れて位置し、図６に示すよう
に、サポートバー２２ｓは矩形の平面形状をなす樹脂パ
ッケージ２４ｐの角部以外の場所から露呈し、切断工程
におけるサポートバー２２ｓのバリの発生が防止され、
バリ取りの作業が不要である。
【００６７】よって、高精度でしかも安定した切断作業
が可能となり、高精度でしかも高品質の半導体装置が得
られる。
【００６８】なお、本実施例では、上述したように、リ
ード２２ｒの半導体チップ搭載面側のボンディング部２
２ｒｂを除く中央域に非貫通穴２２ｒａを形成し、同時
に、サポートバー２２ｓを、樹脂パッケージ２４ｐの角
部以外の場所から露呈するように二股に分岐してタイバ
ー２６に連結するように成形するとともに、分岐する箇
所に幅広部２２ｓｈを設け、該幅広部２２ｓｈに貫通孔
２２ｓａを穿孔する構成を例示した。
【００６９】しかし、それぞれの構成、すなわち、リー
ドに非貫通穴を設ける、サポートバーを樹脂パッケージ
の角部以外の場所から露呈するように二股に分岐する、
サポートバーが分岐する箇所に幅広部を設ける、サポー
トバーに貫通孔を穿孔する等は、それぞれ別々に適用で
きるものであり、或いは各々組み合わせて適用してもよ
い。
【００７０】次に、第三実施例について図１０を参照し
て説明する。
【００７１】なお、本実施例においては、以下に記載す
る以外の構成は第ニ実施例と同様であるので、同一符号
を付して説明を省略する。
【００７２】リードフレームの成形工程において、リー
ドフレーム３５を表面から見た一部拡大図の図１０(ａ)
に示すように、サポートバー３２ｓを、第ニ実施例であ
る図６同様に、樹脂パッケージ２４ｐの角部以外の場所
から露呈するように二股に分岐してタイバー２６に連結
するように成形する。
【００７３】そして、サポートバー３２ｓには、その長
手方向に沿って上記二股の分岐域３２ｂよりサポートバ
ー３２ｓとタブ３ｂとの境界領域のタブ境界域３２ｋ
(境界域)に至る領域に長形の長貫通孔３２ｓａ(長孔)が
穿孔されている。
【００７４】ここで、サポートバー３２ｓに穿孔される
長貫通孔３２ｓａは、タブ３ｂから離れて形成されるほ
ど樹脂パッケージ２４ｐの角部における封止樹脂４の切
断による剥離が増加する傾向を有している。
【００７５】また、単位フレーム２に接合される半導体
チップ９の下面に対向するタブ３ｂの領域に長貫通孔３
２ｓａが形成される場合には、半導体チップ９の接合の
際に使用されるペーストが長貫通孔３２ｓａ内に漏出し
てしまうという現象が生じるため、該領域に長貫通孔３
２ｓａを形成することは好適ではない。
【００７６】従って、上述したように長貫通孔３２ｓａ
を半導体チップ９の下面に対向するタブ３ｂの領域に形
成せず、サポートバー３２ｓにおける二股の分岐域３２
ｂよりタブ３ｂに近接したタブ境界域３２ｋ(境界域)に
至る領域に形成することにより、樹脂パッケージ２４ｐ
の角部における封止樹脂４の切断による剥離の増加、お
よび長貫通孔３２ｓａ内へのペーストの漏出という問題
が解決できるものである。
【００７７】一方、サポートバー３２ｓおよびタブ３ｂ
の外周部は、図１０(ｂ)に示すように、裏面側をコイニ
ング加工、或いはハーフエッチングを行って除去するこ
とによってリードフレームベース５Ｂの厚さより薄肉に
形成されている。
【００７８】なお、上述したタイバー２６、サポートバ
ー３２ｓ、タブ３ｂの外周部、および外周タイバー６ｏ
の薄肉化工程、およびサポートバー３２ｓの長貫通孔３
２ｓａ、およびリード２２ｒへの非貫通穴２２ｒａの形
成工程は、リードフレームの形状形成と同時に行っても
良いし、別々に行っても良い。
【００７９】本発明のリードフレーム、および本発明の
半導体装置によれば、各半導体装置への切断に際して、
切断箇所に相当するタイバー２６、サポートバー３２ｓ
および外周タイバー６ｏが薄肉に形成されているので切
断抵抗が低下し、タイバー２６、サポートバー３２ｓお
よび外周タイバー６ｏと封止樹脂４との切断抵抗の違い
が減少し、切断箇所におけるリード２２ｒからの封止樹
脂４の剥離、およびサポートバー３２ｓからの封止樹脂
４の剥離が防止される。
【００８０】加えて、サポートバー３２ｓには、二股の
分岐域３２ｂよりタブ３ｂとの境界域３２ｋに至る領域
に長貫通孔３２ｓａが穿孔されているので、サポートバ
ー３２ｓにおける強度が低減され、サポートバー３２ｓ
がタブ３ｂに連続して形成されることから生じる切断抵
抗がさらに低下し、封止樹脂４の剥離防止効果がさらに
高まる構成である。
【００８１】なお、サポートバー３２ｓは幅が狭く形成
されるので、長貫通孔３２ｓａが丸孔であると孔径が小
さ過ぎて十分な封止樹脂４の剥離防止効果は得られない
が、長貫通孔３２ｓａの形状は長形であれば単なる長方
形等、前述の形状以外種々採用し得るものである。
【００８２】また、封止樹脂４は、サポートバー３２ｓ
に穿孔される長貫通孔３２ｓａにも充填され、しかも、
長貫通孔３２ｓａは長形であるので幅狭なサポートバー
３２ｓにおいてもより大きな開口面積を有することがで
き、より多量の封止樹脂４が貫通孔３２ｓａ内に流入す
ることが可能であり、封止樹脂４とサポートバー３２ｓ
との結合性が強化され、切断工程における封止樹脂４の
単位フレーム２からの剥離防止効果が更に向上する。
【００８３】また、樹脂封止工程において封止樹脂４が
リード２２ｒの非貫通穴２２ｒａ内に充填されるので、
リード２２ｒと封止樹脂４との結合性が強化される。
【００８４】そして、サポートバー３２ｓは、樹脂パッ
ケージ２４ｐの角部以外の場所から露呈するように二股
に分岐してタイバー２６に連結するように成形されるの
で、サポートバー３２ｓのタイバー２６との連結部が単
位フレーム２の角部から外れて位置し、図６に示すよう
に、サポートバー２２ｓは矩形の平面形状をなす樹脂パ
ッケージ２４ｐの角部以外の場所から露呈し、切断工程
における樹脂パッケージ２４ｐの角部のサポートバー３
２ｓのバリの発生が防止され、バリ取りの作業が不要で
ある。
【００８５】よって、高精度でしかも安定した切断作業
が可能となり、高精度でしかも高品質の半導体装置が得
られる。
【００８６】なお、上記実施例では、サポートバー２２
ｓに設けられる貫通孔は長形の長貫通孔３２ｓａとした
が、サポートバー２２ｓの長手方向である二股の分岐域
３２ｂよりタブ境界域３２ｋに至る領域に孔が穿孔され
ていることが肝要であり、例えば複数の孔が、穿孔され
ていてもよい。
【００８７】次に、第四実施例のリードフレーム５'を
図７に示す。
【００８８】単位フレーム集合体７とリードフレームベ
ース５Ｂ間に位置する境界部６ｏ'は、図７(ｂ)に示す
ように、裏面側をコイニング加工、或いはハーフエッチ
ングを行って除去することによってリードフレームベー
ス５Ｂの厚さより薄肉に形成されている。
【００８９】本実施例のリードフレーム５'は、単位フ
レーム集合体７の外方部が連続した板材で構成される以
外、リードフレーム５との構成の差異はないので、同一
の符号を付して説明を省略する。
【００９０】リードフレーム５'およびリードフレーム
５'を用いた半導体装置は、前述した第一実施例と同じ
効果が得られる。
【００９１】また、リードフレーム５'に第ニ、三実施
例の構成を適用すれば、第ニ、三実施例と同じ効果が得
られる。
【００９２】なお、上述の実施例では、境界部６ｏ'は
裏面側を除去して薄肉化した例を示したが、薄肉化する
のは表面側を加工してもよいし、或いは両面を加工して
もよい。
【００９３】次に、第五実施例のリードフレーム５５を
図１１に示す。
【００９４】なお、本実施例は第一実施例の変形例であ
り、第一実施例と同一の構成は同一の符号を付して説明
を省略する。
【００９５】リードフレーム５５は、単位フレーム集合
体７、およびその外周部を囲んで位置する外周タイバー
６ｏ、さらにその外方域に外周タイバー６ｏに対し対称
に単位リードフレーム２のダミーのリードパターン、す
なわち、ダミーリード５２ｒ、ダミーサポートバー５２
ｓ、ダミータイバー５６が形成されている。
【００９６】そして、外周タイバー６ｏとリードフレー
ムベース５Ｂ間には第一実施例と同じくスリット５５ｓ
が形成されている。
【００９７】ここで、ダミーサポートバー５２ｓは、サ
ポートバー２ｓと同様に、裏面側をコイニング加工、或
いはハーフエッチングを行って除去することによって、
リードフレームベース５Ｂの厚さより薄肉に形成されて
いる。
【００９８】また、ダミータイバー５６は、タイバー６
と同様に、裏面側をコイニング加工、或いはハーフエッ
チングを行って除去することによって、リードフレーム
ベース５Ｂの厚さより薄肉に形成されている。
【００９９】但し、ダミーリード５２ｒは、薄肉に形成
されることなくリード２ｒと同じ厚さを有している。
【０１００】第五実施例のリードフレーム、および第五
実施例のリードフレームを用いた半導体装置によれば、
前述の第一実施例の効果に加え、ダイシングソー等によ
ってダイシングされる外周タイバー６ｏにおいて、外周
タイバー６ｏに隣接する内方域と外方域とが対称な形状
を呈しているため、ダイシングに際して外周タイバー６
ｏの内方側と外方側とから受ける切断抵抗が可及的に等
しくなり、切断抵抗がバランスされた外周タイバー６ｏ
の切断が可能になりダイシング工程が円滑に行われる。
【０１０１】また、第五実施例の構成を第ニ、三実施例
の構成に適用すれば、第ニ、三実施例においても外周タ
イバーのダイシング工程が円滑に行われるという効果を
得られる。
【０１０２】なお、上述の第一〜第五実施例では、リー
ドフレームのタイバー、サポートバー、外周タイバー、
ダミータイバー、ダミーサポートバーは裏面側を除去し
て薄肉化した例を示したが、薄肉化するのは表面側を加
工してもよいし、或いは両面を加工してもよい。
【０１０３】また、上述の実施例では、半導体チップと
リードとの電気的接続をワイヤボンディング法で行った
が、フリップチップ接続を適用してもよい。
【０１０４】また、上述の実施例では、リードフレーム
の母材として、銅系の導電性材料よりなる金属薄板を使
用したが、鉄系合金等、導電性材料であればその他の材
料が使用できることは当然である。
【０１０５】
【発明の効果】以上、詳述した如く、本発明の請求項１
に関わるリードフレームは、矩形の平面形状を呈し、か
つ半導体チップ搭載部を有するとともに各辺に半導体チ
ップ搭載部を囲む態様でリードが形成され、半導体チッ
プ搭載部から角部に向けて延在するサポートバーを具え
る単位フレームを、マトリックス状に複数個集合して単
位フレーム集合体を構成し、単位フレーム集合体をリー
ドフレームベースに設けて成り、半導体チップを各単位
フレームの半導体チップ搭載部表面に搭載し、単位フレ
ーム集合体全域を樹脂封止して樹脂封止体を形成した
後、単位フレーム集合体において各単位フレームを互い
に連結しているタイバーおよび単位フレーム集合体とリ
ードフレームベースとの境界部に沿って、サポートバー
の一部を含み樹脂封止体を切断することによって各々の
半導体装置を製造するように構成されたリードフレーム
であって、少なくとも前記切断される部位が各単位フレ
ーム裏面側を除去して薄肉に形成して成るサポートバー
と、リードフレームベースの厚さより薄肉に形成して成
るタイバーと、リードフレームベースの厚さより薄肉に
形成して成る境界部と、を具える。
【０１０６】上記構成によれば、各半導体装置への切断
に際して、切断箇所に相当するタイバー、サポートバー
および外周タイバーが薄肉に形成されているので切断抵
抗が低下し、タイバー、サポートバーおよび外周タイバ
ーと封止樹脂との切断抵抗の違いが減少し、切断箇所に
おけるリードからの封止樹脂の剥離、およびサポートバ
ーからの封止樹脂の剥離が防止される半導体装置を製造
できるリードフレームが得られる。
【０１０７】本発明の請求項２に関わるリードフレーム
は、請求項１に記載のリードフレームにおいて、リード
における単位フレーム表面側に非貫通孔が形成される。
【０１０８】上記構成によれば、請求項１に記載の構成
による効果に加えて、樹脂封止工程において封止樹脂が
リードの非貫通穴内にも充填され、リードと封止樹脂と
の結合性が強化され、封止樹脂の単位フレームからの剥
離防止効果が更に向上するリードフレームが得られ、封
止樹脂の剥離が防止される半導体装置を製造できる。
【０１０９】本発明の請求項３に関わるリードフレーム
は、請求項２に記載のリードフレームにおいて、サポー
トバーは、分岐して前記タイバーに結合され、製造され
る半導体装置の角部以外の場所から露呈するように形成
される。
【０１１０】上記構成によれば、請求項２に記載の構成
による効果に加えて、サポートバーが分離され、樹脂パ
ッケージの角部以外の部分から露呈するように成形され
るので、切断工程におけるサポートバーのバリの発生が
防止され、バリ取りの作業が不要である。
【０１１１】よって、高精度でしかも安定した切断作業
が可能となり、高精度でしかも高品質の半導体装置が製
造できるリードフレームが得られる。
【０１１２】本発明の請求項４に関わるリードフレーム
は、請求項３に記載のリードフレームにおいて、サポー
トバーは、封止樹脂が充填される貫通孔が設けられる。
【０１１３】上記構成によれば、請求項３に記載の構成
による効果に加えて、封止樹脂がサポートバーに設けら
れる貫通孔にも充填されるので、サポートバーと封止樹
脂との結合性が強化され、封止樹脂の単位フレームから
の剥離防止効果が更に向上するリードフレームが得ら
れ、封止樹脂の剥離が防止される半導体装置を製造でき
る。
【０１１４】本発明の請求項５に関わる半導体装置は、
請求項４に記載のリードフレームにおいて、前記貫通孔
は、サポートバーの分岐域からサポートバーと半導体チ
ップ搭載部との境界域に至る領域に形成される長孔であ
ることを特徴としている。
【０１１５】上記構成によれば、請求項４に記載の構成
による効果に加えて、前記貫通孔はサポートバーの分岐
域からサポートバーと半導体チップ搭載部との境界域に
至る領域に形成される長孔であるので、サポートバーの
強度が低減され、個々の半導体装置へ切断する際の切断
抵抗が低下し、封止樹脂の単位フレームからの剥離防止
効果が更に向上する。
【０１１６】また、前記貫通孔は長形であるので、封止
樹脂が貫通孔により多く充填されるので、サポートバー
と封止樹脂との結合性がより強化される。
【０１１７】よって、封止樹脂の単位フレームからの剥
離防止効果が更に向上するリードフレームが得られ、封
止樹脂の剥離が防止される半導体装置を製造できる。
【０１１８】本発明の請求項６に関わる半導体装置は、
矩形の平面形状を呈し、かつ半導体チップ搭載部を有す
るとともに各辺に半導体チップ搭載部を囲む態様でリー
ドが形成され、半導体チップ搭載部から角部に向けて延
在するサポートバーを具える単位フレームを、マトリッ
クス状に複数個集合して単位フレーム集合体を構成し、
単位フレーム集合体をリードフレームベースに設けて成
り、半導体チップを各単位フレームの半導体チップ搭載
部表面に搭載し、単位フレーム集合体全域を樹脂封止し
て樹脂封止体を形成した後、単位フレーム集合体におい
て各単位フレームを互いに連結しているタイバーおよび
単位フレーム集合体とリードフレームベースとの境界部
に沿って、サポートバーの一部を含み樹脂封止体を切断
することによって各々の半導体装置を製造するように構
成されたリードフレームを用いて製造される半導体装置
であって、リードフレームが、少なくとも前記切断され
る部位が各単位フレーム裏面側を除去して薄肉に形成し
て成るサポートバーと、リードフレームベースの厚さよ
り薄肉に形成して成るタイバーと、リードフレームベー
スの厚さより薄肉に形成して成る境界部と、を具える。
【０１１９】上記構成によれば、各半導体装置への切断
に際して、切断箇所に相当するタイバー、サポートバー
および外周タイバーが薄肉に形成されているので切断抵
抗が低下し、タイバー、サポートバーおよび外周タイバ
ーと封止樹脂との切断抵抗の違いが減少し、切断箇所に
おけるリードフレームからの封止樹脂の剥離が防止され
る。
【０１２０】よって、高精度でしかも安定した切断作業
が可能となり、高品質の半導体装置が得られる。
【０１２１】本発明の請求項７に関わる半導体装置は、
請求項６に記載の半導体装置において、リードフレーム
のリードにおける単位フレーム表面側に非貫通孔が形成
される。
【０１２２】上記構成によれば、請求項６に記載の構成
による効果に加えて、樹脂封止工程において封止樹脂が
リードの非貫通穴内にも充填され、リードと封止樹脂と
の結合性が強化され、封止樹脂の単位フレームからの剥
離防止効果が更に向上する。
【０１２３】よって、高精度でしかも安定した切断作業
が可能となり、高品質の半導体装置が得られる。
【０１２４】本発明の請求項８に関わる半導体装置は、
請求項７に記載の半導体装置において、リードフレーム
のサポートバーは、分岐してタイバーに結合され、製造
される半導体装置の角部以外の場所から露呈するように
形成される。
【０１２５】上記構成によれば、請求項７に記載の構成
による効果に加えて、サポートバーが矩形の平面形状を
なす樹脂パッケージの角部以外から露呈するので、切断
工程におけるサポートバーのバリの発生が防止され、バ
リ取りの作業が不要である。
【０１２６】よって、高精度でしかも安定した切断作業
が可能となり、高精度でしかも高品質の半導体装置が得
られる。
【０１２７】本発明の請求項９に関わる半導体装置は、
請求項８に記載の半導体装置において、リードフレーム
のサポートバーは、封止樹脂が充填される貫通孔が設け
られる。
【０１２８】上記構成によれば、請求項８に記載の構成
による効果に加えて、封止樹脂がサポートバーに設けら
れる貫通孔にも充填されるので、サポートバーと封止樹
脂との結合性が強化され、封止樹脂の単位フレームから
の剥離防止効果が更に向上する。
【０１２９】よって、高精度でしかも安定した切断作業
が可能となり、高精度でしかも高品質の半導体装置が得
られる。
【０１３０】本発明の請求項１０に関わる半導体装置
は、請求項９に記載の半導体装置において、前記貫通孔
は、サポートバーの分岐域からサポートバーと半導体チ
ップ搭載部との境界域に至る領域に形成される長孔であ
ることを特徴としている。
【０１３１】上記構成によれば、請求項９に記載の構成
による効果に加えて、前記貫通孔はサポートバーの分岐
域からサポートバーと半導体チップ搭載部との境界域に
至る領域に形成される長孔であるので、サポートバーの
強度が低減され、個々の半導体装置へ切断する際の切断
抵抗が低下し、封止樹脂の単位フレームからの剥離防止
効果が更に向上する。
【０１３２】また、前記貫通孔は長形であるので、封止
樹脂が貫通孔により多く充填されるので、サポートバー
と封止樹脂との結合性がより強化される。
【０１３３】よって、高精度でしかも安定した切断作業
が可能となり、高精度でしかも高品質の半導体装置が得
られる。
【図面の簡単な説明】
【図１】(ａ)および(ｂ)は本発明に関わるリードフレー
ムの実施例を示す平面図、およびＡ−Ａ線断面図。
【図２】(ａ)および(ｂ)は本発明に関わる半導体装置の
実施例を示す概念的断面図、および斜視図。
【図３】(ａ)、(ｂ)、(ｃ)、(ｄ)は、図１のＪ部の裏面
の平面図、ｂ−ｂ線断面図、ｃ−ｃ線断面図、ｄ−ｄ線
断面図。
【図４】(ａ)、(ｂ)、(ｃ)は、本発明に関わる半導体装
置の実施例の製造方法を示す概念的な横断面図。
【図５】(ａ)、(ｂ)、(ｃ)は本発明に関わるリードフレ
ームの第二実施例を示す表面から見た一部拡大平面図、
ｂ−ｂ線断面図、ｃ−ｃ線断面図。
【図６】本発明に関わる半導体装置の第二実施例を示す
斜視図。
【図７】(ａ)および(ｂ)は本発明に関わるリードフレー
ムの第四実施例を示す平面図、およびＡ'−Ａ'線断面
図。
【図８】(ａ)および(ｂ)は従来の半導体装置を示す概念
的断面図、および斜視図。
【図９】従来のリードフレームを示す平面図。
【図１０】(ａ)および(ｂ)は本発明に関わるリードフレ
ームの第三実施例を示す表面から見た一部拡大平面図、
ｆ−ｆ線断面図。
【図１１】本発明に関わるリードフレームの第五実施例
を示す平面図。
【符号の説明】
１、２１…半導体装置、 ２…単位フレーム、 ２ｂ、３ｂ…半導体チップ搭載部（タブ）、 ２ｒ、２２ｒ…リード、 ２２ｒａ…非貫通孔 ２ｓ、２２ｓ、３２ｓ…サポートバー、 ２ｓｃ、２２ｓｃ…切断される部位、 ４…封止樹脂、 ４ｐ、２４ｐ…樹脂パッケージ、 ５、５'、２５、３５、５５…リードフレーム、 ５Ｂ…リードフレームベース、 ６、２６…タイバー、 ６ｏ、６ｏ'…境界部、 ７…単位フレーム集合体、 ８…樹脂封止体、 ９…半導体チップ、 ２２ｓａ…貫通孔、 ３２ｂ…分岐域、 ３２ｋ…境界域、 ３２ｓａ…長孔。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） // Ｂ２１Ｄ 22/02 Ｈ０１Ｌ 21/78 Ｍ (72)発明者 石橋 貴弘 福岡県北九州市八幡西区小嶺２丁目10番１ 号 株式会社三井ハイテック内 (72)発明者 杉本 淳 福岡県北九州市八幡西区小嶺２丁目10番１ 号 株式会社三井ハイテック内 (72)発明者 道喜 裕一 福岡県北九州市八幡西区小嶺２丁目10番１ 号 株式会社三井ハイテック内 (72)発明者 江藤 仁 福岡県北九州市八幡西区小嶺２丁目10番１ 号 株式会社三井ハイテック内 Ｆターム(参考） 4M109 AA01 BA01 CA21 DA04 DA10 DB15 FA04 5F061 AA01 BA01 CA21 CB13 DD12 EA03 EA13 5F067 AA01 AA09 AB04 BA02 BA08 BD05 BD10 DA16 DB01 DE17

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 矩形の平面形状を呈し、かつ半導体チッ
    プ搭載部を有するとともに各辺に前記半導体チップ搭載
    部を囲む態様でリードが形成され、前記半導体チップ搭
    載部から角部に向けて延在するサポートバーを具える単
    位フレームを、マトリックス状に複数個集合して単位フ
    レーム集合体を構成し、前記単位フレーム集合体をリー
    ドフレームベースに設けて成り、半導体チップを前記各
    単位フレームの半導体チップ搭載部表面に搭載し、前記
    単位フレーム集合体全域を樹脂封止して樹脂封止体を形
    成した後、前記単位フレーム集合体において各単位フレ
    ームを互いに連結しているタイバーおよび前記単位フレ
    ーム集合体と前記リードフレームベースとの境界部に沿
    って、前記サポートバーの一部を含み前記樹脂封止体を
    切断することによって各々の半導体装置を製造するよう
    に構成されたリードフレームであって、 少なくとも前記切断される部位が各単位フレーム裏面側
    を除去して薄肉に形成して成る前記サポートバーと、 前記リードフレームベースの厚さより薄肉に形成して成
    る前記タイバーと、 前記リードフレームベースの厚さより薄肉に形成して成
    る前記境界部と、 を具えることを特徴とするリードフレーム。
  2. 【請求項２】 前記リードにおける前記単位フレーム表
    面側に非貫通孔が形成されることを特徴とする請求項１
    に記載のリードフレーム。
  3. 【請求項３】 前記サポートバーは、分岐して前記タイ
    バーに結合され、製造される前記半導体装置の角部以外
    の場所から露呈するように形成されることを特徴とする
    請求項２に記載のリードフレーム。
  4. 【請求項４】 前記サポートバーは、封止樹脂が充填さ
    れる貫通孔が設けられることを特徴とする請求項３に記
    載のリードフレーム。
  5. 【請求項５】 前記貫通孔は、前記サポートバーの分岐
    域から前記サポートバーと前記半導体チップ搭載部との
    境界域に至る領域に形成される長孔であることを特徴と
    する請求項４に記載のリードフレーム。
  6. 【請求項６】 矩形の平面形状を呈し、かつ半導体チッ
    プ搭載部を有するとともに各辺に前記半導体チップ搭載
    部を囲む態様でリードが形成され、前記半導体チップ搭
    載部から角部に向けて延在するサポートバーを具える単
    位フレームを、マトリックス状に複数個集合して単位フ
    レーム集合体を構成し、前記単位フレーム集合体をリー
    ドフレームベースに設けて成り、半導体チップを前記各
    単位フレームの半導体チップ搭載部表面に搭載し、前記
    単位フレーム集合体全域を樹脂封止して樹脂封止体を形
    成した後、前記単位フレーム集合体において各単位フレ
    ームを互いに連結しているタイバーおよび前記単位フレ
    ーム集合体と前記リードフレームベースとの境界部に沿
    って、前記サポートバーの一部を含み前記樹脂封止体を
    切断することによって各々の半導体装置を製造するよう
    に構成されたリードフレームを用いて製造される半導体
    装置であって、前記リードフレームが、少なくとも前記
    切断される部位が各単位フレーム裏面側を除去して薄肉
    に形成して成る前記サポートバーと、 前記リードフレームベースの厚さより薄肉に形成して成
    る前記タイバーと、 前記リードフレームベースの厚さより薄肉に形成して成
    る前記境界部と、 を具えることを特徴とする半導体装置。
  7. 【請求項７】 前記リードフレームの前記リードにおけ
    る前記単位フレーム表面側に非貫通孔が形成されること
    を特徴とする請求項６に記載の半導体装置。
  8. 【請求項８】 前記リードフレームの前記サポートバー
    は、分岐して前記タイバーに結合され、製造される前記
    半導体装置の角部以外の場所から露呈するように形成さ
    れることを特徴とする請求項７に記載の半導体装置。
  9. 【請求項９】 前記リードフレームの前記サポートバー
    は、封止樹脂が充填される貫通孔が設けられることを特
    徴とする請求項８に記載の半導体装置。
  10. 【請求項１０】 前記リードフレームの前記サポートバ
    ーにおける貫通孔は、前記サポートバーの分岐域から前
    記サポートバーと前記半導体チップ搭載部との境界域に
    至る領域に形成される長孔であることを特徴とする請求
    項９に記載の半導体装置。
JP2000388711A 2000-06-22 2000-12-21 リードフレーム及び半導体装置 Expired - Fee Related JP3547704B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000388711A JP3547704B2 (ja) 2000-06-22 2000-12-21 リードフレーム及び半導体装置
US10/024,827 US6700186B2 (en) 2000-12-21 2001-12-17 Lead frame for a semiconductor device, a semiconductor device made from the lead frame, and a method of making a semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-188092 2000-06-22
JP2000188092 2000-06-22
JP2000388711A JP3547704B2 (ja) 2000-06-22 2000-12-21 リードフレーム及び半導体装置

Publications (2)

Publication Number Publication Date
JP2002083918A true JP2002083918A (ja) 2002-03-22
JP3547704B2 JP3547704B2 (ja) 2004-07-28

Family

ID=26594475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000388711A Expired - Fee Related JP3547704B2 (ja) 2000-06-22 2000-12-21 リードフレーム及び半導体装置

Country Status (1)

Country Link
JP (1) JP3547704B2 (ja)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
JP2004228167A (ja) * 2003-01-20 2004-08-12 Sanyo Electric Co Ltd リードフレーム及びそれを用いた半導体装置
US6835600B2 (en) 2001-02-15 2004-12-28 Matsushita Electric Industrial Co., Ltd Lead frame and method for fabricating resin-encapsulated semiconductor device using the same
JP2006261525A (ja) * 2005-03-18 2006-09-28 Disco Abrasive Syst Ltd パッケージ基板
JP2008182175A (ja) * 2006-12-27 2008-08-07 Denso Corp モールドパッケージの製造方法
JP2008300504A (ja) * 2007-05-30 2008-12-11 Nec Electronics Corp リードフレームおよびその製造方法、半導体装置およびその製造方法
JP2009088412A (ja) * 2007-10-02 2009-04-23 Renesas Technology Corp 半導体装置の製造方法
JP2009158978A (ja) * 2009-04-10 2009-07-16 Renesas Technology Corp 半導体装置の製造方法
JP2009188149A (ja) * 2008-02-06 2009-08-20 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2009206529A (ja) * 2004-12-16 2009-09-10 Seoul Semiconductor Co Ltd ヒートシンク支持リングを有するリードフレーム、それを使用した発光ダイオードパッケージ製造方法及びそれを用いて製造した発光ダイオードパッケージ
JP2009302591A (ja) * 2009-09-30 2009-12-24 Renesas Technology Corp 半導体装置
JP2010040595A (ja) * 2008-07-31 2010-02-18 Mitsui High Tec Inc リードフレーム及びその製造方法並びに半導体装置及びその製造方法
WO2010053133A1 (ja) * 2008-11-07 2010-05-14 凸版印刷株式会社 リードフレーム及びその製造方法及びそれを用いた半導体発光装置
JP2010135718A (ja) * 2008-11-07 2010-06-17 Toppan Printing Co Ltd Ｌｅｄ発光素子用リードフレーム及びその製造方法及びそれを用いたｌｅｄ発光素子
WO2010098500A1 (ja) * 2009-02-27 2010-09-02 三洋電機株式会社 半導体装置及びその製造方法
JP2010199491A (ja) * 2009-02-27 2010-09-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010238946A (ja) * 2009-03-31 2010-10-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7833833B2 (en) 2003-11-27 2010-11-16 Renesas Electronics Corporation Method of manufacturing a semiconductor device
JP2010272565A (ja) * 2009-05-19 2010-12-02 Toppan Printing Co Ltd リードフレーム及びその製造方法及びそれを用いた半導体発光装置
JP2010283246A (ja) * 2009-06-08 2010-12-16 Mitsui High Tec Inc リードフレーム及び半導体装置
JP2011077367A (ja) * 2009-09-30 2011-04-14 Toppan Printing Co Ltd Ｌｅｄ発光素子用リードフレーム
CN101355073B (zh) * 2007-07-23 2012-12-05 国家半导体公司 引线框面板
JP2013051324A (ja) * 2011-08-31 2013-03-14 Shindengen Electric Mfg Co Ltd リードフレーム、半導体装置及びその製造方法
US8829685B2 (en) 2009-03-31 2014-09-09 Semiconductor Components Industries, Llc Circuit device having funnel shaped lead and method for manufacturing the same
US8841692B2 (en) 2008-11-07 2014-09-23 Toppan Printing Co., Ltd. Lead frame, its manufacturing method, and semiconductor light emitting device using the same
US9214412B2 (en) 2013-07-01 2015-12-15 Renesas Electronics Corporation Semiconductor device
JP2016027614A (ja) * 2014-07-07 2016-02-18 ローム株式会社 電子装置およびその実装構造
JP2018113433A (ja) * 2017-01-12 2018-07-19 株式会社三井ハイテック リードフレーム
JP2018157222A (ja) * 2013-04-16 2018-10-04 ローム株式会社 半導体装置
US10312171B2 (en) 2013-04-16 2019-06-04 Rohm Co., Ltd. Semiconductor device

Cited By (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6835600B2 (en) 2001-02-15 2004-12-28 Matsushita Electric Industrial Co., Ltd Lead frame and method for fabricating resin-encapsulated semiconductor device using the same
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
JP2004228167A (ja) * 2003-01-20 2004-08-12 Sanyo Electric Co Ltd リードフレーム及びそれを用いた半導体装置
US8592961B2 (en) 2003-11-27 2013-11-26 Renesas Electronics Corporation Method of manufacturing a semiconductor device
US8513785B2 (en) 2003-11-27 2013-08-20 Renesas Electronics Corporation Method of manufacturing a semiconductor device
US8053875B2 (en) 2003-11-27 2011-11-08 Renesas Electronics Corporation Method of manufacturing a semiconductor device
US7833833B2 (en) 2003-11-27 2010-11-16 Renesas Electronics Corporation Method of manufacturing a semiconductor device
US10998288B2 (en) 2003-11-27 2021-05-04 Renesas Electronics Corporation Method of manufacturing a semiconductor device
US9024419B2 (en) 2003-11-27 2015-05-05 Renesas Electronics Corporation Method of manufacturing semiconductor device
US9425165B2 (en) 2003-11-27 2016-08-23 Renesas Electronics Corporation Method of manufacturing semiconductor device
US10249595B2 (en) 2003-11-27 2019-04-02 Renesas Electronics Corporation Method of manufacturing a semiconductor device
US9806035B2 (en) 2003-11-27 2017-10-31 Renesas Electronics Corporation Semiconductor device
JP2009206529A (ja) * 2004-12-16 2009-09-10 Seoul Semiconductor Co Ltd ヒートシンク支持リングを有するリードフレーム、それを使用した発光ダイオードパッケージ製造方法及びそれを用いて製造した発光ダイオードパッケージ
JP2006261525A (ja) * 2005-03-18 2006-09-28 Disco Abrasive Syst Ltd パッケージ基板
JP2008182175A (ja) * 2006-12-27 2008-08-07 Denso Corp モールドパッケージの製造方法
KR101002056B1 (ko) 2007-05-30 2010-12-17 히타치 케이블 프레시전 가부시키가이샤 리드 프레임 및 그의 제조방법, 반도체 장치 및 그의제조방법
TWI383483B (zh) * 2007-05-30 2013-01-21 Renesas Electronics Corp 導線架及其製造方法、與半導體裝置及其製造方法
JP2008300504A (ja) * 2007-05-30 2008-12-11 Nec Electronics Corp リードフレームおよびその製造方法、半導体装置およびその製造方法
CN101355073B (zh) * 2007-07-23 2012-12-05 国家半导体公司 引线框面板
JP2009088412A (ja) * 2007-10-02 2009-04-23 Renesas Technology Corp 半導体装置の製造方法
JP2009188149A (ja) * 2008-02-06 2009-08-20 Sanyo Electric Co Ltd 回路装置およびその製造方法
KR101132529B1 (ko) * 2008-02-06 2012-04-02 산요 세미컨덕터 컴퍼니 리미티드 회로 장치 및 그 제조 방법
JP2010040595A (ja) * 2008-07-31 2010-02-18 Mitsui High Tec Inc リードフレーム及びその製造方法並びに半導体装置及びその製造方法
JP2010135718A (ja) * 2008-11-07 2010-06-17 Toppan Printing Co Ltd Ｌｅｄ発光素子用リードフレーム及びその製造方法及びそれを用いたｌｅｄ発光素子
WO2010053133A1 (ja) * 2008-11-07 2010-05-14 凸版印刷株式会社 リードフレーム及びその製造方法及びそれを用いた半導体発光装置
US8841692B2 (en) 2008-11-07 2014-09-23 Toppan Printing Co., Ltd. Lead frame, its manufacturing method, and semiconductor light emitting device using the same
JP2010199491A (ja) * 2009-02-27 2010-09-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
WO2010098500A1 (ja) * 2009-02-27 2010-09-02 三洋電機株式会社 半導体装置及びその製造方法
US8692370B2 (en) 2009-02-27 2014-04-08 Semiconductor Components Industries, Llc Semiconductor device with copper wire ball-bonded to electrode pad including buffer layer
JP2010238946A (ja) * 2009-03-31 2010-10-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8829685B2 (en) 2009-03-31 2014-09-09 Semiconductor Components Industries, Llc Circuit device having funnel shaped lead and method for manufacturing the same
JP4566266B2 (ja) * 2009-04-10 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2009158978A (ja) * 2009-04-10 2009-07-16 Renesas Technology Corp 半導体装置の製造方法
JP2010272565A (ja) * 2009-05-19 2010-12-02 Toppan Printing Co Ltd リードフレーム及びその製造方法及びそれを用いた半導体発光装置
JP2010283246A (ja) * 2009-06-08 2010-12-16 Mitsui High Tec Inc リードフレーム及び半導体装置
JP2011077367A (ja) * 2009-09-30 2011-04-14 Toppan Printing Co Ltd Ｌｅｄ発光素子用リードフレーム
JP4535513B2 (ja) * 2009-09-30 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP2009302591A (ja) * 2009-09-30 2009-12-24 Renesas Technology Corp 半導体装置
JP2013051324A (ja) * 2011-08-31 2013-03-14 Shindengen Electric Mfg Co Ltd リードフレーム、半導体装置及びその製造方法
JP2018157222A (ja) * 2013-04-16 2018-10-04 ローム株式会社 半導体装置
US10312171B2 (en) 2013-04-16 2019-06-04 Rohm Co., Ltd. Semiconductor device
US9362238B2 (en) 2013-07-01 2016-06-07 Renesas Electronics Corporation Semiconductor device
US9214412B2 (en) 2013-07-01 2015-12-15 Renesas Electronics Corporation Semiconductor device
JP2016027614A (ja) * 2014-07-07 2016-02-18 ローム株式会社 電子装置およびその実装構造
JP2018113433A (ja) * 2017-01-12 2018-07-19 株式会社三井ハイテック リードフレーム

Also Published As

Publication number Publication date
JP3547704B2 (ja) 2004-07-28

Similar Documents

Publication Publication Date Title
JP2002083918A (ja) リードフレーム及び半導体装置
US8071426B2 (en) Method and apparatus for no lead semiconductor package
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
JP3444410B2 (ja) リードフレームおよび半導体装置の製造方法
US7405468B2 (en) Plastic package and method of fabricating the same
US20030045032A1 (en) Leadframe, method of manufacturing the same, semiconductor device using the same, and method of manufacturing the device
CN100541748C (zh) 引线框架、半导体芯片封装、及该封装的制造方法
US7402459B2 (en) Quad flat no-lead (QFN) chip package assembly apparatus and method
JP2004214233A (ja) 半導体装置およびその製造方法
JP2003133499A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP4373122B2 (ja) 樹脂封止型半導体装置とその製造方法
JP2004247613A (ja) 半導体装置およびその製造方法
JPH11191562A (ja) 半導体装置の製造方法
JPH10256460A (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2001326316A (ja) 樹脂封止型半導体装置用フレーム
US20020048851A1 (en) Process for making a semiconductor package
JPH09134982A (ja) 半導体装置及びその製造方法
JP3831504B2 (ja) リードフレーム
JPH11176856A (ja) 半導体装置の製造方法
US7732259B2 (en) Non-leaded semiconductor package and a method to assemble the same
JP2002261193A (ja) 半導体装置の製造方法
JP4475785B2 (ja) 樹脂封止型半導体装置の製造方法
US8080448B1 (en) Semiconductor device with nested rows of contacts
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040414

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3547704

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees