JP2010283246A - リードフレーム及び半導体装置 - Google Patents
リードフレーム及び半導体装置 Download PDFInfo
- Publication number
- JP2010283246A JP2010283246A JP2009136799A JP2009136799A JP2010283246A JP 2010283246 A JP2010283246 A JP 2010283246A JP 2009136799 A JP2009136799 A JP 2009136799A JP 2009136799 A JP2009136799 A JP 2009136799A JP 2010283246 A JP2010283246 A JP 2010283246A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- thinned
- semiconductor device
- leads
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】単位リードフレームがマトリックス状に並べて配置され、半導体素子搭載部の裏面及び薄肉化処理を行っていないリードの裏面が露出するように形成されたリードフレームにおいて、隣接するリードとの距離が不等間隔であることを特徴とするリードフレーム。
【選択図】図1
Description
Outline Non-leaded package)等の半導体装置を得ることが知られている。
しかし、このように形成することによって、リード強度は安定するが、MAP(Mold
Array Package)タイプのように単位リードフレーム31がマトリックス状に配列されたリードフレーム30を用いて製造する半導体装置40では、回転刃物を用いて半導体装置40に個片化すると切断面である半導体装置の側面は、図8のように第1リード33より第2リード34の金属体積が大きいために、回転刃物による切断で第1リード33及び第2リード34に金属バリ41、42が生じ、第2リード34による金属バリ42の方が第1リード33による金属バリ41より大きいため、隣接する第1リード33との間でショートを引き起こしやすいという問題が発生する。
本発明によって、金属バリの生じる程度に応じて、リードを所望の間隔に配置することで、金属バリによって生じるショートを防ぐことができる。
更に、本発明は半導体装置のパッケージサイズを大きくしたり、リードの数を減らしたりすることなく金属バリによるショートを防ぐことができる。
個片化時に生じる金属バリに応じて、金属バリの延出方向に向かってリードを所望の間隔に配置することで、効果的に金属バリによるショートを防ぐことができる。
薄肉化リードをずらすことで、金属部分の体積が大きい薄肉化未処理リードによって生じる金属バリと隣接した前記薄肉化リードとの距離を広げることができるため、金属バリによって生じるショートを効果的に防ぐことができる。
a<bとなる関係のリード間隔にすることによって、金属部分の体積が大きい薄肉化未処理リードで大きな金属バリが生じても隣接する薄肉化リードとの間のショートの発生を防ぐことができる。
本発明によって、金属バリの生じる程度に応じて、リードを所望の間隔に配置するため、金属バリによって生じるショートを防ぐことができる。
更に、本発明はリードの数を減らしたり、半導体装置を大きくすることなく金属バリによるショートを防ぐことができる。
個片化時に生じる金属バリに応じて、金属バリの延出方向に向かってリードを所望の間隔に配置することで、効果的に金属バリによるショートを防ぐことができる。
薄肉化リードをずらすことで、金属部分の体積が大きい薄肉化未処理リードによって生じる金属バリと隣接した前記薄肉化リードとの距離を広げることができるため、金属バリによって生じるショートを効果的に防ぐことができる。
a<bとなる関係のリード間隔とすることによって、金属部分の体積が大きい薄肉化未処理リードで大きな金属バリが生じても隣接する薄肉化リードとの間のショートの発生を防ぐことができる。
また、本発明によって、従来行っていた切断速度の減速や短期間での刃物交換等の金属バリの発生防止策が不要となるため、生産性の向上や、コストの削減が可能となる。
図1〜5は本発明の一実施の形態の説明図である。
半導体素子搭載部12の裏面、第1リード13の端子部裏面、及び第2リード14の裏面を除くリードフレームは裏面側からハーフエッチングにより薄肉化され、前記薄肉化された部分は封止樹脂17(例えば、熱硬化性エポキシ樹脂)内に埋没される構造となっている。
具体的には、金属バリの延出方向に向かって第1リード13から第2リード14までの間隔をa、第2リード14から第1リード13までの間隔をbとすると、a<bの関係となるリード間隔を有する。
具体的には、回転刃物を用いて図1のタイバー16を切断することで、単位半導体装置20を得ることができる。
広領域半導体パッケージの切断は、任意の方法にて行うことができる。
本実施の形態では、回転刃物50を上方より固定し、刃物を時計周りに回転させ、上下反転させた広領域半導体パッケージ25を図中の右から左へ移動させることによって、半導体装置20に切断する。回転刃物50の回転に伴い、切断後の半導体装置20の第1リード13及び第2リード14は左方向に金属バリ21、22が延出する。ここで、第1リード13から第2リード14までの間隔をa、第2リード14から第1リード13まで間隔をbとした場合、a<bとなるように、予め露出面積の小さい第1リード13を金属バリ21、22の延出方向にずらして配置しておくことで、回転刃物によって特に金属部分の体積が大きい第2リードで大きな金属バリ22が生じても、隣接する第1リード13との間のショートの発生を防ぐことができる。
符号は、図1と同様のため説明を省略する。
本実施の形態では、図6のように、第1リード13及び第2リード14を等間隔に配置するが、第1リード13の形状を加工することによって露出する切断面だけ第1リード13を金属バリの延出方向にずらした形状にすることも可能である。
また、リードフレームの形成については、エッチングに限らず、プレス等で形成してもよい。
11、31 単位リードフレーム
12、32 半導体素子搭載部
13、33 第1リード(薄肉化リード)
13’ 第1リード接続端子部
14、34 第2リード(薄肉化未処理リード)
14’ 第2リード接続端子部
15、35 サポートバー
16、36 タイバー
17、37 封止樹脂
18、38 半導体素子
19、39 金線
20、40 半導体装置
21、22、41、42 金属バリ
25 広領域半導体パッケージ
50 回転刃物
Claims (8)
- 薄肉化リードと薄肉化未処理リードとの組合せからなるリード群を有した単位リードフレームをマトリックス状に配置し、半導体素子をそれぞれ搭載し、前記各リードと前記半導体素子とを電気的に接続し、樹脂封止した後、個片化する半導体装置用リードフレームにおいて、
前記リード群における前記リードは不等間隔で配置されていることを特徴とするリードフレーム。 - 請求項1のリードフレームにおいて、
前記リード群における前記リードは、前記個片化の際に生じる金属バリの延出方向に向かって不等間隔に配置されていることを特徴とするリードフレーム。 - 請求項1又は2のリードフレームにおいて、
前記薄肉化未処理リードに対し、前記薄肉化リードを前記金属バリの延出方向にずらして配置していることを特徴とするリードフレーム。 - 請求項1〜3のリードフレームにおいて、
前記金属バリの延出方向に向かって、前記薄肉化リードから薄肉化未処理リードまでの間隔をa、薄肉化未処理リードから薄肉化リードまでの間隔をbとする場合、a<bとなる関係のリード間隔で配置されていることを特徴とするリードフレーム。 - 薄肉化リードと薄肉化未処理リードとの組合せからなるリード群を有した単位リードフレームをマトリックス状に配置し、半導体素子をそれぞれ搭載し、前記各リードと前記半導体素子とを電気的に接続し、樹脂封止した後、個片化した半導体装置において、
前記半導体装置の側面に露出したリード群における前記リードを不等間隔に配置したことを特徴とする半導体装置。 - 請求項5の半導体装置において、
前記リード群における前記リードは、前記個片化の際に生じた金属バリの延出方向に向かって不等間隔に配置したことを特徴とする半導体装置。 - 請求項5又は6の半導体装置において、
前記薄肉化未処理リードに対し、前記薄肉化リードを前記金属バリの延出方向にずらして配置したことを特徴とする半導体装置。 - 請求項5〜7の半導体装置において、
前記金属バリの延出方向に向かって、薄肉化リードから薄肉化未処理リードまでの間隔をa、薄肉化未処理リードから薄肉化リードまでの間隔をbとした場合、a<bとなる関係のリード間隔で配置したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009136799A JP5183572B2 (ja) | 2009-06-08 | 2009-06-08 | リードフレーム及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009136799A JP5183572B2 (ja) | 2009-06-08 | 2009-06-08 | リードフレーム及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010283246A true JP2010283246A (ja) | 2010-12-16 |
JP5183572B2 JP5183572B2 (ja) | 2013-04-17 |
Family
ID=43539715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009136799A Expired - Fee Related JP5183572B2 (ja) | 2009-06-08 | 2009-06-08 | リードフレーム及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5183572B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017195344A (ja) * | 2016-04-22 | 2017-10-26 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
JP2019021812A (ja) * | 2017-07-19 | 2019-02-07 | 大日本印刷株式会社 | リードフレームおよび半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03254146A (ja) * | 1990-03-02 | 1991-11-13 | Mitsubishi Electric Corp | 半導体集積回路用パッケージ |
JP2002083918A (ja) * | 2000-06-22 | 2002-03-22 | Mitsui High Tec Inc | リードフレーム及び半導体装置 |
JP2003124420A (ja) * | 2001-10-16 | 2003-04-25 | Shinko Electric Ind Co Ltd | リードフレーム及び該リードフレームを用いた半導体装置の製造方法 |
JP2004328015A (ja) * | 2004-08-20 | 2004-11-18 | Matsushita Electric Ind Co Ltd | 樹脂封止型半導体装置 |
JP2005057067A (ja) * | 2003-08-05 | 2005-03-03 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2009016843A (ja) * | 2007-07-09 | 2009-01-22 | Samsung Techwin Co Ltd | リードフレーム構造体及びそれを備えた半導体パッケージ |
-
2009
- 2009-06-08 JP JP2009136799A patent/JP5183572B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03254146A (ja) * | 1990-03-02 | 1991-11-13 | Mitsubishi Electric Corp | 半導体集積回路用パッケージ |
JP2002083918A (ja) * | 2000-06-22 | 2002-03-22 | Mitsui High Tec Inc | リードフレーム及び半導体装置 |
JP2003124420A (ja) * | 2001-10-16 | 2003-04-25 | Shinko Electric Ind Co Ltd | リードフレーム及び該リードフレームを用いた半導体装置の製造方法 |
JP2005057067A (ja) * | 2003-08-05 | 2005-03-03 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2004328015A (ja) * | 2004-08-20 | 2004-11-18 | Matsushita Electric Ind Co Ltd | 樹脂封止型半導体装置 |
JP2009016843A (ja) * | 2007-07-09 | 2009-01-22 | Samsung Techwin Co Ltd | リードフレーム構造体及びそれを備えた半導体パッケージ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017195344A (ja) * | 2016-04-22 | 2017-10-26 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
JP2019021812A (ja) * | 2017-07-19 | 2019-02-07 | 大日本印刷株式会社 | リードフレームおよび半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5183572B2 (ja) | 2013-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6143468B2 (ja) | リードフレーム | |
JP5997971B2 (ja) | リードフレーム | |
US9184118B2 (en) | Micro lead frame structure having reinforcing portions and method | |
US8115288B2 (en) | Lead frame for semiconductor device | |
JP6357371B2 (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
US9673122B2 (en) | Micro lead frame structure having reinforcing portions and method | |
JP2015072947A (ja) | 半導体装置及びその製造方法 | |
JP2010021374A (ja) | 半導体パッケージ | |
JP4373122B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
JP7174363B2 (ja) | リードフレームおよび半導体装置 | |
JP5183572B2 (ja) | リードフレーム及び半導体装置 | |
JP5971531B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP5215980B2 (ja) | 半導体装置の製造方法 | |
JP6326647B2 (ja) | 半導体素子搭載用リードフレーム及びその製造方法 | |
JP5585637B2 (ja) | 樹脂封止型半導体装置用フレーム | |
JP5467506B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP6695166B2 (ja) | リードフレーム、及び半導体パッケージの製造方法 | |
KR101209472B1 (ko) | 반도체 패키지 제조용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법 | |
JP7223347B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
KR101333001B1 (ko) | 반도체 패키지용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법 | |
JP5534559B2 (ja) | モールドパッケージの製造方法 | |
JP6705654B2 (ja) | リードフレーム及びその製造方法 | |
JP5352623B2 (ja) | 半導体装置 | |
KR101660442B1 (ko) | 반도체 패키지 제조용 리드프레임 및 이의 제조 방법 | |
KR101077023B1 (ko) | 다중열 qfn 패키지용 리드 프레임 및 이를 이용한 반도체 패키지 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120308 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5183572 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |