JP2009016843A - リードフレーム構造体及びそれを備えた半導体パッケージ - Google Patents

リードフレーム構造体及びそれを備えた半導体パッケージ Download PDF

Info

Publication number
JP2009016843A
JP2009016843A JP2008175363A JP2008175363A JP2009016843A JP 2009016843 A JP2009016843 A JP 2009016843A JP 2008175363 A JP2008175363 A JP 2008175363A JP 2008175363 A JP2008175363 A JP 2008175363A JP 2009016843 A JP2009016843 A JP 2009016843A
Authority
JP
Japan
Prior art keywords
lead
lead frame
frame structure
semiconductor package
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008175363A
Other languages
English (en)
Inventor
Se-Hoon Cho
世勲 趙
Jeung-Il Kim
正日 金
Soubu Ri
相武 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanwha Techwin Co Ltd
Original Assignee
Samsung Techwin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Techwin Co Ltd filed Critical Samsung Techwin Co Ltd
Publication of JP2009016843A publication Critical patent/JP2009016843A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Abstract

【課題】低コストで信頼性の高い半導体パッケージを具現できるリードフレーム構造体を提供する。
【解決手段】本発明に係るリードフレーム構造体１００は、複数個の第１リード１２１を有する第１リードフレーム１２０と、複数個の第２リード１３１を有する第２リードフレーム１３０と、その一方の面に第１リード１２１が結合され、他方の面に第２リード１３１が結合される結合部材１４０とを備えることを特徴とする。第１リード１２１と第２リード１３１とは、互いに重ならないように配置される。
【選択図】図２

Description

本発明は、リードフレーム構造体及びそのリードフレームを備えた半導体パッケージに関する。
従来、半導体チップと外部回路との間の電気的接続を容易にするために、半導体チップをパッケージ化することが行われている。
図１は、従来の半導体パッケージの断面図である。図１に示すように、半導体パッケージ１０は、ダイパッド１１ａ及びリード１１ｂから成るリードフレーム１１と、ダイパッド１１ａの上部に装着された半導体チップ１２と、半導体チップ１２の入出力部１２ａと前記リード１１ｂとを電気的連結する導電性ワイヤー１３と、半導体チップ１２及びリードフレーム１１の一部を封止するモールド樹脂１４とを備えている。
かかる半導体パッケージ１０は、パッケージの下面に露出したリード１１ｂによって、外部回路基板と電気的連結される。
リード１１ｂは、第１リード部１１ｂ＿１及び第２リード部１１ｂ＿２から成る。第１リード部１１ｂ＿１及び第２リード部１１ｂ＿２は、モールド工程後のソーイング工程で、元々は１つであるリード１１ｂを切断して２つのリード部に分離させたものである。
かかるソーイング工程を行ってリード１１ｂを２つに分離させるのは、半導体チップ１２は多数の入出力部１２ａを有するので、入出力部１２ａに対応するリードも多数必要となるためである。
しかし、かかる方法は、ソーイング工程の際に発生する破片の除去及び洗浄作業が必要であるという問題や、ソーイング工程で生じた溝１１ｃによってリード１１ｂの内側部分の一部が外部に露出して腐食が発生するという問題があった。また、かかる腐食を防止するために溝１１ｃの周囲にメッキ又はコーティングを行うと、製造コストの増加という問題が新たに生じる。
本発明の目的は、低コストで信頼性の高い半導体パッケージを具現できるリードフレーム及び半導体パッケージを提供することにある。
前記課題を解決するために、本発明は、複数個の第１リードを有する第１リードフレームと、複数個の第２リードを有する第２リードフレームと、その一方の面に前記第１リードが結合され、他方の面に前記第２リードが結合される結合部材とを備えるリードフレーム構造体を提供する。前記第１リードと前記第２リードとは、互いに重ならないように配置することが望ましい。
前記リードフレーム構造体は、ダイパッドをさらに備える。
前記ダイパッドは、前記第１リードフレームに連結される。
また、前記ダイパッドは、前記第２リードフレームに連結される。
前記複数個の第１リードは、その各々の間に設けられた第１ダムバーによって互いに連結される。
前記結合部材は、樹脂材料から成るベースフィルムと、前記ベースフィルムの両面に形成された接着層とから構成される。
前記複数個の第２リードは、その各々の間に設けられた第２ダムバーによって互いに連結される。
また、本発明は、複数個の入出力部を有する半導体チップと、前記半導体チップが装着されるダイパッドと、前記ダイパッドと離間して配置された複数個の第１リードと、前記ダイパッドと離間して配置された複数個の第２リードと、その一方の面に前記第１リードが結合され、他方の面に前記第２リードが結合された結合部材と、前記入出力部及び前記第１リードを電気的に連結する第１導電性ワイヤーと、前記入出力部及び前記第２リードを電気的に連結する第２導電性ワイヤーと、前記半導体チップを封止するモールド樹脂とを備えることを特徴とする半導体パッケージを提供する。前記第１リードと前記第２リードとは、互いに重ならないように配置することが望ましい。
前記第１リードの少なくとも一部は、前記半導体パッケージの外部に露出される。
前記第２リードの少なくとも一部は、前記半導体パッケージの外部に露出される。
前記結合部材は、樹脂材料から成るベースフィルムと、前記ベースフィルムの両面に形成された接着層とから構成される。
前記モールド樹脂は、エポキシ樹脂である。
本発明に係るリードフレーム及び半導体パッケージによれば、低コストで信頼性の高い半導体パッケージを具現することができる。
以下、添付した図面を参照しつつ、好適な実施形態について詳細に説明する。
図２は、本発明の一実施形態に係る半導体パッケージ用のリードフレーム構造体１００を示す平面図である。図３は、図２に示したリードフレーム構造体１００に含まれる第１リードフレーム１２０を示す平面図である。図４は、図２に示したリードフレーム構造体１００に含まれる第２リードフレーム１３０及び結合部材１４０を示す平面図である。図５は、図４のＶ−Ｖ線断面図である。
図２に示すように、本発明の一実施形態に係るリードフレーム構造体１００は、ダイパッド１１０と、第１リードフレーム１２０と、第２リードフレーム１３０と、結合部材１４０とを備えている。
リードフレーム構造体１００は、第１リードフレーム１２０の上に第２リードフレーム１３０を上下に重ね合わせて組み立てられる。第１リードフレーム１２０と第２リードフレーム１３０は、結合部材１４０によって互いに結合される。
リードフレーム構造体１００の各構成要素について、図３、図４及び図５を参照しつつ説明する。
ダイパッド１１０は、半導体チップを支持するように構成されており、パッド支持部１１１によって第１リードフレーム１２０に連結されている。
なお、本実施形態ではリードフレーム構造体１００はダイパッド１１０を備えているが、本発明はこれに限定されるものではない。すなわち、リードフレーム構造体がダイパッドを備えていない場合もある。ダイパッドは、半導体チップで発生した熱を放出する機能と、半導体チップの電極とリードフレームとが電気的連結されてパッケージング化されるまでの間に半導体チップを支持する機能を果たすので、その機能を代わりに果たす構造やツールを用いれば、ダイパッドは不要になる。
第１リードフレーム１２０は、環状（環状四角形）の平板をなし、その外側及び内側に延びる複数個の第１リード１２１と、第１リード１２１のそれぞれを所定の間隔で連結する第１ダムバー１２２とを備えている。
第１リードフレーム１２０の少なくとも一部は、後に行われる半導体パッケージを形成するためのモールド工程時に外部回路と電気的連結されるべく、半導体パッケージの外部に露出するように構成されている。
なお、本実施形態ではダイパッド１１０は第１リードフレーム１２０に最初から一体に連結されているが、本発明はこれに限定されるものではない。すなわち、ダイパッド１１０及び第１リードフレーム１２０を別々に作成した後に、互いに連結させることもできる。また、ダイパッド１１０を、第１リードフレーム１２０にではなく、第２リードフレーム１３０に最初から一体に連結させることもできる。
ダイパッド１１０及び第１リードフレーム１２０は、基底金属材料をスタンピング又はエッチングすることによって形成される。基底金属材料としては、鉄、ニッケル、４２アロイ、銅、銅合金などを用いることができる。
第２リードフレーム１３０は、第１リードフレーム１２０よりも小さい環状（環状四角形）の平板をなし、その内側に延びる複数個の第２リード１３１と、第２リード１３１のそれぞれを所定の間隔で連結する第２ダムバー１３２とを備えている。
第２リード１３１は、第１リードフレーム１２０と第２リードフレーム１３０とを重ね合わせて結合させたときに、第１リード１２１と上下方向に互いに重ならないような位置に配置されている。つまり、第１リード１２１及び第２リード１３１は、第１リードフレーム１２０と第２リードフレーム１３０とを上下に重ね合わせてリードフレーム構造体１００を組み立てたときに、リードフレーム構造体１００を上側（又は下側）から見て両方とも見えるように配置されている。かかる配置構造によれば、後に行われる第１ダムバー１２２及び第２ダムバー１３２を除去するリード個別化工程を容易にする（詳細については後述する）。
第２リードフレーム１３０は、第１リードフレーム１２０と同様に、基底金属材料をスタンピング又はエッチングすることによって形成される。基底金属材料としては、鉄、ニッケル、４２アロイ、銅、銅合金などを用いることができる。
結合部材１４０は、その両面に接着層を有する絶縁性材料から成り、第２リードフレーム１３０よりも小さい環状（環状四角形）の平板をなす。
結合部材１４０の一方の面には第１リード１２１が接着結合され、他方の面には第２リード１３１が接着結合される。
結合部材１４０の環状四角形のサイズは、第１リードフレーム１２０の環状四角形よりも小さいので、結合部材１４０は、第１リードフレーム１２０の第１リード１２１とのみ接着結合し、第１リードフレーム１２０の第１ダムバー１２２とは接着結合しない。結合部材１４０は、第１リード１２１における、第１ダムバー１２２側の部分と接着結合するように構成されている。
同様に、結合部材１４０の環状四角形のサイズは、第２リードフレーム１３０の環状四角形よりも小さいので、結合部材１４０は、第２リードフレーム１３０の第２リード１３１とのみ接着結合し、第２リードフレーム１３０の第２ダムバー１３２とは接着結合しない。結合部材１４０は、第２リード１３１における内側に延びる端部と接着結合するように構成されている。
結合部材１４０は、図５に示すように、樹脂材料から成るベースフィルム１４１と、ベースフィルム１４１の両面（上下面）に形成された接着層１４２とから構成されており、全体として両面テープの構造を有している。
ベースフィルム１４１を構成する樹脂材料としては、例えば、ポリエーテルスルホン（ＰＥＳ）、ポリアクリレート（ＰＡＲ）、ポリエーテルイミド（ＰＥＩ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリフェニレンサルファイド（ＰＰＳ）、ポリアリレート、ポリイミド、ポリカーボネート（ＰＣ）、セルローストリアセテート（ＴＡＣ）、セルロースアセテートプロピオネート（ＣＡＰ）などがある（ただし、これらに限定されるものではない）。
接着層１４２は、ベースフィルム１４１の両面に、所定の接着力を有する接着剤を塗布することにより形成される。前記接着剤としては、例えば、溶媒蒸発型接着剤などがある（ただし、これに限定されるものではない）。
リードフレーム構造体１００を組み立てるときは、第１リードフレーム１２０と第２リードフレーム１３０との間に結合部材１４０を介在させる。このとき、結合部材１４０は、その下面が第１リード１２１と接着結合し、その上面が第２リード１３１と接着結合するように配置される。かかる構造によれば、後に行われるリード個別化工程において第１ダムバー１２２及び第２ダムバー１３２をパンチングによって除去した後も、第１リード１２１及び第２リード１３１が結合部材１４０によって所定の配置で維持される。
なお、本実施形態では、結合部材１４０の上面を、第２リードフレーム１３０の第２リード１３１の端部に接着結合させた後に、結合部材１４０の下面を第１リードフレーム１２０の第１リード１２１に接着結合させるように工程が行われるが、本発明はこれに限定されるものではない。すなわち、結合部材１４０の下面を第１リード１２１に接着結合させた後に、結合部材１４０の上面を第２リード１３１に接着結合させてもよい。
以上説明したように、本発明の一実施形態に係るリードフレーム構造体１００は、第１リードフレーム１２０と第２リードフレーム１３０とを互いに重なり合うように配置することにより１つのリードフレーム構造体を構成している。このように構成されたリードフレーム構造体１００によれば、簡単な構造にも関わらず、リードの数を飛躍的に増加させることができる。
また、本発明の一実施形態に係るリードフレーム構造体１００は、第１リード１２１及び第２リード１３１が、第１リードフレーム１２０と第２リードフレーム１３０とを重ね合わせたときに上下方向に互いに重ならないように配置されているので、後に行われるリード個別化工程時にパンチングを容易に行うことができる。その結果、製造工程や製造コストが低減されるという長所がある。
また、本発明の一実施形態に係るリードフレーム構造体１００は、半導体パッケージ化工程におけるワイヤーボンディング工程で、半導体チップの電極との相互干渉が起こらないように配置される。
以上のように構成されたリードフレーム構造体１００は、半導体パッケージ２００の主要部品となる。このリードフレーム構造体１００を備えた半導体パッケージ２００を製造する工程を以下に説明する。
図６は、リードフレーム構造体１００における、リード個別化工程時に、パンチングによって除去される部分を示す拡大図である。図６において点線で示したＡ部分及びＢ部分が、パンチング工程によって除去される部分である。リード個別化工程は、半導体チップの入出力部とリードとをワイヤーボンディングで連結する工程の前に行われる。
Ａ部分は、第１ダムバー１２２の一部と第１リード１２１の一部とを含んでおり、Ｂ部分は、第２ダムバー１３２の大部分を含んでいる。
図６において二点鎖線で示したＳ線は、モールディング基準線である。モールド工程時には、リードフレーム構造体１００の中央部からＳ線まで、モールド樹脂が充填される。
リード個別化工程でＡ部分及びＢ部分を除去することにより、リードの個別化を容易に行うことができる。その理由は、前述したように、第１リード１２１と第２リード１３１とが上下方向に互いに重ならないように配置されているためである。もし、第１リード１２１と第２リード１３１と上下方向に互いに重なるように配置されていたら、パンチングによって第１リード１２１を個別化させるときに、第２リード１３１の一部も破損してしまう。
リード個別化工程では、Ａ部分をパンチングによって除去した後に、Ｂ部分をパンチングによって除去する。Ａ部分をパンチングすると、第１ダムバー１２２を支持する部分がなくなるので、第１ダムバー１２２は除去される。このとき、電気的に個別化された第１リード１２１は、結合部材１４０によって支持される。
本実施形態では、モールディングはＳ線までしか行われないので、Ｂ部分は、半導体パッケージ２００をパッケージ化するためにモールド工程時にモールディングされない部分となる。したがって、Ｂ部分は、半導体パッケージ２００のパッケージ化が終わった後に除去してもよい。
本実施形態では、Ｂ部分は、パッケージラインであるＳ線に隣接しているが、設計の仕様によっては、Ｂ部分は、第２リード１３１を実質的に支持するリードフレームのレール（図示せず）に代替させることができる。かかる構造では、半導体パッケージング工程が完了して半導体パッケージを個別化する工程において、半導体パッケージをリードフレームストリップのレールから分離する。その場合は、完成した半導体パッケージの個別化以前に実施するＢ部分の除去工程は不要となるので、リードフレーム素材の上部に形成されたメッキ層が損傷することや、断面が露出する部分が減少する。その結果、半導体パッケージの信頼性判断における重要な要因である、リードの打抜面による腐食現象が防止される。
なお、本実施形態によれば、Ｂ部分はパッケージング作業時にモールディングされない部分であるが、本発明はこれに限定されるものではない。例えば、設計の変更によってＢ部分までモールディングが行われる場合は、モールド工程前にＢ部分を除去する必要がある。
また、本実施形態によれば、リード個別化工程において、Ａ部分をパンチングして除去し、その後にＢ部分をパンチングして除去するようにしているが、本発明はこれに限定されるものではない。すなわち、Ｂ部分を先に除去し、その後にＡ部分を除去してもよい。また、工程の便宜のために、Ａ部分とＢ部分とを１回のパンチング作業で同時に除去してもよい。
上述したリード個別化工程を経たリードフレーム構造体１００を、図７及び図８に示す。図７は、リード個別化工程を経たリードフレーム構造体１００を示す平面図である。図８は、図７に示したリードフレーム構造体１００に含まれる第１リード１２１、第２リード１３１及び結合部材１４０を示す拡大斜視図である。
図７及び図８に示すように、リードフレーム構造体１００は、第１リード１２１及び第２リード１３１は、それぞれ個別化されており、半導体パッケージ２００（図９参照）に適用するのに適切な形状に構成されている。つまり、前述したように、第１リード１２１及び第２リード１３１のそれぞれは、結合部材１４０の両面に接着結合され、結合部材１４０によって互いに所定の間隔で連結されている。
次に、図９を参照しつつ、本発明の一実施形態に係る半導体パッケージ２００の製造方法について説明する。
まず、図７に示すリードフレーム構造体１００のダイパッド１１０に半導体チップ２１０を載置する。半導体チップ２１０は、ダイパッド１１０上に接着剤などを使用して固定される。
続いて、半導体チップ２１０の上部に設けられた複数個の入出力部２１１と、個別化された第１リード１２１及び第２リード１３１とを、第１導電性ワイヤー２２１及び第２導電性ワイヤー２２２によってそれぞれ電気的連結する。
第１導電性ワイヤー２２１及び第２導電性ワイヤー２２２は、ワイヤーボンディング工程で設置される。第１導電性ワイヤー２２１及び第２導電性ワイヤー２２２の素材は、金（Ａｕ）を含むゴールドワイヤーから成る。
なお、本実施形態では、第１導電性ワイヤー２２１及び第２導電性ワイヤー２２２の素材は金からなるが、本発明はこれに限定されるものではない。第１導電性ワイヤー及び第２導電性ワイヤーの素材は、導電性に優れた素材であればよく、特に制限されるものではない。
そして、モールド樹脂２３０を充填して、ダイパッド１１０、半導体チップ２１０、第１リード１２１、第２リード１３１、結合部材１４０、第１導電性ワイヤー２２１及び第２導電性ワイヤー２２２を封止する。
モールド工程時に、第１リード１２１を半導体パッケージ２００の底面に露出させ、第２リード１３１を半導体パッケージ２００の側部に露出させることによって、その後に、外部回路基板と半導体パッケージ２００とを電気的連結することを可能にする。
モールド樹脂２３０は、エポキシ素材を含む。なお、本実施形態では、モールド樹脂２３０としてエポキシ素材を含むが、本発明はこれに限定されるものではない。すなわち、モールド樹脂の素材は、絶縁性を有し、半導体チップなどを保護できるものであればよく、特に制限されるものではない。
以上のようにして製造された半導体パッケージ２００は、図１０に示すように、外部回路基板３００に装着される。
半導体パッケージ２００の第２リード１３１の外側に延びる端部は折り曲げられ、外部回路基板３００に形成された回路部にソルダペーストによって電気的連結される。また、第１リード１２１は、ソルダペーストによって外部回路基板３００上の回路パターンと電気的連結される。第１リード１２１は、メッキ層や導電性ボールを使用して、外部回路基板３００上の回路パターンと電気的に連結することもできる。導電性ボールは、金、共融スズ／鉛などを含む。
以上説明したように、本発明に係る半導体パッケージ２００は、前述したリードフレーム構造体１００を備えることによって、外部回路基板３００と電気的連結を行うリードの数を飛躍的に増加させることができるので、高性能で低コストの半導体パッケージ２００を具現することができる。
また、本発明に係る半導体パッケージ２００は、リード個別化工程のためにリードの内側部分の一部を外部に露出させるソーイング工程を経なくてもよいので、リードが腐食するという問題点を解消することができ、その結果、半導体パッケージの信頼性を高めることができる。また、本発明に係る半導体パッケージ２００は、ソーイング工程後の後処理工程も不要となるので、コストを低減できるという長所がある。
以上、本発明の実施形態について図面を参照しつつ説明したが、これは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により決まらねばならない。
本発明は、半導体パッケージ関連の技術分野に適用可能である。
従来の半導体パッケージの断面図である。 本発明の一実施形態に係る半導体パッケージ用リードフレーム構造体を示す平面図である。 図２に示したリードフレーム構造体に含まれる第１リードフレームを示す平面図である 図２に示したリードフレーム構造体に含まれる第２リードフレーム及び結合部材を示す平面図である。 図４のＶ−Ｖ線断面図である。 リードフレーム構造体における、リード個別化工程時に、パンチングによって除去される部分を示す拡大図である。 リード個別化工程を経たリードフレーム構造体を示す平面図である。 図７に示したリードフレーム構造体に含まれる第１リード、第２リード及び結合部材を示す拡大斜視図である。 本発明の一実施形態に係る半導体パッケージを示す平面図である。 図９に示した半導体パッケージの断面図である。
符号の説明
１００ リードフレーム構造体
１１０ ダイパッド
１１１ パッド支持部
１２０ 第１リードフレーム
１２１ 第１リード
１２２ 第１ダムバー
１３０ 第２リードフレーム
１３１ 第２リード
１３２ 第２ダムバー
１４０ 結合部材
１４１ ベースフィルム
１４２ 接着層
２００ 半導体パッケージ
２１０ 半導体チップ
２１１ 入出力部
２２１ 第１導電性ワイヤー
２２２ 第２導電性ワイヤー
２３０ モールド樹脂
３００ 外部回路基板

Claims (12)

  1. 複数個の第１リードを有する第１リードフレームと、
    複数個の第２リードを有する第２リードフレームと、
    その一方の面に前記第１リードが結合され、他方の面に前記第２リードが結合される結合部材とを備えることを特徴とするリードフレーム構造体。
  2. 請求項１に記載のリードフレーム構造体であって、
    ダイパッドをさらに備えることを特徴とするリードフレーム構造体。
  3. 請求項２に記載のリードフレーム構造体であって、
    前記ダイパッドが、前記第１リードフレームに連結されたことを特徴とするリードフレーム構造体。
  4. 請求項２に記載のリードフレーム構造体であって、
    前記ダイパッドが、前記第２リードフレームに連結されたことを特徴とするリードフレーム構造体。
  5. 請求項１に記載のリードフレーム構造体であって、
    前記複数個の第１リードが、その各々の間に設けられた第１ダムバーによって互いに連結されたことを特徴とするリードフレーム構造体。
  6. 請求項１に記載のリードフレーム構造体であって、
    前記結合部材が、ベースフィルムと、前記ベースフィルムの両面に形成された接着層とから構成されたことを特徴とするリードフレーム構造体。
  7. 請求項１に記載のリードフレーム構造体であって、
    前記複数個の第２リードが、その各々の間に設けられた第２ダムバーによって互いに連結されたことを特徴とするリードフレーム構造体。
  8. 複数個の入出力部を有する半導体チップと、
    前記半導体チップが装着されるダイパッドと、
    前記ダイパッドと離間して配置された複数個の第１リードと、
    前記ダイパッドと離間して配置された複数個の第２リードと、
    その一方の面に前記第１リードが結合され、他方の面に前記第２リードが結合された結合部材と、
    前記入出力部及び前記第１リードを電気的に連結する第１導電性ワイヤーと、
    前記入出力部及び前記第２リードを電気的に連結する第２導電性ワイヤーと、
    前記半導体チップを封止するモールド樹脂とを備えることを特徴とする半導体パッケージ。
  9. 請求項８に記載の半導体パッケージであって、
    前記第１リードの少なくとも一部が、前記半導体パッケージの外部に露出されたことを特徴とする半導体パッケージ。
  10. 請求項８に記載の半導体パッケージであって、
    前記第２リードの少なくとも一部が、前記半導体パッケージの外部に露出されたことを特徴とする半導体パッケージ。
  11. 請求項８に記載の半導体パッケージであって、
    前記結合部材が、ベースフィルムと、前記ベースフィルムの両面に形成された接着層とから構成されたことを特徴とする半導体パッケージ。
  12. 請求項８に記載の半導体パッケージであって、
    前記モールド樹脂が、エポキシ樹脂であることを特徴とする半導体パッケージ。
JP2008175363A 2007-07-09 2008-07-04 リードフレーム構造体及びそれを備えた半導体パッケージ Pending JP2009016843A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070068776A KR101187903B1 (ko) 2007-07-09 2007-07-09 리드 프레임 및 이를 구비한 반도체 패키지

Publications (1)

Publication Number Publication Date
JP2009016843A true JP2009016843A (ja) 2009-01-22

Family

ID=40247181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008175363A Pending JP2009016843A (ja) 2007-07-09 2008-07-04 リードフレーム構造体及びそれを備えた半導体パッケージ

Country Status (4)

Country Link
US (1) US7952175B2 (ja)
JP (1) JP2009016843A (ja)
KR (1) KR101187903B1 (ja)
CN (1) CN101345227A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283246A (ja) * 2009-06-08 2010-12-16 Mitsui High Tec Inc リードフレーム及び半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711343B1 (en) 2006-12-14 2017-07-18 Utac Thai Limited Molded leadframe substrate semiconductor package
JP5178648B2 (ja) * 2009-06-30 2013-04-10 キヤノン株式会社 パッケージの製造方法、及び半導体装置
US9355940B1 (en) * 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US9717146B2 (en) 2012-05-22 2017-07-25 Intersil Americas LLC Circuit module such as a high-density lead frame array (HDA) power module, and method of making same
KR101491258B1 (ko) * 2013-05-31 2015-02-06 에스티에스반도체통신 주식회사 리드 프레임의 제조방법
DE102014203385A1 (de) * 2014-02-25 2015-08-27 Robert Bosch Gmbh Elektronisches System sowie Herstellungsverfahren und Vorrichtung zum Herstellen eines elektronischen Systems
CN105336631B (zh) * 2014-06-04 2019-03-01 恩智浦美国有限公司 使用两个引线框架组装的半导体装置
US9922904B2 (en) * 2015-05-26 2018-03-20 Infineon Technologies Ag Semiconductor device including lead frames with downset
JP6577373B2 (ja) * 2016-01-18 2019-09-18 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
KR102336512B1 (ko) * 2019-05-14 2021-12-07 국방과학연구소 내부 정합형 반도체 패키지
KR20230046097A (ko) * 2021-09-29 2023-04-05 해성디에스 주식회사 리드 프레임

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01137660A (ja) * 1987-11-25 1989-05-30 Hitachi Ltd 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668932B1 (ko) 2001-05-19 2007-01-12 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
US7245007B1 (en) * 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
WO2006054339A1 (ja) * 2004-11-17 2006-05-26 Fujitsu Limited 半導体装置
TWM269568U (en) * 2004-12-16 2005-07-01 Domintech Co Ltd Chip package capable of reducing characteristic resistance
JP4916745B2 (ja) * 2006-03-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01137660A (ja) * 1987-11-25 1989-05-30 Hitachi Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283246A (ja) * 2009-06-08 2010-12-16 Mitsui High Tec Inc リードフレーム及び半導体装置

Also Published As

Publication number Publication date
US7952175B2 (en) 2011-05-31
CN101345227A (zh) 2009-01-14
US20090014854A1 (en) 2009-01-15
KR20090005599A (ko) 2009-01-14
KR101187903B1 (ko) 2012-10-05

Similar Documents

Publication Publication Date Title
JP2009016843A (ja) リードフレーム構造体及びそれを備えた半導体パッケージ
JP5337110B2 (ja) 半導体記憶装置
JP5032623B2 (ja) 半導体記憶装置
US7989932B2 (en) Semiconductor device
JP2012253190A (ja) 半導体パッケージ及びその実装方法
CN107978570A (zh) 芯片封装结构及其制造方法
EP2733727B1 (en) Packaging method of quad flat non-leaded package
CN103928353A (zh) 无外引脚封装构造及其制造方法与导线框架
TW201643969A (zh) 封裝模組及其製作方法
JP4945682B2 (ja) 半導体記憶装置およびその製造方法
JP2009164240A (ja) 半導体装置
US7830024B2 (en) Package and fabricating method thereof
JP5458476B2 (ja) モールドパッケージおよびその製造方法
JP4942452B2 (ja) 回路装置
CN203812873U (zh) 导线框架与无外引脚封装构造
JP3867796B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20020085102A (ko) 칩 적층형 반도체 패키지
JP2011003818A (ja) モールドパッケージ
CN104218015A (zh) 封装结构及其制作方法
JP2007141947A (ja) 半導体装置およびその製造方法
JP2010267685A (ja) 半導体装置
KR101708870B1 (ko) 적층형 반도체 패키지 및 이의 제조방법
JP4263211B2 (ja) 半導体装置
JP2007158319A (ja) 半導体パッケージ
JP2012151361A (ja) 電子部品及びその製造方法、電子装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100608

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120501

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121009