KR101491258B1 - 리드 프레임의 제조방법 - Google Patents

리드 프레임의 제조방법 Download PDF

Info

Publication number
KR101491258B1
KR101491258B1 KR20130062765A KR20130062765A KR101491258B1 KR 101491258 B1 KR101491258 B1 KR 101491258B1 KR 20130062765 A KR20130062765 A KR 20130062765A KR 20130062765 A KR20130062765 A KR 20130062765A KR 101491258 B1 KR101491258 B1 KR 101491258B1
Authority
KR
South Korea
Prior art keywords
connection terminal
terminal portion
lead frame
lead
delete delete
Prior art date
Application number
KR20130062765A
Other languages
English (en)
Other versions
KR20140141245A (ko
Inventor
정상진
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR20130062765A priority Critical patent/KR101491258B1/ko
Publication of KR20140141245A publication Critical patent/KR20140141245A/ko
Application granted granted Critical
Publication of KR101491258B1 publication Critical patent/KR101491258B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드 프레임의 제조방법에 관한 것으로, 더욱 상세하게는 점점 좁아지는 칩 본드 패드의 피치 내지 반도체 칩의 단자의 간격에 대응할 수 있는 구조를 형성하고, 각각의 핀 사이의 간격이 좁아지기 때문에 그 만큼의 리드선(와이어) 및 고가의 EMC(Epoxy Molding Compound)의 사용량을 줄일 수 있어 경제적이며, 조립공정에서의 품질 관리도 용이하게 할 수 있는 리드 프레임의 제조방법에 관한 것이다.

Description

리드 프레임의 제조방법{Lead frame manufacturing method}
본 발명은 리드 프레임의 제조방법에 관한 것으로, 더욱 상세하게는 점점 좁아지는 칩 본드 패드의 피치 내지 반도체 칩의 단자의 간격에 대응할 수 있는 구조를 형성하고, 각각의 핀 사이의 간격이 좁아지기 때문에 그 만큼의 리드선(와이어) 및 고가의 EMC(Epoxy Molding Compound)의 사용량을 줄일 수 있어 경제적이며, 조립공정에서의 품질 관리도 용이하게 할 수 있는 리드 프레임의 제조방법에 관한 것이다.
반도체 집적 회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 효율성을 만족시키기 위해 지속적으로 발전되어 왔다.
도 6은 종래 반도체 패키지를 도시하는 단면도이고, 도 6을 참조하면, 기존의 반도체 패키지는 다이패드(22; Diepad)와 내부리드(24; Inner lead) 및 외부리드(26; Outer lead)를 포함하는 리드프레임(20)을 이용한 것을 특징으로 하며, 구체적으로는 다이패드(22) 위에 반도체 칩(10)이 실장된 후 반도체 칩의 본딩패드(12)와 내부리드(24)가 본딩 와이어(30; Bonding wire)와 같은 연결수단을 이용하여 전기적으로 연결되고, 본딩 와이어가 연결된 후 반도체 칩(10)과 다이패드(22) 및 내부리드(24)를 포함하는 영역이 에폭시 몰딩 컴파운드(EMC)와 같은 봉지재(40)로 봉지되어 패키지 몸체를 형성하고 있다. 패키지 몸체 외부로 돌출된 외부리드들(26)은 실장하기에 적합한 형태로 절곡된다.
한편, 도 7a 및 도 7b는 종래 리드 프레임을 제조하는 과정을 도시하는 평면도이다.
도 7a 및 도 7b를 참조하면, 종래 리드 프레임은 일면에 리드선 고정 테이프(lead lock tape)을 일면에 부착한 후, 각각의 핀으로 구분하기 위해 일단부를 절단하게 된다. 다만, 종방향의 절단선에 의해 절단된 핀들은 서로 전기적으로 접속되지 않도록 하기 위하여 그 단부가 서로 이격된 구조로 이루어진다.
따라서 기존의 제조 리드 프레임 제조방식으로는 점점 좁아지는 chip bon pad pitch에 대응할 수 없어 리드선이 길어지게 되고, 와이어(리드선)가 길어지게 되면 wire sweeping이 심하게 발생되어 쇼트가 발생하는데, 이러한 쇼트를 방지하려면 wire sweeping이 적게 발생하는 고가의 EMC를 다량 사용해야 한다. 그리고, 조립공정에서 품질 관리가 어려워지므로 반도체 패키지 가격 상승의 원인이 된다는 문제가 있다.
대한민국 공개특허 특2002-0029990호 반도체 패키지(공개일 : 2002.04.22.)
이에 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 점점 좁아지는 칩 본드 패드의 피치 내지 반도체 칩의 단자의 간격에 대응할 수 있는 구조를 형성할 수 있는 리드 프레임, 반도체 패키지 및 리드 프레임의 제조방법을 제공하는 것이다.
또한, 본 발명의 목적은 각각의 핀 사이의 간격이 좁아지기 때문에 그 만큼의 리드선(와이어)이 짧아지게 되고, 짧아진 리드선(와이어)으로 인해 고가의 EMC(Epoxy Molding Compound)의 사용량을 줄일 수 있어 경제적이며, 조립공정에서의 품질 관리도 용이해지는 리드 프레임, 반도체 패키지 및 리드 프레임의 제조방법을 제공하는 것이다.
이를 위해 본 발명에 따른 리드 프레임은 다수의 핀을 포함하고, 각각의 핀은 리드선이 접속하는 접속단자부와, 상기 접속단자부에서 연장되는 리드부로 이루어지며, 이웃하는 상기 접속단자부는 전기접속이 차단되도록 서로 다른 평면 상에 위치하는 것을 특징으로 한다.
또한, 본 발명에 따른 리드 프레임의 접속단자부는 제1접속단자부와, 상기 제1접속단자부의 상면보다 높게 위치하는 제2접속단자부를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 리드 프레임의 제1접속단자부 및 제2접속단자부는 교대로 배치되는 것을 특징으로 한다.
또한, 본 발명에 따른 리드 프레임은 제1접속단자부 및 제2접속단자부를 고정시키는 접착부재를 더 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 리드 프레임의 접착부재는 상기 제1접속단자부 및 제2접속단자부 각각의 하면에 부착되는 것을 특징으로 한다.
또한, 본 발명에 따른 리드 프레임의 접착부재는 상기 제1접속단자부와 제2접속단자부 사이에 배치되는 것을 특징으로 한다.
또한, 본 발명에 따른 리드 프레임의 접착부재는 베이스 필름과 상기 베이스 필름의 상하에 형성되는 접착제로 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따른 리드 프레임의 접착부재는 중앙에 형성되는 중공부와, 상기 제1접속단자부 및 제2접속단자부에 부착되는 접속단자부 고정부와, 이웃하는 리드부를 상하로 이격시켜 부착하는 리드부 고정부가 형성되는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 패키지는 반도체 칩과; 상기 반도체 칩과 전기적으로 접속되도록 다수의 핀을 포함하는 리드 프레임과; 상기 반도체 칩의 상면에 형성되는 단자와 핀을 연결하는 다수의 리드선;을 포함하며, 각각의 핀은 상기 리드선이 접속하는 접속단자부와, 상기 접속단자부에서 연장되는 리드부로 이루어지는 다수의 핀;을 포함하며, 이웃하는 상기 접속단자부는 전기접속이 차단되도록 서로 다른 평면 상에 위치한 상태에서 상기 리드선과 접속되는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 패키지의 접속단자부는 제1접속단자부와, 상기 제1접속단자부의 상면보다 높게 위치하는 제2접속단자부를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 패키지의 제1접속단자부 및 제2접속단자부는 교대로 배치되는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 패키지의 제1접속단자부 및 제2접속단자부를 고정시키는 접착부재를 더 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 리드 프레임의 제조방법은 다수의 핀을 포함하는 리드 프레임의 제조방법에 관한 것이며, 리드선이 접속하는 다수의 접속단자부와, 상기 각각의 접속단자부에서 연장되는 다수의 리드부와, 다수의 상기 접속단자부를 일체로 연결시키는 결합부로 이루어지는 리드 프레임 부재를 마련하는 S1단계와; 상기 리드 프레임의 결합부를 커팅하여 다수의 상기 핀으로 분리하고 상기 접속단자부를 서로 다른 평면 상에 위치시키는 S2단계;를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 리드 프레임의 제조방법의 S3단계의 접속단자부는 제1접속단자부와, 상기 제1접속단자부의 상면보다 높게 위치하는 제2접속단자부로 이루어지며, 상기 제1접속단자부 및 제2접속단자부는 교대로 배치되는 것을 특징으로 한다.
또한, 본 발명에 따른 리드 프레임의 제조방법은 상기 제1접속단자부 및 상기 제2접속단자부를 접착부재로 접착하는 S3단계를 더 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 리드 프레임의 제조방법의 S3단계는 베이스 필름과 상기 베이스 필름의 상하에 형성되는 접착제로 이루어지며, 중앙에 형성되는 중공부와, 상기 제1접속단자부 및 제2접속단자부에 부착되는 접속단자부 고정부와, 이웃하는 리드부를 상하로 이격시켜 부착하는 리드부 고정부가 형성되는 접착부재를 이용하여 이루어지는 것을 특징으로 한다.
이상과 같은 구성의 본 발명에 따른 리드 프레임, 반도체 패키지 및 리드 프레임의 제조방법에 의하면, 점점 좁아지는 칩 본드 패드의 피치 내지 반도체 칩의 단자의 간격에 대응할 수 있는 구조를 형성할 수 있는 효과가 있다.
또한, 본 발명에 따른 리드 프레임, 반도체 패키지 및 리드 프레임의 제조방법에 의하면, 각각의 핀 사이의 간격이 좁아지기 때문에 그 만큼의 리드선(와이어)이 짧아지게 되고, 짧아진 리드선(와이어)으로 인해 고가의 EMC(Epoxy Molding Compound)의 사용량을 줄일 수 있어 경제적이며, 조립공정에서의 품질 관리도 용이해지는 효과가 있다.
도 1은 본 발명에 따른 리드 프레임의 일실시예를 도시하는 평면도이다.
도 2는 본 발명에 따른 리드 프레임의 일실시예를 도시하는 측면도이다.
도 3a는 본 발명에 따른 리드 프레임의 다른 실시예를 도시하는 평면도이고, 도 3b는 본 발명의 접착부재에 접속단자부가 부착된 모습을 도시하는 단면도이다.
도 4a 및 도 4b는 본 발명에 따른 반도체 패키지의 일실시예를 도시하는 단면도이다.
도 5a는 본 발명에 따른 리드 프레임의 제조방법의 S1단계에서 사용되는 리드 프레임 부재를 도시하는 평면도이고, 도 5b는 각각 본 발명에 따른 리드 프레임의 제조방법의 S2단계에서 리드 프레임 부재가 커팅된 모습을 도시하는 평면도이며, 도 5c는 제1접속단자부 및 제2접속단자부가 상하로 이격하여 배치된 모습을 도시하는 단면도이고, 도 5d는 본 발명에 따른 리드 프레임의 제조방법의 S3단계에서 접속단자부가 접착부재에 부착 고정되는 모습을 도시하는 단면도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.
본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 판례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명에 따른 리드 프레임의 일실시예를 도시하는 평면도이고, 도 2는 본 발명에 따른 리드 프레임의 일실시예를 도시하는 측면도이다.
도 1 및 도 2를 참조하면, 본 발명에 따른 리드 프레임(100)은 반도체 칩(300)과 전기적으로 연결되며, 반도체 패키지를 지지하는 역할을 한다.
본 발명에 따른 리드 프레임(100)은 크게 다수의 핀(110) 및 접착부재(150)를 포함하고, 각각의 핀(110)은 리드선(200)이 접속하는 접속단자부(120:121,122)와, 상기 접속단자부(120:121,122)에서 연장되는 리드부(130,130a)로 이루어지며, 이웃하는 상기 접속단자부(120:121,122)는 전기접속이 차단되도록 서로 다른 평면 상에 위치하는 구조로 이루어진다.
그리고 상기 접속단자부(120:121,122)는 제1접속단자부(121)와, 제2접속단자부(122)로 구분할 수 있으며, 상기 제1접속단자부(121)와 제2접속단자부(122)는 상하로 이격된다. 그에 따라 제1접속단자부(121)와 제2접속단자부(122)에 각각 접속되는 리드선(200, 200a)도 상하로 배치될 수 있다.
구체적으로, 상기 제1접속단자부(121) 및 제2접속단자부(122)는 각각 상하로 교대로 배치되어 전기적으로 차단되어 있다.
상기 리드부(130)는 반도체 패키지와 회로를 전기적으로 접속시키는 역할을 하는 것으로서, 이웃하는 각각의 리드부(130,130a) 사이에는 이격부(105)가 형성되는 것이 바람직하다. 상기 이격부(105)는 다수의 리드부가 서로 전기적으로 차단될 수 있도록 이격 공간을 제공하는 역할을 한다.
따라서 상기 리드부(130)는 상기 접속단자부(120:121,122)와 같이 상하로 배치되는 구조로 하지 않더라도 무방하나, 경우에 따라서 상하로 배치할 수도 있다.
상기 접착부재(150)는 접속단자부(120:121,122)를 고정시키는 역할을 하는 것으로서, 절연 물질로 이루어진다.
본 실시예의 접착부재(150)는 베이스 필름(151)과 상기 베이스 필름(151) 상면에 형성되는 접착제(153)를 포함하는 것을 예시할 수 있다.
구체적으로, 상기 접착부재(150)는 상기 제1접속단자부(121) 및 제2접속단자부(122) 각각의 하면에 부착, 고정된다.
한편, 도 3a는 본 발명에 따른 리드 프레임의 다른 실시예를 도시하는 평면도이고, 도 3b는 본 발명의 접착부재에 접속단자부가 부착된 모습을 도시하는 단면도이다.
도 3a 및 도 3b를 참조하면, 본 발명에 따른 리드 프레임(100a)은 내부가 중공된 형태의 접착부재(150a)가 사용될 수 있다.
본 실시예의 접착부재(150a)는 베이스 필름(151)과 상기 베이스 필름(151)의 상하에 형성되는 접착제(153)로 구성될 수 있다.
상기 접착부재(150a)는 베이스 필름(151)의 양면에 접착제(153)가 형성되고, 제1접속단자부(121) 및 제2접속단자부(122) 사이에 배치되는 것을 예시할 수 있다.
상기 접착부재(150a)는 중공부(155)와, 접속단자부 고정부(156)와, 리드부 고정부(157)를 포함할 수 있다.
구체적으로 상기 접착부재(150a)는 중앙에 형성되는 중공부(155)와, 상기 제1접속단자부(121) 및 제2접속단자부(122)에 부착되는 접속단자부 고정부(156)와, 이웃하는 리드부(130)를 상하로 이격시켜 부착하는 리드부 고정부(157)가 형성되는 것을 예시할 수 있다.
도 4a 및 도 4b는 본 발명에 따른 반도체 패키지의 일실시예를 도시하는 단면도이다.
도 4a 및 도 4b를 참조하면, 본 발명에 따른 반도체 패키지(10)는 크게 반도체 칩(300)과, 리드 프레임(100)과, 리드선(200)을 포함할 수 있다.
상기 반도체 칩(300)은 기판(400)의 상면에 고정되며, 상면에는 단자(301)가 형성된다.
상기 리드 프레임(100)은 제1접속단자부(121)와, 상기 제1접속단자부(121)의 상면보다 높게 위치하는 제2접속단자부(122)로 이루어지는 접속단자부(120:121,122)와, 상기 접속단자부(120:121,122)에서 연장되는 리드부(130)로 이루어지는 다수의 핀으로 이루어질 수 있다.
이웃하는 상기 제1접속단자부(121)와 제2접속단자부(122)는 서로 전기접속이 차단되도록 서로 다른 평면 상에 위치한 상태에서 상기 리드선(200)과 접속된다.
도 4a와 같이, 접착부재(150)의 상면에 제1접속단자부(121) 및 제2접속단자부(122)가 단차를 형성하면서 부착될 수도 있다.(도 1 참조)
도 4b와 같이, 접착부재(150)는 양면에 접착제(153)가 형성되어 상기 제1접속단자부(121) 및 제2접속단자부(122) 사이에 배치되도록 구성할 수도 있다. 여기서 상기 접착부재(150)는 중앙에 형성되는 중공부(155)와, 상기 제1접속단자부(121) 및 제2접속단자부(122)에 부착되는 접속단자부 고정부(156)와, 이웃하는 리드부(130)를 상하로 이격시켜 부착하는 리드부 고정부(157)가 형성될 수 있다.(도 3a,도 3b 참조)
한편, 상기 반도체 칩(300), 리드선(200) 및 리드 프레임(100)의 일부를 포함하도록 몰딩부(500)가 형성될 수 있다.
이하에서는 본 발명에 따른 리드 프레임의 제조방법의 일실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 5a는 본 발명에 따른 리드 프레임의 제조방법의 S1단계에서 사용되는 리드 프레임 부재를 도시하는 평면도이다.
도 5a를 참조하면, S1단계는 리드선(200)이 접속하는 다수의 접속단자부(120:121,122)와, 상기 각각의 접속단자부(120:121,122)에서 연장되는 다수의 리드부(130)와, 다수의 상기 접속단자부(120:121,122)를 일체로 연결시키는 결합부(103)로 이루어지는 리드 프레임 부재(101)를 마련하는 단계이다.
도 5b는 각각 본 발명에 따른 리드 프레임의 제조방법의 S2단계에서 리드 프레임 부재가 커팅된 모습을 도시하는 평면도이고, 도 5c는 제1접속단자부 및 제2접속단자부가 상하로 이격하여 배치된 모습을 도시하는 단면도이다.
도 5b 및 도 5c를 참조하면, S2단계는 상기 리드 프레임 부재(101)의 결합부(103)를 커팅하여 다수의 상기 핀(110)으로 분리하고, 상기 접속단자부(120:121,122)를 서로 다른 평면 상에 위치시키는 것이다.
구체적으로, 접속단자부(120:121,122)는 제1접속단자부(121)와, 상기 제1접속단자부(121)의 상면보다 높게 위치하는 제2접속단자부(122)로 이루어지며, 상기 제1접속단자부(121) 및 제2접속단자부(122)는 교대로 배치되는 것으로서, 상기 제1접속단자부(121)를 하측으로 절곡시켜 제2접속단자부(122)와 이격시킬 수 있다.
도 5d는 본 발명에 따른 리드 프레임의 제조방법의 S3단계에서 접속단자부가 접착부재에 부착 고정되는 모습을 도시하는 단면도이다.
도 5d를 참조하면, S3단계는 상하로 이격하여 배치된 제1접속단자부(121) 및 제2접속단자부(122)를 접착부재(150)로 접착하는 것이다.
그리고 상기 제1, 2접속단자부에 접착된 접착부재(150)를 경화시키면 리드 프레임의 제조가 완료된다.
결론적으로, 본 발명에 따른 리드 프레임은 점점 좁아지는 칩 본드 패드의 피치(반도체 칩의 단자의 간격)에 대응할 수 있는 구조로 이루어지는 장점이 있다.
또한, 리드 프레임의 각각의 핀 사이의 간격이 좁아지기 때문에 그 만큼의 리드선(와이어) 및 고가의 EMC(Epoxy Molding Compound)의 사용량을 줄일 수 있어 경제적이며, 조립공정에서의 품질 관리도 용이해지는 장점이 있다.
한편, 본 발명의 상세한 설명 및 첨부도면에서는 구체적인 실시예에 관해 설명하였으나, 본 발명은 개시된 실시예에 한정되지 않고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다. 따라서, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들을 포함하는 것으로 해석되어야 할 것이다.
10 : 반도체 패키지 100 : 리드 프레임
101 : 리드 프레임 부재 105 : 이격부
110 : 핀 120 : 접속단자부
121 : 제1접속단자부 122 : 제2접속단자부
130 : 리드부 150 : 접착부재
151 : 베이스 필름 153 : 접착제
155 : 중공부 156 : 접속단자부 고정부
157 : 리드부 고정부 200 : 리드선
300 : 반도체 칩 301 : 단자
303 : 패드 400 : 기판
500 : 몰딩부

Claims (16)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 다수의 핀을 포함하는 리드 프레임의 제조방법에 있어서,
    리드선이 접속하는 다수의 접속단자부와, 상기 다수의 접속단자부 각각에서 연장되는 다수의 리드부와, 상기 다수의 접속단자부를 일체로 연결시키는 결합부로 이루어지는 리드 프레임 부재를 마련하는 S1단계와;
    상기 리드 프레임의 결합부를 커팅하여 다수의 상기 핀으로 분리하고 상기 접속단자부를 서로 다른 평면 상에 위치시키는 S2단계;
    를 포함하는 것을 특징으로 하는 리드 프레임의 제조방법.
  14. 제13항에 있어서,
    상기 접속단자부는 제1접속단자부와, 상기 제1접속단자부의 상면보다 높게 위치하는 제2접속단자부로 이루어지며,
    상기 제1접속단자부 및 제2접속단자부는 교대로 배치되는 것을 특징으로 하는 리드 프레임의 제조방법.
  15. 제13항 또는 제14항에 있어서,
    상기 제1접속단자부 및 상기 제2접속단자부를 접착부재로 접착하는 S3단계;를 더 포함하는 것을 특징으로 하는 리드 프레임의 제조방법.
    상기 S3단계는 상기 제1,2접속단자부를 접착부재 상에 올려놓은 상태에서 상기 제1접속단자부를 압착하여 상기 제2접속단자부와 상하로 이격시키는 단계인 것을 특징으로 하는 리드 프레임의 제조방법.
  16. 제15항에 있어서,
    상기 S3단계는 베이스 필름과 상기 베이스 필름의 상하에 형성되는 접착제로 이루어지며, 중앙에 형성되는 중공부와, 상기 제1접속단자부 및 제2접속단자부에 부착되는 접속단자부 고정부와, 이웃하는 리드부를 상하로 이격시켜 부착하는 리드부 고정부가 형성되는 접착부재를 이용하여 이루어지는 것을 특징으로 하는 리드 프레임의 제조방법.
KR20130062765A 2013-05-31 2013-05-31 리드 프레임의 제조방법 KR101491258B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130062765A KR101491258B1 (ko) 2013-05-31 2013-05-31 리드 프레임의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130062765A KR101491258B1 (ko) 2013-05-31 2013-05-31 리드 프레임의 제조방법

Publications (2)

Publication Number Publication Date
KR20140141245A KR20140141245A (ko) 2014-12-10
KR101491258B1 true KR101491258B1 (ko) 2015-02-06

Family

ID=52458822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130062765A KR101491258B1 (ko) 2013-05-31 2013-05-31 리드 프레임의 제조방법

Country Status (1)

Country Link
KR (1) KR101491258B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050050705A (ko) * 2003-11-26 2005-06-01 주식회사 하이닉스반도체 반도체 패키지
KR20090005599A (ko) * 2007-07-09 2009-01-14 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050050705A (ko) * 2003-11-26 2005-06-01 주식회사 하이닉스반도체 반도체 패키지
KR20090005599A (ko) * 2007-07-09 2009-01-14 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지

Also Published As

Publication number Publication date
KR20140141245A (ko) 2014-12-10

Similar Documents

Publication Publication Date Title
US7808084B1 (en) Semiconductor package with half-etched locking features
US6437429B1 (en) Semiconductor package with metal pads
US8184453B1 (en) Increased capacity semiconductor package
US8592962B2 (en) Semiconductor device packages with protective layer and related methods
US9779966B2 (en) Lead frame and semiconductor device
JP5232394B2 (ja) 半導体装置の製造方法
US6030858A (en) Stacked bottom lead package in semiconductor devices and fabricating method thereof
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
JP2009194059A (ja) 半導体装置及びその製造方法
JP6092084B2 (ja) 半導体装置および半導体装置の製造方法
CN105097749A (zh) 组合的qfn和qfp半导体封装
US20090206459A1 (en) Quad flat non-leaded package structure
JP6909630B2 (ja) 半導体装置
CN101937850A (zh) 封装制造方法和半导体装置
KR101491258B1 (ko) 리드 프레임의 제조방법
US20110062569A1 (en) Semiconductor device package with down-set leads
JP2007150044A (ja) 半導体装置
KR100940760B1 (ko) 반도체 패키지
JP5048627B2 (ja) リードフレーム及び半導体装置
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP4676252B2 (ja) 回路装置の製造方法
JP2005223005A (ja) 半導体装置
KR101432487B1 (ko) 반도체 기판과 반도체 패키지의 접합방법
JP5622128B2 (ja) 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
KR200328473Y1 (ko) Bga형반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 6