KR101432487B1 - 반도체 기판과 반도체 패키지의 접합방법 - Google Patents

반도체 기판과 반도체 패키지의 접합방법 Download PDF

Info

Publication number
KR101432487B1
KR101432487B1 KR1020120106060A KR20120106060A KR101432487B1 KR 101432487 B1 KR101432487 B1 KR 101432487B1 KR 1020120106060 A KR1020120106060 A KR 1020120106060A KR 20120106060 A KR20120106060 A KR 20120106060A KR 101432487 B1 KR101432487 B1 KR 101432487B1
Authority
KR
South Korea
Prior art keywords
solder
semiconductor substrate
semiconductor
semiconductor package
bonding
Prior art date
Application number
KR1020120106060A
Other languages
English (en)
Other versions
KR20140039650A (ko
Inventor
정상진
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR1020120106060A priority Critical patent/KR101432487B1/ko
Publication of KR20140039650A publication Critical patent/KR20140039650A/ko
Application granted granted Critical
Publication of KR101432487B1 publication Critical patent/KR101432487B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 반도체 기판과의 결합력이 향상된 구조의 반도체 패키지 및 반도체 기판과 반도체 패키지의 접합방법에 관한 것으로, 더욱 상세하게는 리드 프레임의 상단과 몰드 사이에 솔더가 삽입되는 솔더홈을 형성하고, 반도체 기판의 솔더링시 솔더홈의 솔더와 일체로 결합하도록 구성함으로써, 리드 프레임의 측면, 하면은 물론, 상면까지 결합이 이루어져 접착력 내지 결합력을 극대화할 수 있는 반도체 기판과의 결합력이 향상된 구조의 반도체 패키지 및 반도체 기판과 반도체 패키지의 접합방법에 관한 것이다.

Description

반도체 기판과 반도체 패키지의 접합방법{Bonding method of the semiconductor substrate, a semiconductor package}
본 발명은 반도체 기판과 반도체 패키지의 접합방법에 관한 것으로, 더욱 상세하게는 리드 프레임의 상단과 몰드 사이에 솔더가 삽입되는 솔더홈을 형성하고, 반도체 기판의 솔더링시 솔더홈의 솔더와 일체로 결합하도록 구성함으로써, 리드 프레임의 측면, 하면은 물론, 상면까지 결합이 이루어져 접착력 내지 결합력을 극대화할 수 있는 반도체 기판과 반도체 패키지의 접합방법에 관한 것이다.
최근 휴대폰, 노트북, DMB(Digital Multimedia Broadcasting), MP3 플레이어 등의 전자기기의 기능은 복합화되고 더욱 소형화되는 추세로 발전하고 있다. 따라서 이러한 전자기기에 사용되는 반도체 패키지의 크기도 더욱 소형화되는 방향으로 발전을 거듭하고 있다.
도 4는 종래의 반도체 기판과 결합한 반도체 패키지의 구조를 도시하는 단면도이다. 도 4를 참조하면, 종래 기술에 의한 반도체 패키지(10)는 인쇄회로패턴이 형성된 반도체 기판(20)에 고정되는 것으로서, 상기 반도체 기판(20)에 솔더(17b)로 고정되는 접합부(111)와 상기 반도체 칩(12)이 탑재되는 탑재부(110)로 이루어지는 리드 프레임(11), 상기 리드 프레임(11)의 상면에 탑재되는 반도체 칩(12), 상기 반도체 칩(12)을 고정시키는 몰드를 포함하여 이루어진다.
다만, 상기 솔더는 리드 프레임의 하단부와 측면에만 결합되기 때문에 결합력 내지 접착력이 충분하지 못하다는 문제가 있다.
이와 같이 반도체 기판과 반도체 패키지 간의 접착력이 약하기 때문에 제품의 불량률이 높아져 품질 저하의 요인이 됨과 동시에, 그에 따른 반도체 패키지 제조 원가의 상승 요인이 되기도 한다.
그러나, 현재까지의 반도체 패키지의 구조로는 추가적인 장치나 복잡한 공정없이 반도체 기판과 반도체 패키지 간의 접착력을 높이는 기술이 개발되지 않고 있는 실정이다.
이에 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 리드 프레임의 상단과 몰드 사이에 솔더가 삽입되는 솔더홈을 형성하고, 반도체 기판의 솔더링시 솔더홈의 솔더와 일체로 결합하도록 구성함으로써, 리드 프레임의 측면, 하면은 물론, 상면까지 결합이 이루어져 접착력 내지 결합력을 극대화할 수 있는 반도체 기판과의 결합력이 향상된 구조의 반도체 패키지 및 반도체 기판과 반도체 패키지의 접합방법을 제공하는 것이다.
또한, 본 발명의 목적은 복수의 리드 프레임 상에 먼저 제1솔더를 위치시키고, 개별 리드 프레임으로 절단시 제1솔더가 함께 절단되기 때문에 간단하게 제1솔더가 외부로 노출되는 구조를 형성할 수 있는 반도체 기판과 반도체 패키지의 접합방법을 제공하는 것이다.
또한, 본 발명의 목적은 별도의 추가적인 장치 없이도 외부로 노출된 제1솔더와 제2솔더를 일체로 결합할 수 있는 반도체 기판과 반도체 패키지의 접합방법을 제공하는 것이다.
이를 위해 본 발명에 따른 반도체 기판과의 결합력이 향상된 구조의 반도체 패키지는 인쇄회로패턴이 형성된 반도체 기판의 상면에 고정되는 반도체 패키지에 있어서, 상기 반도체 기판에 솔더로 고정되는 접합부와 상기 반도체 칩이 탑재되는 탑재부로 이루어지는 리드 프레임, 상기 리드 프레임의 상면에 탑재되는 반도체 칩, 상기 반도체 칩을 고정시키는 몰드 및 상기 몰드와 상기 리드 프레임의 접합부 상면 사이에는 상기 솔더가 삽입될 수 있도록 요입된 솔더홈을 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 기판과의 결합력이 향상된 구조의 반도체 패키지는 솔더홈은 상기 접합부 상면 외측 단부와 상기 몰드의 외측 단부 사이에 위치하는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 기판과의 결합력이 향상된 구조의 반도체 패키지는 솔더는 상기 솔더홈에 삽입되어 있는 제1솔더와, 상기 리드 프레임의 하면에서 솔더링되는 제2솔더를 포함하는 것을 특징으로 한다.
본 발명에 따른 반도체 기판과의 결합력이 향상된 구조의 반도체 패키지는 제2솔더의 솔더링시 상기 제1솔더와 제2솔더는 일체로 결합되는 것을 특징으로 한다.
본 발명에 따른 반도체 기판과 반도체 패키지의 접합방법은 반도체 기판과 고정되는 접합부와 반도체 칩이 탑재되는 탑재부가 교대로 반복 배치된 리드 프레임을 형성하는 S1단계, 상기 리드 프레임의 접합부 상면에 제1솔더를 위치시키는 S2단계, 상기 리드 프레임의 탑재부에 반도체 칩을 탑재하고 상기 접합부와 탑재부를 와이어로 본딩하는 S3단계, 상기 반도체 칩과 와이어를 고정시키도록 몰드를 형성하는 S4단계, 상기 제1솔더가 반도체 패키지의 양단에 위치하도록 각각의 반도체 패키지를 절단하는 S5단계, 상기 반도체 기판에 제2솔더를 위치시키는 S6단계 및 상기 반도체 기판과 반도체 패키지를 접합시키는 S7단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 반도체 기판과 반도체 패키지의 접합방법의 S7단계에서 상기 제1솔더와 제2솔더는 일체로 결합하는 것을 특징으로 한다.
본 발명에 따른 반도체 기판과 반도체 패키지의 접합방법의 일체로 결합한 상기 제1솔더와 제2솔더는 상기 접합부의 하면, 측면 및 상면을 둘러싸는 구조를 형성하는 것을 특징으로 한다.
이상과 같은 구성의 본 발명에 따른 반도체 기판과의 결합력이 향상된 구조의 반도체 패키지 및 반도체 기판과 반도체 패키지의 접합방법에 의하면, 리드 프레임의 상단과 몰드 사이에 솔더가 삽입되는 솔더홈을 형성하고, 반도체 기판의 솔더링시 솔더홈의 솔더와 일체로 결합하도록 구성함으로써, 리드 프레임의 측면, 하면은 물론, 상면까지 결합이 이루어져 접착력 내지 결합력을 극대화할 수 있는 효과가 있다.
본 발명에 따른 반도체 기판과의 결합력이 향상된 구조의 반도체 패키지 및 반도체 기판과 반도체 패키지의 접합방법에 의하면, 복수의 리드 프레임 상에 먼저 제1솔더를 위치시키고, 개별 리드 프레임으로 절단시 제1솔더가 함께 절단되기 때문에 간단하게 제1솔더가 외부로 노출되는 구조를 형성하고 별도의 추가적인 장치 없이도 외부로 노출된 제1솔더와 제2솔더를 일체로 결합할 수 있는 효과가 있다.
도 1은 본 발명에 따른 반도체 기판과의 결합력이 향상된 구조의 반도체 패키지의 일실시예를 도시하는 단면도이다.
도 2a 및 도 2b는 본 발명에 따른 반도체 패키지가 반도체 기판과 결합하는 모습을 각각 도시하는 단면도이다.
도 3a 내지 도 3g는 본 발명에 따른 반도체 기판과 반도체 패키지의 접합방법의 일실시예를 도시하는 단면도이다.
도 4는 종래의 반도체 기판과 결합한 반도체 패키지의 구조를 도시하는 단면도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.
본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 판례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명에 따른 반도체 기판과의 결합력이 향상된 구조의 반도체 패키지의 일실시예를 도시하는 단면도이다.
도 1을 참조하면, 본 발명에 따른 반도체 기판과의 결합력이 향상된 구조의 반도체 패키지(10)는 크게 리드 프레임(11)과, 반도체 칩(12)과, 와이어(13)와, 몰드(15) 및 솔더홈(16)을 포함하여 이루어진다.
구체적으로 본 발명에 따른 반도체 기판과의 결합력이 향상된 구조의 반도체 패키지(10)는 상기 반도체 기판(20)에 솔더(17)로 고정되는 접합부(111)와 상기 반도체 칩(12)이 탑재되는 탑재부(110)로 이루어지는 리드 프레임(11), 상기 리드 프레임(11)의 상면에 탑재되는 반도체 칩(12), 상기 반도체 칩(12)을 고정시키는 몰드(15) 및 상기 몰드(15)와 상기 리드 프레임(11)의 접합부(111) 상면 사이에는 상기 솔더(17)가 삽입될 수 있도록 요입된 솔더홈(16)을 포함한다.
그리고 반도체 기판(20)은 그 용도 및 제반 조건에 따른 다양한 재질로 제작할 수 있다.
본 발명에 따른 인쇄회로패턴(미도시)은 상기 반도체 기판(10)의 상부에 금속, 예를 들어 구리를 이용하여 도금을 하고, 포토레지스트(photoresist)층을 형성하고 패터닝을 실시한 후, 상기 빛을 조사하여 구리 도금을 식각하여 이루어지는 것을 예시할 수 있다. 한편, 상기 솔더(17)는 반도체 기판(20)에 형성되는 인쇄회로패턴(미도시)과 전기적으로 접속된다.
상기 인쇄회로패턴을 형성하는 방법은 반도체 패키지를 제조에 있어서 널리 알려진 사항에 해당하므로 더 이상의 설명은 생략한다.
그리고 본 실시예에서는 반도체 기판(20)이 하나의 층을 이루고 있는 것을 중심으로 설명하나, 이는 예시에 불과하고 다층 구조의 반도체 기판으로 구성될 수도 있다.
본 발명에 따른 리드 프레임(11)은 상기 반도체 기판(20)에 솔더(17)로 고정되는 접합부(111)와 상기 반도체 칩(12)이 탑재되는 탑재부(110)로 이루어진다.
상기 리드 프레임(11)의 탑재부(110) 상면에는 반도체 칩(12)이 탑재되고, 탑재된 반도체 칩(12)은 전도성 접착제로 고정시키게 된다.
상기 접합부(111)는 리드 프레임(11)의 외측 단부에 위치하는 것으로서 측면 및 하면이 외부에 노출되는 구조를 형성한다.
그리고 접합부(111)의 외측 단부에는 솔더(17)가 삽입되는 솔더홈(16)이 위치하게 되는데, 솔더홈에 대해서는 후술하도록 한다.
본 발명에 따른 와이어(13)는 인쇄회로패턴과 반도체 칩(12)을 연결하는 것으로서 전도성이 우수한 금속 선으로 이루어진다.
상기 와이어(13)는 인쇄회로패턴에 직접 연결될 수도 있고, 도 1에 도시된 바와 같이 리드 프레임(11)의 접합부(111)를 통해 연결될 수도 있다.
상기 와이어(13) 및 반도체 칩(12)은 EMC(Epoxy Molding Compound, 이하 EMC라 한다) 방식으로 형성되는 몰드(15)에 의해 고정된다.
상기 몰드(15)는 EMC로 반도체 칩(12)을 봉지시켜 반도체 회로를 외부의 충격 및 오염 물질로부터 보호하는 역할을 하는 것이고, 몰딩 과정은 파우더 또는 Pellet 형태의 EMC를 압축하여 이루어진다.
본 발명에 따른 솔더홈(16)은 종래의 리드 프레임의 접합부가 측면과 하면만 솔더와 접하여 반도체 기판과의 결합력이 약한 단점을 보완하는 역할을 수행한다.
본 발명에 따른 솔더홈(16)은 상기 몰드(15)와 상기 리드 프레임(11)의 접합부(111) 상면 사이에는 상기 솔더(17)가 삽입될 수 있도록 요입된 구조로 이루어진다.
그리고 상기 솔더홈(16)은 상기 접합부(111) 상면 외측 단부와 상기 몰드(15)의 외측 단부 사이에 위치하여 상기 접합부(111)의 하면, 측면 및 상면을 둘러싸는 구조를 형성하는 것이 바람직하다.
즉, 상기 솔더홈(16)에도 솔더(17)가 삽입되어 접합부(111)의 하면, 측면은 물론, 상면과도 결합하기 때문에 반도체 패키지(10)는 반도체 기판(20)과의 결합을 보다 견고하게 할 수 있다.
도 2a 및 도 2b는 본 발명에 따른 반도체 패키지가 반도체 기판과 결합하는 모습을 각각 도시하는 단면도이다.
도 2a를 참조하면, 본 발명에 따른 솔더홈(16)은 접합부(111)의 외측 상면과 몰드(15) 외측 단부 사이에 위치하고, 상기 솔더홈(16)에는 제1솔더(17a)가 삽입되어 있으며, 상기 접합부(111)에 대응하는 반도체 기판의 상면에는 제2솔더(17b)가 위치하고 있다.
그리고 반도체 기판(20)과 반도체 패키지(10)는 상기 제2솔더(17b)의 솔더링시 제1솔더(17a)와 제2솔더(17b)가 서로 일체로 결합하기 때문에 결합력(접착력)이 향상된다.
한편, 도 2b를 참조하면, 본 발명에 따른 반도체 패키지는 솔더홈(16)에 제1솔더가 삽입되어 있지 않고, 반도체 기판(20) 위에 반도체 패키지(10)를 올려놓는 과정에서 상기 제2솔더(17b)가 밀려 올라가 솔더홈(16)에 들어가도록 구성할 수도 있다.
이하, 본 발명에 따른 반도체 기판과 반도체 패키지의 접합방법을 첨부된 도면을 참조하여 설명한다.
다만, 상술한 본 발명의 설명에서 동일 또는 유사한 구성요소는 동일 또는 유사한 도면번호를 부여하고, 그 자세한 설명은 생략하기로 한다.
도 3a 내지 도 3g는 본 발명에 따른 반도체 기판과 반도체 패키지의 접합방법의 일실시예를 도시하는 단면도이다.
본 발명에 따른 반도체 기판과 반도체 패키지의 접합방법은 크게 리드 프레임(11)을 형성하는 S1단계와, 제1솔더(17a)를 위치시키는 S2단계와, 반도체 칩(12)을 탑재는 S3단계와, 몰드(15)를 형성하는 S4단계와, 반도체 패키지(10)를 절단하는 S5단계와, 제2솔더(17b)를 위치시키는 S6단계 및 반도체 패키지(10)를 접합시키는 S7단계를 포함할 수 있다.
구체적으로, 도 3a는 본 발명에 따른 리드 프레임이 형성된 모습을 도시하는 단면도로서, 본 발명의 S1단계는 반도체 기판(20)과 고정되는 접합부(111)와 반도체 칩(12)이 탑재되는 탑재부(110)가 교대로 반복 배치된 리드 프레임(11)을 형성하는 것이다.
상기 S1단계에서는 공정의 효율을 위해서 복수의 리드 프레임을 반복적으로 배치하는 준비 단계에 해당한다.
도 3b는 본 발명에 따른 제1솔더가 접합부 상면에 위치시킨 모습을 도시하는 단면도로서, 본 발명의 S2단계는 제1솔더(17a)가 상기 리드 프레임(11)의 접합부(111) 상면에 위치하도록 도팅(dotting)하는 것이다.
상기 S2단계는 복수의 리드 프레임(11)이 하나의 반도체 패키지 유닛을 구성하기 위해 절단되는 접합부(111) 상면에 제1솔더(17a)를 도팅하는 공정이다.
도 3c는 본 발명에 따른 반도체 칩의 탑재 및 와이어 본딩이 된 모습을 도시하는 단면도로서, 본 발명의 S3단계는 상기 리드 프레임(11)의 탑재부(110)에 반도체 칩(12)을 탑재하고 상기 접합부(111)와 탑재부(110)를 와이어(13)로 본딩하는 것이다.
상기 S3단계에서는 전도성 접착제 등을 이용하여 상기 리드 프레임의 탑재부 상면에 반도체 칩을 탑재 및 고정하고, 와이어 본딩으로 전기 접속을 하는 역할을 한다.
도 3d는 본 발명에 따른 몰드가 형성된 모습을 도시하는 단면도로서, 본 발명의 S4단계는 상기 반도체 칩(12)과 와이어(13)를 고정시키도록 몰드(15)를 형성하는 것이다.
상기 S4단계는 파우더 또는 Pellet 형태의 EMC를 이용하여 반도체 칩(12) 및 와이어(13)를 봉지시켜 반도체 회로를 외부의 충격 및 오염 물질로부터 보호하는 역할을 한다.
도 3e는 본 발명에 따른 리드 프레임이 절단된 모습을 도시하는 단면도로서, 본 발명의 S5단계는 상기 제1솔더(17a)가 반도체 패키지(10)의 양단에 위치하도록 각각의 반도체 패키지(10)를 절단하는 과정이다.
상기 S5단계는 복수의 리드 프레임이 하나의 반도체 패키지 유닛을 구성하도록 상기 몰드(15), 제1솔더(17a) 및 리드 프레임(11)의 접합부(111)를 절단하는 과정이다.
도 3f는 본 발명에 따른 제2솔더를 반도체 기판에 위치시킨 모습을 도시하는 단면도로서, 본 발명의 S6단계는 제2솔더(17b)를 상기 반도체 기판(20)의 상면에 위치하도록 도팅하는 것이다.
상기 S6단계는 반드시 S1단계 내지 S5단계 이후에 이루어질 필요는 없다.
도 3g는 본 발명에 따른 반도체 패키지가 반도체 기판에 접합된 모습을 도시하는 단면도로서, 본 발명의 S7단계는 상기 반도체 기판(20)과 반도체 패키지(10)를 접합시키는 것이다.
상기 S7단계는 상기 반도체 기판(20) 상에 있는 제2솔더(17b)와 리드 프레임(11)의 접합부(111)가 결합할 수 있도록 솔더링이 이루어지는 공정으로서, 상기 리드 프레임(11)이 제2솔더(17b)를 압착하는 과정에서 솔더홈(16)에 미리 삽입되어 있던 제1솔더(17a)와 결합하게 된다.
이와 같이 제1솔더(17a)와 제2솔더(17b)가 일체로 결합하면서 리드 프레임(11)의 상면, 구체적으로는 접합부(111)의 상면까지 반도체 기판(20)과 결합되는 구조를 형성하므로, 반도체 기판(20)과 반도체 패키지(10)의 결합력 내지 접착력이 현저히 증가하게 된다.
한편, 본 발명의 상세한 설명 및 첨부도면에서는 구체적인 실시예에 관해 설명하였으나, 본 발명은 개시된 실시예에 한정되지 않고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다. 따라서, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들을 포함하는 것으로 해석되어야 할 것이다.
10 : 반도체 패키지 11 : 리드 프레임
110 : 탑재부 111 : 접합부
12 : 반도체 칩 13 : 와이어
15 : 몰드 16 : 솔더홈
17 : 솔더 17a : 제1솔더
17b : 제2솔더 20 : 반도체 기판

Claims (7)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 반도체 기판과 고정되는 접합부와 반도체 칩이 탑재되는 탑재부가 교대로 반복 배치된 리드 프레임을 형성하는 S1단계;
    상기 리드 프레임의 접합부 상면에 제1솔더를 위치시키는 S2단계;
    상기 리드 프레임의 탑재부에 반도체 칩을 탑재하고 상기 접합부와 탑재부를 와이어로 본딩하는 S3계;
    상기 반도체 칩과 와이어를 고정시키도록 몰드를 형성하는 S4단계;
    상기 제1솔더가 반도체 패키지의 양단에 위치하도록 각각의 반도체 패키지를 절단하는 S5단계;
    상기 반도체 기판에 제2솔더를 위치시키는 S6단계; 및
    상기 반도체 기판과 반도체 패키지를 접합시키는 S7단계;
    를 포함하는 것을 특징으로 하는 반도체 기판과 반도체 패키지의 접합방법.
  6. 제5항에 있어서,
    상기 S7단계에서 상기 제1솔더와 제2솔더는 일체로 결합하는 것을 특징으로 하는 반도체 기판과 반도체 패키지의 접합방법.
  7. 제6항에 있어서,
    상기 일체로 결합한 상기 제1솔더와 제2솔더는 상기 접합부의 하면, 측면 및 상면을 둘러싸는 구조를 형성하는 것을 특징으로 하는 반도체 기판과 반도체 패키지의 접합방법.
KR1020120106060A 2012-09-24 2012-09-24 반도체 기판과 반도체 패키지의 접합방법 KR101432487B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120106060A KR101432487B1 (ko) 2012-09-24 2012-09-24 반도체 기판과 반도체 패키지의 접합방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120106060A KR101432487B1 (ko) 2012-09-24 2012-09-24 반도체 기판과 반도체 패키지의 접합방법

Publications (2)

Publication Number Publication Date
KR20140039650A KR20140039650A (ko) 2014-04-02
KR101432487B1 true KR101432487B1 (ko) 2014-08-21

Family

ID=50650216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120106060A KR101432487B1 (ko) 2012-09-24 2012-09-24 반도체 기판과 반도체 패키지의 접합방법

Country Status (1)

Country Link
KR (1) KR101432487B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311137A (ja) * 2004-04-22 2005-11-04 Sony Corp 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
KR20100095268A (ko) * 2009-02-20 2010-08-30 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311137A (ja) * 2004-04-22 2005-11-04 Sony Corp 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
KR20100095268A (ko) * 2009-02-20 2010-08-30 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR20140039650A (ko) 2014-04-02

Similar Documents

Publication Publication Date Title
CN102543937B (zh) 一种芯片上倒装芯片封装及制造方法
US8089159B1 (en) Semiconductor package with increased I/O density and method of making the same
CN102543907B (zh) 一种热增强型四边扁平无引脚倒装芯片封装及制造方法
US8981575B2 (en) Semiconductor package structure
CN209785926U (zh) 半导体器件
US20150332991A1 (en) Method of forming a thin substrate chip scale package device and structure
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
US7952175B2 (en) Lead frame, semiconductor package including the lead frame and method of forming the lead frame
US10242937B2 (en) Electronic device and method for manufacturing electronic device
KR101579623B1 (ko) 이미지 센서용 반도체 패키지 및 그 제조 방법
CN1937194A (zh) 制作叠层小片封装的方法
KR101835483B1 (ko) 멀티-칩 패키지 및 그의 제조 방법
US20130009311A1 (en) Semiconductor carrier, package and fabrication method thereof
US20120248590A1 (en) Semiconductor package and lead frame therefor
US20080308951A1 (en) Semiconductor package and fabrication method thereof
US20150294925A1 (en) Quad flat no-lead package and manufacturing method thereof
US20100295160A1 (en) Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof
CN102468194A (zh) 半导体器件封装方法及半导体器件封装
KR101474189B1 (ko) 집적회로 패키지
US20110108967A1 (en) Semiconductor chip grid array package and method for fabricating same
JP2009521798A (ja) 半導体パッケージ、その製造方法及びイメージセンサー用の半導体パッケージモジュール
JP2008270301A (ja) 半導体装置
KR101432487B1 (ko) 반도체 기판과 반도체 패키지의 접합방법
KR101432486B1 (ko) 집적회로 패키지 제조방법
CN112312678A (zh) 无封装芯片直埋印制电路板的结构和方法、芯片封装结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170718

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 5